lib/Target/Hexagon/HexagonRegisterInfo.h

   1 //==- HexagonRegisterInfo.h - Hexagon Register Information Impl --*- C++ -*-==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Hexagon implementation of the TargetRegisterInfo
  11 // class.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef LLVM_LIB_TARGET_HEXAGON_HEXAGONREGISTERINFO_H
  16 #define LLVM_LIB_TARGET_HEXAGON_HEXAGONREGISTERINFO_H
  17
  18 #include "llvm/MC/MachineLocation.h"
  19 #include "llvm/Target/TargetRegisterInfo.h"
  20
  21 #define GET_REGINFO_HEADER
  22 #include "HexagonGenRegisterInfo.inc"
  23
  24 //
  25 //  We try not to hard code the reserved registers in our code,
  26 //  so the following two macros were defined. However, there
  27 //  are still a few places that R11 and R10 are hard wired.
  28 //  See below. If, in the future, we decided to change the reserved
  29 //  register. Don't forget changing the following places.
  30 //
  31 //  1. the "Defs" set of STriw_pred in HexagonInstrInfo.td
  32 //  2. the "Defs" set of LDri_pred in HexagonInstrInfo.td
  33 //  3. the definition of "IntRegs" in HexagonRegisterInfo.td
  34 //  4. the definition of "DoubleRegs" in HexagonRegisterInfo.td
  35 //
  36 #define HEXAGON_RESERVED_REG_1 Hexagon::R10
  37 #define HEXAGON_RESERVED_REG_2 Hexagon::R11
  38
  39 namespace llvm {
  40 struct HexagonRegisterInfo : public HexagonGenRegisterInfo {
  41   HexagonRegisterInfo();
  42
  43   /// Code Generation virtual methods...
  44   const MCPhysReg *getCalleeSavedRegs(const MachineFunction *MF) const override;
  45
  46
  47   BitVector getReservedRegs(const MachineFunction &MF) const override;
  48
  49   void eliminateFrameIndex(MachineBasicBlock::iterator II, int SPAdj,
  50         unsigned FIOperandNum, RegScavenger *RS = nullptr) const override;
  51
  52   /// Returns true since we may need scavenging for a temporary register
  53   /// when generating hardware loop instructions.
  54   bool requiresRegisterScavenging(const MachineFunction &MF) const override {
  55     return true;
  56   }
  57
  58   /// Returns true. Spill code for predicate registers might need an extra
  59   /// register.
  60   bool requiresFrameIndexScavenging(const MachineFunction &MF) const override {
  61     return true;
  62   }
  63
  64   bool needsStackRealignment(const MachineFunction &MF) const override;
  65
  66   /// Returns true if the frame pointer is valid.
  67   bool useFPForScavengingIndex(const MachineFunction &MF) const override;
  68
  69   bool trackLivenessAfterRegAlloc(const MachineFunction &MF) const override {
  70     return true;
  71   }
  72
  73   // Debug information queries.
  74   unsigned getRARegister() const;
  75   unsigned getFrameRegister(const MachineFunction &MF) const override;
  76   unsigned getFrameRegister() const;
  77   unsigned getStackRegister() const;
  78
  79   const uint16_t *getCallerSavedRegs(const MachineFunction *MF) const;
  80   unsigned getFirstCallerSavedNonParamReg() const;
  81
  82   bool isEHReturnCalleeSaveReg(unsigned Reg) const;
  83   bool isCalleeSaveReg(unsigned Reg) const;
  84 };
  85
  86 } // end namespace llvm
  87
  88 #endif