lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Intrinsics.h"
  29 #include "llvm/Support/Debug.h"
  30 #include "llvm/Support/MathExtras.h"
  31 #include <algorithm>
  32 #include <iostream>
  33 #include <queue>
  34 #include <set>
  35 using namespace llvm;
  36
  37 namespace {
  38
  39   //===--------------------------------------------------------------------===//
  40   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  41   /// instructions for SelectionDAG operations.
  42   class AlphaDAGToDAGISel : public SelectionDAGISel {
  43     AlphaTargetLowering AlphaLowering;
  44
  45     static const int64_t IMM_LOW  = -32768;
  46     static const int64_t IMM_HIGH = 32767;
  47     static const int64_t IMM_MULT = 65536;
  48     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  49     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  50
  51     static int64_t get_ldah16(int64_t x) {
  52       int64_t y = x / IMM_MULT;
  53       if (x % IMM_MULT > IMM_HIGH)
  54         ++y;
  55       return y;
  56     }
  57
  58     static int64_t get_lda16(int64_t x) {
  59       return x - get_ldah16(x) * IMM_MULT;
  60     }
  61
  62     static uint64_t get_zapImm(uint64_t x) {
  63       unsigned int build = 0;
  64       for(int i = 0; i < 8; ++i)
  65         {
  66           if ((x & 0x00FF) == 0x00FF)
  67             build |= 1 << i;
  68           else if ((x & 0x00FF) != 0)
  69             { build = 0; break; }
  70           x >>= 8;
  71         }
  72       return build;
  73     }
  74
  75     static uint64_t getNearPower2(uint64_t x) {
  76       if (!x) return 0;
  77       unsigned at = CountLeadingZeros_64(x);
  78       uint64_t complow = 1 << (63 - at);
  79       uint64_t comphigh = 1 << (64 - at);
  80       //std::cerr << x << ":" << complow << ":" << comphigh << "\n";
  81       if (abs(complow - x) <= abs(comphigh - x))
  82         return complow;
  83       else
  84         return comphigh;
  85     }
  86
  87     static bool isFPZ(SDOperand N) {
  88       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  89       return (CN && (CN->isExactlyValue(+0.0) || CN->isExactlyValue(-0.0)));
  90     }
  91     static bool isFPZn(SDOperand N) {
  92       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  93       return (CN && CN->isExactlyValue(-0.0));
  94     }
  95     static bool isFPZp(SDOperand N) {
  96       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  97       return (CN && CN->isExactlyValue(+0.0));
  98     }
  99
 100   public:
 101     AlphaDAGToDAGISel(TargetMachine &TM)
 102       : SelectionDAGISel(AlphaLowering), AlphaLowering(TM)
 103     {}
 104
 105     /// getI64Imm - Return a target constant with the specified value, of type
 106     /// i64.
 107     inline SDOperand getI64Imm(int64_t Imm) {
 108       return CurDAG->getTargetConstant(Imm, MVT::i64);
 109     }
 110
 111     // Select - Convert the specified operand from a target-independent to a
 112     // target-specific node if it hasn't already been changed.
 113     SDNode *Select(SDOperand &Result, SDOperand Op);
 114
 115     /// InstructionSelectBasicBlock - This callback is invoked by
 116     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 117     virtual void InstructionSelectBasicBlock(SelectionDAG &DAG);
 118
 119     virtual const char *getPassName() const {
 120       return "Alpha DAG->DAG Pattern Instruction Selection";
 121     }
 122
 123     /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 124     /// inline asm expressions.
 125     virtual bool SelectInlineAsmMemoryOperand(const SDOperand &Op,
 126                                               char ConstraintCode,
 127                                               std::vector<SDOperand> &OutOps,
 128                                               SelectionDAG &DAG) {
 129       SDOperand Op0;
 130       switch (ConstraintCode) {
 131       default: return true;
 132       case 'm':   // memory
 133         AddToQueue(Op0, Op);
 134         break;
 135       }
 136
 137       OutOps.push_back(Op0);
 138       return false;
 139     }
 140
 141 // Include the pieces autogenerated from the target description.
 142 #include "AlphaGenDAGISel.inc"
 143
 144 private:
 145     SDOperand getGlobalBaseReg();
 146     SDOperand getGlobalRetAddr();
 147     SDOperand SelectCALL(SDOperand Op);
 148
 149   };
 150 }
 151
 152 /// getGlobalBaseReg - Output the instructions required to put the
 153 /// GOT address into a register.
 154 ///
 155 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
 156   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 157                                 AlphaLowering.getVRegGP(),
 158                                 MVT::i64);
 159 }
 160
 161 /// getRASaveReg - Grab the return address
 162 ///
 163 SDOperand AlphaDAGToDAGISel::getGlobalRetAddr() {
 164   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 165                                 AlphaLowering.getVRegRA(),
 166                                 MVT::i64);
 167 }
 168
 169 /// InstructionSelectBasicBlock - This callback is invoked by
 170 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 171 void AlphaDAGToDAGISel::InstructionSelectBasicBlock(SelectionDAG &DAG) {
 172   DEBUG(BB->dump());
 173
 174   // Select target instructions for the DAG.
 175   DAG.setRoot(SelectRoot(DAG.getRoot()));
 176   DAG.RemoveDeadNodes();
 177
 178   // Emit machine code to BB.
 179   ScheduleAndEmitDAG(DAG);
 180 }
 181
 182 // Select - Convert the specified operand from a target-independent to a
 183 // target-specific node if it hasn't already been changed.
 184 SDNode *AlphaDAGToDAGISel::Select(SDOperand &Result, SDOperand Op) {
 185   SDNode *N = Op.Val;
 186   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 187       N->getOpcode() < AlphaISD::FIRST_NUMBER) {
 188     Result = Op;
 189     return NULL;   // Already selected.
 190   }
 191
 192   switch (N->getOpcode()) {
 193   default: break;
 194   case AlphaISD::CALL:
 195     Result = SelectCALL(Op);
 196     return NULL;
 197
 198   case ISD::FrameIndex: {
 199     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 200     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 201                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 202                                 getI64Imm(0)).Val;
 203   }
 204   case AlphaISD::GlobalBaseReg:
 205     Result = getGlobalBaseReg();
 206     ReplaceUses(Op, Result);
 207     return NULL;
 208   case AlphaISD::GlobalRetAddr:
 209     Result = getGlobalRetAddr();
 210     ReplaceUses(Op, Result);
 211     return NULL;
 212
 213   case AlphaISD::DivCall: {
 214     SDOperand Chain = CurDAG->getEntryNode();
 215     SDOperand N0, N1, N2;
 216     AddToQueue(N0, Op.getOperand(0));
 217     AddToQueue(N1, Op.getOperand(1));
 218     AddToQueue(N2, Op.getOperand(2));
 219     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, N1,
 220                                  SDOperand(0,0));
 221     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, N2,
 222                                  Chain.getValue(1));
 223     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, N0,
 224                                  Chain.getValue(1));
 225     SDNode *CNode =
 226       CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 227                             Chain, Chain.getValue(1));
 228     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 229                                   SDOperand(CNode, 1));
 230     return CurDAG->SelectNodeTo(N, Alpha::BIS, MVT::i64, Chain, Chain).Val;
 231   }
 232
 233   case ISD::READCYCLECOUNTER: {
 234     SDOperand Chain;
 235     AddToQueue(Chain, N->getOperand(0)); //Select chain
 236     Result = SDOperand(CurDAG->getTargetNode(Alpha::RPCC, MVT::i64, MVT::Other,
 237                                              Chain), Op.ResNo);
 238     return Result.Val;
 239   }
 240
 241   case ISD::Constant: {
 242     uint64_t uval = cast<ConstantSDNode>(N)->getValue();
 243
 244     if (uval == 0) {
 245       Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), Alpha::R31,
 246                                       MVT::i64);
 247       ReplaceUses(Op, Result);
 248       return NULL;
 249     }
 250
 251     int64_t val = (int64_t)uval;
 252     int32_t val32 = (int32_t)val;
 253     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 254         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 255       break; //(LDAH (LDA))
 256     if ((uval >> 32) == 0 && //empty upper bits
 257         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 258       //        val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 259       break; //(zext (LDAH (LDA)))
 260     //Else use the constant pool
 261     MachineConstantPool *CP = BB->getParent()->getConstantPool();
 262     ConstantUInt *C =
 263       ConstantUInt::get(Type::getPrimitiveType(Type::ULongTyID) , uval);
 264     SDOperand CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 265     SDNode *Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI,
 266                                         getGlobalBaseReg());
 267     return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 268                             CPI, SDOperand(Tmp, 0), CurDAG->getEntryNode()).Val;
 269   }
 270   case ISD::TargetConstantFP: {
 271     ConstantFPSDNode *CN = cast<ConstantFPSDNode>(N);
 272     bool isDouble = N->getValueType(0) == MVT::f64;
 273     MVT::ValueType T = isDouble ? MVT::f64 : MVT::f32;
 274     if (CN->isExactlyValue(+0.0)) {
 275       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 276                                   T, CurDAG->getRegister(Alpha::F31, T),
 277                                   CurDAG->getRegister(Alpha::F31, T)).Val;
 278     } else if ( CN->isExactlyValue(-0.0)) {
 279       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 280                                   T, CurDAG->getRegister(Alpha::F31, T),
 281                                   CurDAG->getRegister(Alpha::F31, T)).Val;
 282     } else {
 283       abort();
 284     }
 285     break;
 286   }
 287
 288   case ISD::SETCC:
 289     if (MVT::isFloatingPoint(N->getOperand(0).Val->getValueType(0))) {
 290       unsigned Opc = Alpha::WTF;
 291       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 292       bool rev = false;
 293       bool isNE = false;
 294       switch(CC) {
 295       default: DEBUG(N->dump()); assert(0 && "Unknown FP comparison!");
 296       case ISD::SETEQ: case ISD::SETOEQ: case ISD::SETUEQ: Opc = Alpha::CMPTEQ; break;
 297       case ISD::SETLT: case ISD::SETOLT: case ISD::SETULT: Opc = Alpha::CMPTLT; break;
 298       case ISD::SETLE: case ISD::SETOLE: case ISD::SETULE: Opc = Alpha::CMPTLE; break;
 299       case ISD::SETGT: case ISD::SETOGT: case ISD::SETUGT: Opc = Alpha::CMPTLT; rev = true; break;
 300       case ISD::SETGE: case ISD::SETOGE: case ISD::SETUGE: Opc = Alpha::CMPTLE; rev = true; break;
 301       case ISD::SETNE: case ISD::SETONE: case ISD::SETUNE: Opc = Alpha::CMPTEQ; isNE = true; break;
 302       };
 303       SDOperand tmp1, tmp2;
 304       AddToQueue(tmp1, N->getOperand(0));
 305       AddToQueue(tmp2, N->getOperand(1));
 306       SDNode *cmp = CurDAG->getTargetNode(Opc, MVT::f64,
 307                                           rev?tmp2:tmp1,
 308                                           rev?tmp1:tmp2);
 309       if (isNE)
 310         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, SDOperand(cmp, 0),
 311                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 312
 313       SDOperand LD;
 314       if (AlphaLowering.hasITOF()) {
 315         LD = CurDAG->getNode(AlphaISD::FTOIT_, MVT::i64, SDOperand(cmp, 0));
 316       } else {
 317         int FrameIdx =
 318           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 319         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 320         SDOperand ST =
 321           SDOperand(CurDAG->getTargetNode(Alpha::STT, MVT::Other,
 322                                           SDOperand(cmp, 0), FI,
 323                                           CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 324         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDQ, MVT::i64, FI,
 325                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 326                                              ST), 0);
 327       }
 328       Result = SDOperand(CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 329                                                CurDAG->getRegister(Alpha::R31, MVT::i64),
 330                                                LD), 0);
 331       return Result.Val;
 332     }
 333     break;
 334
 335   case ISD::SELECT:
 336     if (MVT::isFloatingPoint(N->getValueType(0)) &&
 337         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 338          !MVT::isFloatingPoint(N->getOperand(0).getOperand(1).getValueType()))) {
 339       //This should be the condition not covered by the Patterns
 340       //FIXME: Don't have SelectCode die, but rather return something testable
 341       // so that things like this can be caught in fall though code
 342       //move int to fp
 343       bool isDouble = N->getValueType(0) == MVT::f64;
 344       SDOperand LD, cond, TV, FV;
 345       AddToQueue(cond, N->getOperand(0));
 346       AddToQueue(TV, N->getOperand(1));
 347       AddToQueue(FV, N->getOperand(2));
 348
 349       if (AlphaLowering.hasITOF()) {
 350         LD = CurDAG->getNode(AlphaISD::ITOFT_, MVT::f64, cond);
 351       } else {
 352         int FrameIdx =
 353           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 354         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 355         SDOperand ST =
 356           SDOperand(CurDAG->getTargetNode(Alpha::STQ, MVT::Other,
 357                                           cond, FI, CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 358         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDT, MVT::f64, FI,
 359                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 360                                              ST), 0);
 361       }
 362       Result = SDOperand(CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 363                                                MVT::f64, FV, TV, LD), 0);
 364       return Result.Val;
 365     }
 366     break;
 367
 368   case ISD::AND: {
 369     ConstantSDNode* SC = NULL;
 370     ConstantSDNode* MC = NULL;
 371     if (N->getOperand(0).getOpcode() == ISD::SRL &&
 372         (MC = dyn_cast<ConstantSDNode>(N->getOperand(1))) &&
 373         (SC = dyn_cast<ConstantSDNode>(N->getOperand(0).getOperand(1))))
 374       {
 375         uint64_t sval = SC->getValue();
 376         uint64_t mval = MC->getValue();
 377         if (get_zapImm(mval)) //the result is a zap, let the autogened stuff deal
 378           break;
 379         // given mask X, and shift S, we want to see if there is any zap in the mask
 380         // if we play around with the botton S bits
 381         uint64_t dontcare = (~0ULL) >> (64 - sval);
 382         uint64_t mask = mval << sval;
 383
 384         if (get_zapImm(mask | dontcare))
 385           mask = mask | dontcare;
 386
 387         if (get_zapImm(mask)) {
 388           SDOperand Src;
 389           AddToQueue(Src, N->getOperand(0).getOperand(0));
 390           SDOperand Z =
 391             SDOperand(CurDAG->getTargetNode(Alpha::ZAPNOTi, MVT::i64, Src,
 392                                             getI64Imm(get_zapImm(mask))), 0);
 393           Result = SDOperand(CurDAG->getTargetNode(Alpha::SRL, MVT::i64, Z,
 394                                                    getI64Imm(sval)), 0);
 395           return Result.Val;
 396         }
 397       }
 398     break;
 399   }
 400
 401   }
 402
 403   return SelectCode(Result, Op);
 404 }
 405
 406 SDOperand AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 407   //TODO: add flag stuff to prevent nondeturministic breakage!
 408
 409   SDNode *N = Op.Val;
 410   SDOperand Chain;
 411   SDOperand Addr = N->getOperand(1);
 412   SDOperand InFlag(0,0);  // Null incoming flag value.
 413   AddToQueue(Chain, N->getOperand(0));
 414
 415    std::vector<SDOperand> CallOperands;
 416    std::vector<MVT::ValueType> TypeOperands;
 417
 418    //grab the arguments
 419    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 420      SDOperand Tmp;
 421      TypeOperands.push_back(N->getOperand(i).getValueType());
 422      AddToQueue(Tmp, N->getOperand(i));
 423      CallOperands.push_back(Tmp);
 424    }
 425    int count = N->getNumOperands() - 2;
 426
 427    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 428                                        Alpha::R19, Alpha::R20, Alpha::R21};
 429    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 430                                          Alpha::F19, Alpha::F20, Alpha::F21};
 431
 432    for (int i = 6; i < count; ++i) {
 433      unsigned Opc = Alpha::WTF;
 434      if (MVT::isInteger(TypeOperands[i])) {
 435        Opc = Alpha::STQ;
 436      } else if (TypeOperands[i] == MVT::f32) {
 437        Opc = Alpha::STS;
 438      } else if (TypeOperands[i] == MVT::f64) {
 439        Opc = Alpha::STT;
 440      } else
 441        assert(0 && "Unknown operand");
 442      Chain = SDOperand(CurDAG->getTargetNode(Opc, MVT::Other, CallOperands[i],
 443                                              getI64Imm((i - 6) * 8),
 444                                              CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 445                                              Chain), 0);
 446    }
 447    for (int i = 0; i < std::min(6, count); ++i) {
 448      if (MVT::isInteger(TypeOperands[i])) {
 449        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 450        InFlag = Chain.getValue(1);
 451      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 452        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 453        InFlag = Chain.getValue(1);
 454      } else
 455        assert(0 && "Unknown operand");
 456    }
 457
 458    // Finally, once everything is in registers to pass to the call, emit the
 459    // call itself.
 460    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 461      SDOperand GOT = getGlobalBaseReg();
 462      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 463      InFlag = Chain.getValue(1);
 464      Chain = SDOperand(CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 465                                              Addr.getOperand(0), Chain, InFlag), 0);
 466    } else {
 467      AddToQueue(Addr, Addr);
 468      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Addr, InFlag);
 469      InFlag = Chain.getValue(1);
 470      Chain = SDOperand(CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 471                                              Chain, InFlag), 0);
 472    }
 473    InFlag = Chain.getValue(1);
 474
 475    std::vector<SDOperand> CallResults;
 476
 477    switch (N->getValueType(0)) {
 478    default: assert(0 && "Unexpected ret value!");
 479      case MVT::Other: break;
 480    case MVT::i64:
 481      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 482      CallResults.push_back(Chain.getValue(0));
 483      break;
 484    case MVT::f32:
 485      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 486      CallResults.push_back(Chain.getValue(0));
 487      break;
 488    case MVT::f64:
 489      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 490      CallResults.push_back(Chain.getValue(0));
 491      break;
 492    }
 493
 494    CallResults.push_back(Chain);
 495    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 496      ReplaceUses(Op.getValue(i), CallResults[i]);
 497    return CallResults[Op.ResNo];
 498 }
 499
 500
 501 /// createAlphaISelDag - This pass converts a legalized DAG into a
 502 /// Alpha-specific DAG, ready for instruction scheduling.
 503 ///
 504 FunctionPass *llvm::createAlphaISelDag(TargetMachine &TM) {
 505   return new AlphaDAGToDAGISel(TM);
 506 }