lib/Target/ARM/ARMInstrThumb2.td

   1 //===- ARMInstrThumb2.td - Thumb2 support for ARM -------------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the Thumb2 instruction set.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 // IT block predicate field
  15 def it_pred : Operand<i32> {
  16   let PrintMethod = "printPredicateOperand";
  17 }
  18
  19 // IT block condition mask
  20 def it_mask : Operand<i32> {
  21   let PrintMethod = "printThumbITMask";
  22 }
  23
  24 // Table branch address
  25 def tb_addrmode : Operand<i32> {
  26   let PrintMethod = "printTBAddrMode";
  27 }
  28
  29 // Shifted operands. No register controlled shifts for Thumb2.
  30 // Note: We do not support rrx shifted operands yet.
  31 def t2_so_reg : Operand<i32>,    // reg imm
  32                 ComplexPattern<i32, 2, "SelectT2ShifterOperandReg",
  33                                [shl,srl,sra,rotr]> {
  34   let PrintMethod = "printT2SOOperand";
  35   let MIOperandInfo = (ops GPR, i32imm);
  36 }
  37
  38 // t2_so_imm_not_XFORM - Return the complement of a t2_so_imm value
  39 def t2_so_imm_not_XFORM : SDNodeXForm<imm, [{
  40   return CurDAG->getTargetConstant(~((uint32_t)N->getZExtValue()), MVT::i32);
  41 }]>;
  42
  43 // t2_so_imm_neg_XFORM - Return the negation of a t2_so_imm value
  44 def t2_so_imm_neg_XFORM : SDNodeXForm<imm, [{
  45   return CurDAG->getTargetConstant(-((int)N->getZExtValue()), MVT::i32);
  46 }]>;
  47
  48 // t2_so_imm - Match a 32-bit immediate operand, which is an
  49 // 8-bit immediate rotated by an arbitrary number of bits, or an 8-bit
  50 // immediate splatted into multiple bytes of the word. t2_so_imm values are
  51 // represented in the imm field in the same 12-bit form that they are encoded
  52 // into t2_so_imm instructions: the 8-bit immediate is the least significant bits
  53 // [bits 0-7], the 4-bit shift/splat amount is the next 4 bits [bits 8-11].
  54 def t2_so_imm : Operand<i32>,
  55                 PatLeaf<(imm), [{
  56   return ARM_AM::getT2SOImmVal((uint32_t)N->getZExtValue()) != -1;
  57 }]>;
  58
  59 // t2_so_imm_not - Match an immediate that is a complement
  60 // of a t2_so_imm.
  61 def t2_so_imm_not : Operand<i32>,
  62                     PatLeaf<(imm), [{
  63   return ARM_AM::getT2SOImmVal(~((uint32_t)N->getZExtValue())) != -1;
  64 }], t2_so_imm_not_XFORM>;
  65
  66 // t2_so_imm_neg - Match an immediate that is a negation of a t2_so_imm.
  67 def t2_so_imm_neg : Operand<i32>,
  68                     PatLeaf<(imm), [{
  69   return ARM_AM::getT2SOImmVal(-((int)N->getZExtValue())) != -1;
  70 }], t2_so_imm_neg_XFORM>;
  71
  72 /// imm1_31 predicate - True if the 32-bit immediate is in the range [1,31].
  73 def imm1_31 : PatLeaf<(i32 imm), [{
  74   return (int32_t)N->getZExtValue() >= 1 && (int32_t)N->getZExtValue() < 32;
  75 }]>;
  76
  77 /// imm0_4095 predicate - True if the 32-bit immediate is in the range [0.4095].
  78 def imm0_4095 : PatLeaf<(i32 imm), [{
  79   return (uint32_t)N->getZExtValue() < 4096;
  80 }]>;
  81
  82 def imm0_4095_neg : PatLeaf<(i32 imm), [{
  83  return (uint32_t)(-N->getZExtValue()) < 4096;
  84 }], imm_neg_XFORM>;
  85
  86 /// imm0_65535 predicate - True if the 32-bit immediate is in the range
  87 /// [0.65535].
  88 def imm0_65535 : PatLeaf<(i32 imm), [{
  89   return (uint32_t)N->getZExtValue() < 65536;
  90 }]>;
  91
  92 /// Split a 32-bit immediate into two 16 bit parts.
  93 def t2_lo16 : SDNodeXForm<imm, [{
  94   return CurDAG->getTargetConstant((uint32_t)N->getZExtValue() & 0xffff,
  95                                    MVT::i32);
  96 }]>;
  97
  98 def t2_hi16 : SDNodeXForm<imm, [{
  99   return CurDAG->getTargetConstant((uint32_t)N->getZExtValue() >> 16, MVT::i32);
 100 }]>;
 101
 102 def t2_lo16AllZero : PatLeaf<(i32 imm), [{
 103   // Returns true if all low 16-bits are 0.
 104   return (((uint32_t)N->getZExtValue()) & 0xFFFFUL) == 0;
 105   }], t2_hi16>;
 106
 107
 108 // Define Thumb2 specific addressing modes.
 109
 110 // t2addrmode_imm12  := reg + imm12
 111 def t2addrmode_imm12 : Operand<i32>,
 112                        ComplexPattern<i32, 2, "SelectT2AddrModeImm12", []> {
 113   let PrintMethod = "printT2AddrModeImm12Operand";
 114   let MIOperandInfo = (ops GPR:$base, i32imm:$offsimm);
 115 }
 116
 117 // t2addrmode_imm8  := reg - imm8
 118 def t2addrmode_imm8 : Operand<i32>,
 119                       ComplexPattern<i32, 2, "SelectT2AddrModeImm8", []> {
 120   let PrintMethod = "printT2AddrModeImm8Operand";
 121   let MIOperandInfo = (ops GPR:$base, i32imm:$offsimm);
 122 }
 123
 124 def t2am_imm8_offset : Operand<i32>,
 125                        ComplexPattern<i32, 1, "SelectT2AddrModeImm8Offset", []>{
 126   let PrintMethod = "printT2AddrModeImm8OffsetOperand";
 127 }
 128
 129 // t2addrmode_imm8s4  := reg +/- (imm8 << 2)
 130 def t2addrmode_imm8s4 : Operand<i32>,
 131                         ComplexPattern<i32, 2, "SelectT2AddrModeImm8s4", []> {
 132   let PrintMethod = "printT2AddrModeImm8s4Operand";
 133   let MIOperandInfo = (ops GPR:$base, i32imm:$offsimm);
 134 }
 135
 136 // t2addrmode_so_reg  := reg + (reg << imm2)
 137 def t2addrmode_so_reg : Operand<i32>,
 138                         ComplexPattern<i32, 3, "SelectT2AddrModeSoReg", []> {
 139   let PrintMethod = "printT2AddrModeSoRegOperand";
 140   let MIOperandInfo = (ops GPR:$base, GPR:$offsreg, i32imm:$offsimm);
 141 }
 142
 143
 144 //===----------------------------------------------------------------------===//
 145 // Multiclass helpers...
 146 //
 147
 148 /// T2I_un_irs - Defines a set of (op reg, {so_imm|r|so_reg}) patterns for a
 149 /// unary operation that produces a value. These are predicable and can be
 150 /// changed to modify CPSR.
 151 multiclass T2I_un_irs<string opc, PatFrag opnode, bit Cheap = 0, bit ReMat = 0>{
 152    // shifted imm
 153    def i : T2sI<(outs GPR:$dst), (ins t2_so_imm:$src),
 154                 opc, " $dst, $src",
 155                 [(set GPR:$dst, (opnode t2_so_imm:$src))]> {
 156      let isAsCheapAsAMove = Cheap;
 157      let isReMaterializable = ReMat;
 158    }
 159    // register
 160    def r : T2I<(outs GPR:$dst), (ins GPR:$src),
 161                opc, ".w $dst, $src",
 162                 [(set GPR:$dst, (opnode GPR:$src))]>;
 163    // shifted register
 164    def s : T2I<(outs GPR:$dst), (ins t2_so_reg:$src),
 165                opc, ".w $dst, $src",
 166                [(set GPR:$dst, (opnode t2_so_reg:$src))]>;
 167 }
 168
 169 /// T2I_bin_irs - Defines a set of (op reg, {so_imm|r|so_reg}) patterns for a
 170 //  binary operation that produces a value. These are predicable and can be
 171 /// changed to modify CPSR.
 172 multiclass T2I_bin_irs<string opc, PatFrag opnode,
 173                        bit Commutable = 0, string wide =""> {
 174    // shifted imm
 175    def ri : T2sI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_imm:$rhs),
 176                  opc, " $dst, $lhs, $rhs",
 177                  [(set GPR:$dst, (opnode GPR:$lhs, t2_so_imm:$rhs))]>;
 178    // register
 179    def rr : T2sI<(outs GPR:$dst), (ins GPR:$lhs, GPR:$rhs),
 180                  opc, !strconcat(wide, " $dst, $lhs, $rhs"),
 181                  [(set GPR:$dst, (opnode GPR:$lhs, GPR:$rhs))]> {
 182      let isCommutable = Commutable;
 183    }
 184    // shifted register
 185    def rs : T2sI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_reg:$rhs),
 186                  opc, !strconcat(wide, " $dst, $lhs, $rhs"),
 187                  [(set GPR:$dst, (opnode GPR:$lhs, t2_so_reg:$rhs))]>;
 188 }
 189
 190 /// T2I_bin_w_irs - Same as T2I_bin_irs except these operations need
 191 //  the ".w" prefix to indicate that they are wide.
 192 multiclass T2I_bin_w_irs<string opc, PatFrag opnode, bit Commutable = 0> :
 193     T2I_bin_irs<opc, opnode, Commutable, ".w">;
 194
 195 /// T2I_rbin_is - Same as T2I_bin_irs except the order of operands are
 196 /// reversed. It doesn't define the 'rr' form since it's handled by its
 197 /// T2I_bin_irs counterpart.
 198 multiclass T2I_rbin_is<string opc, PatFrag opnode> {
 199    // shifted imm
 200    def ri : T2I<(outs GPR:$dst), (ins GPR:$rhs, t2_so_imm:$lhs),
 201                 opc, ".w $dst, $rhs, $lhs",
 202                 [(set GPR:$dst, (opnode t2_so_imm:$lhs, GPR:$rhs))]>;
 203    // shifted register
 204    def rs : T2I<(outs GPR:$dst), (ins GPR:$rhs, t2_so_reg:$lhs),
 205                 opc, " $dst, $rhs, $lhs",
 206                 [(set GPR:$dst, (opnode t2_so_reg:$lhs, GPR:$rhs))]>;
 207 }
 208
 209 /// T2I_bin_s_irs - Similar to T2I_bin_irs except it sets the 's' bit so the
 210 /// instruction modifies the CPSR register.
 211 let Defs = [CPSR] in {
 212 multiclass T2I_bin_s_irs<string opc, PatFrag opnode, bit Commutable = 0> {
 213    // shifted imm
 214    def ri : T2I<(outs GPR:$dst), (ins GPR:$lhs, t2_so_imm:$rhs),
 215                 !strconcat(opc, "s"), ".w $dst, $lhs, $rhs",
 216                 [(set GPR:$dst, (opnode GPR:$lhs, t2_so_imm:$rhs))]>;
 217    // register
 218    def rr : T2I<(outs GPR:$dst), (ins GPR:$lhs, GPR:$rhs),
 219                 !strconcat(opc, "s"), ".w $dst, $lhs, $rhs",
 220                 [(set GPR:$dst, (opnode GPR:$lhs, GPR:$rhs))]> {
 221      let isCommutable = Commutable;
 222    }
 223    // shifted register
 224    def rs : T2I<(outs GPR:$dst), (ins GPR:$lhs, t2_so_reg:$rhs),
 225                 !strconcat(opc, "s"), ".w $dst, $lhs, $rhs",
 226                 [(set GPR:$dst, (opnode GPR:$lhs, t2_so_reg:$rhs))]>;
 227 }
 228 }
 229
 230 /// T2I_bin_ii12rs - Defines a set of (op reg, {so_imm|imm0_4095|r|so_reg})
 231 /// patterns for a binary operation that produces a value.
 232 multiclass T2I_bin_ii12rs<string opc, PatFrag opnode, bit Commutable = 0> {
 233    // shifted imm
 234    def ri : T2sI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_imm:$rhs),
 235                  opc, ".w $dst, $lhs, $rhs",
 236                  [(set GPR:$dst, (opnode GPR:$lhs, t2_so_imm:$rhs))]>;
 237    // 12-bit imm
 238    def ri12 : T2sI<(outs GPR:$dst), (ins GPR:$lhs, i32imm:$rhs),
 239                    !strconcat(opc, "w"), " $dst, $lhs, $rhs",
 240                    [(set GPR:$dst, (opnode GPR:$lhs, imm0_4095:$rhs))]>;
 241    // register
 242    def rr : T2sI<(outs GPR:$dst), (ins GPR:$lhs, GPR:$rhs),
 243                  opc, ".w $dst, $lhs, $rhs",
 244                  [(set GPR:$dst, (opnode GPR:$lhs, GPR:$rhs))]> {
 245      let isCommutable = Commutable;
 246    }
 247    // shifted register
 248    def rs : T2sI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_reg:$rhs),
 249                  opc, ".w $dst, $lhs, $rhs",
 250                  [(set GPR:$dst, (opnode GPR:$lhs, t2_so_reg:$rhs))]>;
 251 }
 252
 253 /// T2I_adde_sube_irs - Defines a set of (op reg, {so_imm|r|so_reg}) patterns for a
 254 /// binary operation that produces a value and use and define the carry bit.
 255 /// It's not predicable.
 256 let Uses = [CPSR] in {
 257 multiclass T2I_adde_sube_irs<string opc, PatFrag opnode, bit Commutable = 0> {
 258    // shifted imm
 259    def ri : T2sI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_imm:$rhs),
 260                  opc, " $dst, $lhs, $rhs",
 261                  [(set GPR:$dst, (opnode GPR:$lhs, t2_so_imm:$rhs))]>,
 262                  Requires<[IsThumb2, CarryDefIsUnused]>;
 263    // register
 264    def rr : T2sI<(outs GPR:$dst), (ins GPR:$lhs, GPR:$rhs),
 265                  opc, ".w $dst, $lhs, $rhs",
 266                  [(set GPR:$dst, (opnode GPR:$lhs, GPR:$rhs))]>,
 267                  Requires<[IsThumb2, CarryDefIsUnused]> {
 268      let isCommutable = Commutable;
 269    }
 270    // shifted register
 271    def rs : T2sI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_reg:$rhs),
 272                  opc, ".w $dst, $lhs, $rhs",
 273                  [(set GPR:$dst, (opnode GPR:$lhs, t2_so_reg:$rhs))]>,
 274                  Requires<[IsThumb2, CarryDefIsUnused]>;
 275    // Carry setting variants
 276    // shifted imm
 277    def Sri : T2XI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_imm:$rhs),
 278                   !strconcat(opc, "s $dst, $lhs, $rhs"),
 279                   [(set GPR:$dst, (opnode GPR:$lhs, t2_so_imm:$rhs))]>,
 280                   Requires<[IsThumb2, CarryDefIsUsed]> {
 281                     let Defs = [CPSR];
 282                   }
 283    // register
 284    def Srr : T2XI<(outs GPR:$dst), (ins GPR:$lhs, GPR:$rhs),
 285                   !strconcat(opc, "s.w $dst, $lhs, $rhs"),
 286                   [(set GPR:$dst, (opnode GPR:$lhs, GPR:$rhs))]>,
 287                   Requires<[IsThumb2, CarryDefIsUsed]> {
 288                     let Defs = [CPSR];
 289                     let isCommutable = Commutable;
 290    }
 291    // shifted register
 292    def Srs : T2XI<(outs GPR:$dst), (ins GPR:$lhs, t2_so_reg:$rhs),
 293                   !strconcat(opc, "s.w $dst, $lhs, $rhs"),
 294                   [(set GPR:$dst, (opnode GPR:$lhs, t2_so_reg:$rhs))]>,
 295                   Requires<[IsThumb2, CarryDefIsUsed]> {
 296                     let Defs = [CPSR];
 297    }
 298 }
 299 }
 300
 301 /// T2I_rbin_s_is - Same as T2I_rbin_is except sets 's' bit.
 302 let Defs = [CPSR] in {
 303 multiclass T2I_rbin_s_is<string opc, PatFrag opnode> {
 304    // shifted imm
 305    def ri : T2XI<(outs GPR:$dst), (ins GPR:$rhs, t2_so_imm:$lhs, cc_out:$s),
 306                  !strconcat(opc, "${s}.w $dst, $rhs, $lhs"),
 307                  [(set GPR:$dst, (opnode t2_so_imm:$lhs, GPR:$rhs))]>;
 308    // shifted register
 309    def rs : T2XI<(outs GPR:$dst), (ins GPR:$rhs, t2_so_reg:$lhs, cc_out:$s),
 310                  !strconcat(opc, "${s} $dst, $rhs, $lhs"),
 311                  [(set GPR:$dst, (opnode t2_so_reg:$lhs, GPR:$rhs))]>;
 312 }
 313 }
 314
 315 /// T2I_sh_ir - Defines a set of (op reg, {so_imm|r}) patterns for a shift /
 316 //  rotate operation that produces a value.
 317 multiclass T2I_sh_ir<string opc, PatFrag opnode> {
 318    // 5-bit imm
 319    def ri : T2sI<(outs GPR:$dst), (ins GPR:$lhs, i32imm:$rhs),
 320                  opc, ".w $dst, $lhs, $rhs",
 321                  [(set GPR:$dst, (opnode GPR:$lhs, imm1_31:$rhs))]>;
 322    // register
 323    def rr : T2sI<(outs GPR:$dst), (ins GPR:$lhs, GPR:$rhs),
 324                  opc, ".w $dst, $lhs, $rhs",
 325                  [(set GPR:$dst, (opnode GPR:$lhs, GPR:$rhs))]>;
 326 }
 327
 328 /// T21_cmp_irs - Defines a set of (op r, {so_imm|r|so_reg}) cmp / test
 329 /// patterns. Similar to T2I_bin_irs except the instruction does not produce
 330 /// a explicit result, only implicitly set CPSR.
 331 let Defs = [CPSR] in {
 332 multiclass T2I_cmp_is<string opc, PatFrag opnode> {
 333    // shifted imm
 334    def ri : T2I<(outs), (ins GPR:$lhs, t2_so_imm:$rhs),
 335                 opc, ".w $lhs, $rhs",
 336                 [(opnode GPR:$lhs, t2_so_imm:$rhs)]>;
 337    // register
 338    def rr : T2I<(outs), (ins GPR:$lhs, GPR:$rhs),
 339                 opc, ".w $lhs, $rhs",
 340                 [(opnode GPR:$lhs, GPR:$rhs)]>;
 341    // shifted register
 342    def rs : T2I<(outs), (ins GPR:$lhs, t2_so_reg:$rhs),
 343                 opc, ".w $lhs, $rhs",
 344                 [(opnode GPR:$lhs, t2_so_reg:$rhs)]>;
 345 }
 346 }
 347
 348 /// T2I_ld - Defines a set of (op r, {imm12|imm8|so_reg}) load patterns.
 349 multiclass T2I_ld<string opc, PatFrag opnode> {
 350   def i12 : T2Ii12<(outs GPR:$dst), (ins t2addrmode_imm12:$addr),
 351                    opc, ".w $dst, $addr",
 352                    [(set GPR:$dst, (opnode t2addrmode_imm12:$addr))]>;
 353   def i8  : T2Ii8 <(outs GPR:$dst), (ins t2addrmode_imm8:$addr),
 354                    opc, " $dst, $addr",
 355                    [(set GPR:$dst, (opnode t2addrmode_imm8:$addr))]>;
 356   def s   : T2Iso <(outs GPR:$dst), (ins t2addrmode_so_reg:$addr),
 357                    opc, ".w $dst, $addr",
 358                    [(set GPR:$dst, (opnode t2addrmode_so_reg:$addr))]>;
 359   def pci : T2Ipc <(outs GPR:$dst), (ins i32imm:$addr),
 360                    opc, ".w $dst, $addr",
 361                    [(set GPR:$dst, (opnode (ARMWrapper tconstpool:$addr)))]>;
 362 }
 363
 364 /// T2I_st - Defines a set of (op r, {imm12|imm8|so_reg}) store patterns.
 365 multiclass T2I_st<string opc, PatFrag opnode> {
 366   def i12 : T2Ii12<(outs), (ins GPR:$src, t2addrmode_imm12:$addr),
 367                    opc, ".w $src, $addr",
 368                    [(opnode GPR:$src, t2addrmode_imm12:$addr)]>;
 369   def i8  : T2Ii8 <(outs), (ins GPR:$src, t2addrmode_imm8:$addr),
 370                    opc, " $src, $addr",
 371                    [(opnode GPR:$src, t2addrmode_imm8:$addr)]>;
 372   def s   : T2Iso <(outs), (ins GPR:$src, t2addrmode_so_reg:$addr),
 373                    opc, ".w $src, $addr",
 374                    [(opnode GPR:$src, t2addrmode_so_reg:$addr)]>;
 375 }
 376
 377 /// T2I_picld - Defines the PIC load pattern.
 378 class T2I_picld<string opc, PatFrag opnode> :
 379       T2I<(outs GPR:$dst), (ins addrmodepc:$addr),
 380           !strconcat("${addr:label}:\n\t", opc), " $dst, $addr",
 381           [(set GPR:$dst, (opnode addrmodepc:$addr))]>;
 382
 383 /// T2I_picst - Defines the PIC store pattern.
 384 class T2I_picst<string opc, PatFrag opnode> :
 385       T2I<(outs), (ins GPR:$src, addrmodepc:$addr),
 386           !strconcat("${addr:label}:\n\t", opc), " $src, $addr",
 387           [(opnode GPR:$src, addrmodepc:$addr)]>;
 388
 389
 390 /// T2I_unary_rrot - A unary operation with two forms: one whose operand is a
 391 /// register and one whose operand is a register rotated by 8/16/24.
 392 multiclass T2I_unary_rrot<string opc, PatFrag opnode> {
 393   def r     : T2I<(outs GPR:$dst), (ins GPR:$Src),
 394                   opc, ".w $dst, $Src",
 395                  [(set GPR:$dst, (opnode GPR:$Src))]>;
 396   def r_rot : T2I<(outs GPR:$dst), (ins GPR:$Src, i32imm:$rot),
 397                   opc, ".w $dst, $Src, ror $rot",
 398                  [(set GPR:$dst, (opnode (rotr GPR:$Src, rot_imm:$rot)))]>;
 399 }
 400
 401 /// T2I_bin_rrot - A binary operation with two forms: one whose operand is a
 402 /// register and one whose operand is a register rotated by 8/16/24.
 403 multiclass T2I_bin_rrot<string opc, PatFrag opnode> {
 404   def rr     : T2I<(outs GPR:$dst), (ins GPR:$LHS, GPR:$RHS),
 405                   opc, " $dst, $LHS, $RHS",
 406                   [(set GPR:$dst, (opnode GPR:$LHS, GPR:$RHS))]>;
 407   def rr_rot : T2I<(outs GPR:$dst), (ins GPR:$LHS, GPR:$RHS, i32imm:$rot),
 408                   opc, " $dst, $LHS, $RHS, ror $rot",
 409                   [(set GPR:$dst, (opnode GPR:$LHS,
 410                                           (rotr GPR:$RHS, rot_imm:$rot)))]>;
 411 }
 412
 413 //===----------------------------------------------------------------------===//
 414 // Instructions
 415 //===----------------------------------------------------------------------===//
 416
 417 //===----------------------------------------------------------------------===//
 418 //  Miscellaneous Instructions.
 419 //
 420
 421 let isNotDuplicable = 1 in
 422 def t2PICADD : T2XI<(outs GPR:$dst), (ins GPR:$lhs, pclabel:$cp),
 423                     "$cp:\n\tadd.w $dst, $lhs, pc",
 424                     [(set GPR:$dst, (ARMpic_add GPR:$lhs, imm:$cp))]>;
 425
 426
 427 // LEApcrel - Load a pc-relative address into a register without offending the
 428 // assembler.
 429 def t2LEApcrel : T2XI<(outs GPR:$dst), (ins i32imm:$label, pred:$p),
 430                       "adr$p.w $dst, #$label", []>;
 431
 432 def t2LEApcrelJT : T2XI<(outs GPR:$dst),
 433                         (ins i32imm:$label, i32imm:$id, pred:$p),
 434                         "adr$p.w $dst, #${label}_${id:no_hash}", []>;
 435
 436 //===----------------------------------------------------------------------===//
 437 //  Load / store Instructions.
 438 //
 439
 440 // Load
 441 let canFoldAsLoad = 1 in
 442 defm t2LDR   : T2I_ld<"ldr",  UnOpFrag<(load node:$Src)>>;
 443
 444 // Loads with zero extension
 445 defm t2LDRH  : T2I_ld<"ldrh", UnOpFrag<(zextloadi16 node:$Src)>>;
 446 defm t2LDRB  : T2I_ld<"ldrb", UnOpFrag<(zextloadi8  node:$Src)>>;
 447
 448 // Loads with sign extension
 449 defm t2LDRSH : T2I_ld<"ldrsh", UnOpFrag<(sextloadi16 node:$Src)>>;
 450 defm t2LDRSB : T2I_ld<"ldrsb", UnOpFrag<(sextloadi8  node:$Src)>>;
 451
 452 let mayLoad = 1 in {
 453 // Load doubleword
 454 def t2LDRDi8 : T2Ii8s4<(outs GPR:$dst), (ins t2addrmode_imm8s4:$addr),
 455                        "ldrd", " $dst, $addr", []>;
 456 def t2LDRDpci : T2Ii8s4<(outs GPR:$dst), (ins i32imm:$addr),
 457                        "ldrd", " $dst, $addr", []>;
 458 }
 459
 460 // zextload i1 -> zextload i8
 461 def : T2Pat<(zextloadi1 t2addrmode_imm12:$addr),
 462             (t2LDRBi12  t2addrmode_imm12:$addr)>;
 463 def : T2Pat<(zextloadi1 t2addrmode_imm8:$addr),
 464             (t2LDRBi8   t2addrmode_imm8:$addr)>;
 465 def : T2Pat<(zextloadi1 t2addrmode_so_reg:$addr),
 466             (t2LDRBs    t2addrmode_so_reg:$addr)>;
 467 def : T2Pat<(zextloadi1 (ARMWrapper tconstpool:$addr)),
 468             (t2LDRBpci  tconstpool:$addr)>;
 469
 470 // extload -> zextload
 471 // FIXME: Reduce the number of patterns by legalizing extload to zextload
 472 // earlier?
 473 def : T2Pat<(extloadi1  t2addrmode_imm12:$addr),
 474             (t2LDRBi12  t2addrmode_imm12:$addr)>;
 475 def : T2Pat<(extloadi1  t2addrmode_imm8:$addr),
 476             (t2LDRBi8   t2addrmode_imm8:$addr)>;
 477 def : T2Pat<(extloadi1  t2addrmode_so_reg:$addr),
 478             (t2LDRBs    t2addrmode_so_reg:$addr)>;
 479 def : T2Pat<(extloadi1  (ARMWrapper tconstpool:$addr)),
 480             (t2LDRBpci  tconstpool:$addr)>;
 481
 482 def : T2Pat<(extloadi8  t2addrmode_imm12:$addr),
 483             (t2LDRBi12  t2addrmode_imm12:$addr)>;
 484 def : T2Pat<(extloadi8  t2addrmode_imm8:$addr),
 485             (t2LDRBi8   t2addrmode_imm8:$addr)>;
 486 def : T2Pat<(extloadi8  t2addrmode_so_reg:$addr),
 487             (t2LDRBs    t2addrmode_so_reg:$addr)>;
 488 def : T2Pat<(extloadi8  (ARMWrapper tconstpool:$addr)),
 489             (t2LDRBpci  tconstpool:$addr)>;
 490
 491 def : T2Pat<(extloadi16 t2addrmode_imm12:$addr),
 492             (t2LDRHi12  t2addrmode_imm12:$addr)>;
 493 def : T2Pat<(extloadi16 t2addrmode_imm8:$addr),
 494             (t2LDRHi8   t2addrmode_imm8:$addr)>;
 495 def : T2Pat<(extloadi16 t2addrmode_so_reg:$addr),
 496             (t2LDRHs    t2addrmode_so_reg:$addr)>;
 497 def : T2Pat<(extloadi16 (ARMWrapper tconstpool:$addr)),
 498             (t2LDRHpci  tconstpool:$addr)>;
 499
 500 // Indexed loads
 501 let mayLoad = 1 in {
 502 def t2LDR_PRE  : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 503                             (ins t2addrmode_imm8:$addr),
 504                             AddrModeT2_i8, IndexModePre,
 505                             "ldr", " $dst, $addr!", "$addr.base = $base_wb",
 506                             []>;
 507
 508 def t2LDR_POST : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 509                             (ins GPR:$base, t2am_imm8_offset:$offset),
 510                             AddrModeT2_i8, IndexModePost,
 511                            "ldr", " $dst, [$base], $offset", "$base = $base_wb",
 512                             []>;
 513
 514 def t2LDRB_PRE : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 515                             (ins t2addrmode_imm8:$addr),
 516                             AddrModeT2_i8, IndexModePre,
 517                             "ldrb", " $dst, $addr!", "$addr.base = $base_wb",
 518                             []>;
 519 def t2LDRB_POST : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 520                             (ins GPR:$base, t2am_imm8_offset:$offset),
 521                             AddrModeT2_i8, IndexModePost,
 522                           "ldrb", " $dst, [$base], $offset", "$base = $base_wb",
 523                             []>;
 524
 525 def t2LDRH_PRE : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 526                             (ins t2addrmode_imm8:$addr),
 527                             AddrModeT2_i8, IndexModePre,
 528                             "ldrh", " $dst, $addr!", "$addr.base = $base_wb",
 529                             []>;
 530 def t2LDRH_POST : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 531                             (ins GPR:$base, t2am_imm8_offset:$offset),
 532                             AddrModeT2_i8, IndexModePost,
 533                           "ldrh", " $dst, [$base], $offset", "$base = $base_wb",
 534                             []>;
 535
 536 def t2LDRSB_PRE : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 537                             (ins t2addrmode_imm8:$addr),
 538                             AddrModeT2_i8, IndexModePre,
 539                             "ldrsb", " $dst, $addr!", "$addr.base = $base_wb",
 540                             []>;
 541 def t2LDRSB_POST : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 542                             (ins GPR:$base, t2am_imm8_offset:$offset),
 543                             AddrModeT2_i8, IndexModePost,
 544                          "ldrsb", " $dst, [$base], $offset", "$base = $base_wb",
 545                             []>;
 546
 547 def t2LDRSH_PRE : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 548                             (ins t2addrmode_imm8:$addr),
 549                             AddrModeT2_i8, IndexModePre,
 550                             "ldrsh", " $dst, $addr!", "$addr.base = $base_wb",
 551                             []>;
 552 def t2LDRSH_POST : T2Iidxldst<(outs GPR:$dst, GPR:$base_wb),
 553                             (ins GPR:$base, t2am_imm8_offset:$offset),
 554                             AddrModeT2_i8, IndexModePost,
 555                          "ldrsh", " $dst, [$base], $offset", "$base = $base_wb",
 556                             []>;
 557 }
 558
 559 // Store
 560 defm t2STR   : T2I_st<"str",  BinOpFrag<(store node:$LHS, node:$RHS)>>;
 561 defm t2STRB  : T2I_st<"strb", BinOpFrag<(truncstorei8 node:$LHS, node:$RHS)>>;
 562 defm t2STRH  : T2I_st<"strh", BinOpFrag<(truncstorei16 node:$LHS, node:$RHS)>>;
 563
 564 // Store doubleword
 565 let mayLoad = 1 in
 566 def t2STRDi8 : T2Ii8s4<(outs), (ins GPR:$src, t2addrmode_imm8s4:$addr),
 567                         "strd", " $src, $addr", []>;
 568
 569 // Indexed stores
 570 def t2STR_PRE  : T2Iidxldst<(outs GPR:$base_wb),
 571                             (ins GPR:$src, GPR:$base, t2am_imm8_offset:$offset),
 572                             AddrModeT2_i8, IndexModePre,
 573                           "str", " $src, [$base, $offset]!", "$base = $base_wb",
 574              [(set GPR:$base_wb,
 575                    (pre_store GPR:$src, GPR:$base, t2am_imm8_offset:$offset))]>;
 576
 577 def t2STR_POST : T2Iidxldst<(outs GPR:$base_wb),
 578                             (ins GPR:$src, GPR:$base, t2am_imm8_offset:$offset),
 579                             AddrModeT2_i8, IndexModePost,
 580                            "str", " $src, [$base], $offset", "$base = $base_wb",
 581              [(set GPR:$base_wb,
 582                    (post_store GPR:$src, GPR:$base, t2am_imm8_offset:$offset))]>;
 583
 584 def t2STRH_PRE  : T2Iidxldst<(outs GPR:$base_wb),
 585                             (ins GPR:$src, GPR:$base, t2am_imm8_offset:$offset),
 586                             AddrModeT2_i8, IndexModePre,
 587                          "strh", " $src, [$base, $offset]!", "$base = $base_wb",
 588         [(set GPR:$base_wb,
 589               (pre_truncsti16 GPR:$src, GPR:$base, t2am_imm8_offset:$offset))]>;
 590
 591 def t2STRH_POST : T2Iidxldst<(outs GPR:$base_wb),
 592                             (ins GPR:$src, GPR:$base, t2am_imm8_offset:$offset),
 593                             AddrModeT2_i8, IndexModePost,
 594                           "strh", " $src, [$base], $offset", "$base = $base_wb",
 595        [(set GPR:$base_wb,
 596              (post_truncsti16 GPR:$src, GPR:$base, t2am_imm8_offset:$offset))]>;
 597
 598 def t2STRB_PRE  : T2Iidxldst<(outs GPR:$base_wb),
 599                             (ins GPR:$src, GPR:$base, t2am_imm8_offset:$offset),
 600                             AddrModeT2_i8, IndexModePre,
 601                          "strb", " $src, [$base, $offset]!", "$base = $base_wb",
 602          [(set GPR:$base_wb,
 603                (pre_truncsti8 GPR:$src, GPR:$base, t2am_imm8_offset:$offset))]>;
 604
 605 def t2STRB_POST : T2Iidxldst<(outs GPR:$base_wb),
 606                             (ins GPR:$src, GPR:$base, t2am_imm8_offset:$offset),
 607                             AddrModeT2_i8, IndexModePost,
 608                           "strb", " $src, [$base], $offset", "$base = $base_wb",
 609         [(set GPR:$base_wb,
 610               (post_truncsti8 GPR:$src, GPR:$base, t2am_imm8_offset:$offset))]>;
 611
 612
 613 // FIXME: ldrd / strd pre / post variants
 614
 615 //===----------------------------------------------------------------------===//
 616 //  Load / store multiple Instructions.
 617 //
 618
 619 let mayLoad = 1 in
 620 def t2LDM : T2XI<(outs),
 621                  (ins addrmode4:$addr, pred:$p, reglist:$dst1, variable_ops),
 622                  "ldm${addr:submode}${p}.w $addr, $dst1", []>;
 623
 624 let mayStore = 1 in
 625 def t2STM : T2XI<(outs),
 626                  (ins addrmode4:$addr, pred:$p, reglist:$src1, variable_ops),
 627                  "stm${addr:submode}${p}.w $addr, $src1", []>;
 628
 629 //===----------------------------------------------------------------------===//
 630 //  Move Instructions.
 631 //
 632
 633 let neverHasSideEffects = 1 in
 634 def t2MOVr : T2sI<(outs GPR:$dst), (ins GPR:$src),
 635                    "mov", ".w $dst, $src", []>;
 636
 637 let isReMaterializable = 1, isAsCheapAsAMove = 1 in
 638 def t2MOVi : T2sI<(outs GPR:$dst), (ins t2_so_imm:$src),
 639                    "mov", ".w $dst, $src",
 640                    [(set GPR:$dst, t2_so_imm:$src)]>;
 641
 642 let isReMaterializable = 1, isAsCheapAsAMove = 1 in
 643 def t2MOVi16 : T2I<(outs GPR:$dst), (ins i32imm:$src),
 644                    "movw", " $dst, $src",
 645                    [(set GPR:$dst, imm0_65535:$src)]>;
 646
 647 // FIXME: Also available in ARM mode.
 648 let Constraints = "$src = $dst" in
 649 def t2MOVTi16 : T2sI<(outs GPR:$dst), (ins GPR:$src, i32imm:$imm),
 650                      "movt", " $dst, $imm",
 651                      [(set GPR:$dst,
 652                            (or (and GPR:$src, 0xffff), t2_lo16AllZero:$imm))]>;
 653
 654 //===----------------------------------------------------------------------===//
 655 //  Extend Instructions.
 656 //
 657
 658 // Sign extenders
 659
 660 defm t2SXTB  : T2I_unary_rrot<"sxtb", UnOpFrag<(sext_inreg node:$Src, i8)>>;
 661 defm t2SXTH  : T2I_unary_rrot<"sxth", UnOpFrag<(sext_inreg node:$Src, i16)>>;
 662
 663 defm t2SXTAB : T2I_bin_rrot<"sxtab",
 664                         BinOpFrag<(add node:$LHS, (sext_inreg node:$RHS, i8))>>;
 665 defm t2SXTAH : T2I_bin_rrot<"sxtah",
 666                         BinOpFrag<(add node:$LHS, (sext_inreg node:$RHS,i16))>>;
 667
 668 // TODO: SXT(A){B|H}16
 669
 670 // Zero extenders
 671
 672 let AddedComplexity = 16 in {
 673 defm t2UXTB   : T2I_unary_rrot<"uxtb"  , UnOpFrag<(and node:$Src, 0x000000FF)>>;
 674 defm t2UXTH   : T2I_unary_rrot<"uxth"  , UnOpFrag<(and node:$Src, 0x0000FFFF)>>;
 675 defm t2UXTB16 : T2I_unary_rrot<"uxtb16", UnOpFrag<(and node:$Src, 0x00FF00FF)>>;
 676
 677 def : T2Pat<(and (shl GPR:$Src, (i32 8)), 0xFF00FF),
 678             (t2UXTB16r_rot GPR:$Src, 24)>;
 679 def : T2Pat<(and (srl GPR:$Src, (i32 8)), 0xFF00FF),
 680             (t2UXTB16r_rot GPR:$Src, 8)>;
 681
 682 defm t2UXTAB : T2I_bin_rrot<"uxtab",
 683                             BinOpFrag<(add node:$LHS, (and node:$RHS, 0x00FF))>>;
 684 defm t2UXTAH : T2I_bin_rrot<"uxtah",
 685                             BinOpFrag<(add node:$LHS, (and node:$RHS, 0xFFFF))>>;
 686 }
 687
 688 //===----------------------------------------------------------------------===//
 689 //  Arithmetic Instructions.
 690 //
 691
 692 defm t2ADD  : T2I_bin_ii12rs<"add", BinOpFrag<(add  node:$LHS, node:$RHS)>, 1>;
 693 defm t2SUB  : T2I_bin_ii12rs<"sub", BinOpFrag<(sub  node:$LHS, node:$RHS)>>;
 694
 695 // ADD and SUB with 's' bit set. No 12-bit immediate (T4) variants.
 696 defm t2ADDS : T2I_bin_s_irs <"add",  BinOpFrag<(addc node:$LHS, node:$RHS)>, 1>;
 697 defm t2SUBS : T2I_bin_s_irs <"sub",  BinOpFrag<(subc node:$LHS, node:$RHS)>>;
 698
 699 defm t2ADC  : T2I_adde_sube_irs<"adc",BinOpFrag<(adde node:$LHS, node:$RHS)>,1>;
 700 defm t2SBC  : T2I_adde_sube_irs<"sbc",BinOpFrag<(sube node:$LHS, node:$RHS)>>;
 701
 702 // RSB
 703 defm t2RSB  : T2I_rbin_is   <"rsb", BinOpFrag<(sub  node:$LHS, node:$RHS)>>;
 704 defm t2RSBS : T2I_rbin_s_is <"rsb", BinOpFrag<(subc node:$LHS, node:$RHS)>>;
 705
 706 // (sub X, imm) gets canonicalized to (add X, -imm).  Match this form.
 707 def : T2Pat<(add       GPR:$src, t2_so_imm_neg:$imm),
 708             (t2SUBri   GPR:$src, t2_so_imm_neg:$imm)>;
 709 def : T2Pat<(add       GPR:$src, imm0_4095_neg:$imm),
 710             (t2SUBri12 GPR:$src, imm0_4095_neg:$imm)>;
 711
 712
 713 //===----------------------------------------------------------------------===//
 714 //  Shift and rotate Instructions.
 715 //
 716
 717 defm t2LSL  : T2I_sh_ir<"lsl", BinOpFrag<(shl  node:$LHS, node:$RHS)>>;
 718 defm t2LSR  : T2I_sh_ir<"lsr", BinOpFrag<(srl  node:$LHS, node:$RHS)>>;
 719 defm t2ASR  : T2I_sh_ir<"asr", BinOpFrag<(sra  node:$LHS, node:$RHS)>>;
 720 defm t2ROR  : T2I_sh_ir<"ror", BinOpFrag<(rotr node:$LHS, node:$RHS)>>;
 721
 722 def t2MOVrx : T2sI<(outs GPR:$dst), (ins GPR:$src),
 723                    "rrx", ".w $dst, $src",
 724                    [(set GPR:$dst, (ARMrrx GPR:$src))]>;
 725
 726 let Defs = [CPSR] in {
 727 def t2MOVsrl_flag : T2XI<(outs GPR:$dst), (ins GPR:$src),
 728                          "lsrs.w $dst, $src, #1",
 729                          [(set GPR:$dst, (ARMsrl_flag GPR:$src))]>;
 730 def t2MOVsra_flag : T2XI<(outs GPR:$dst), (ins GPR:$src),
 731                          "asrs.w $dst, $src, #1",
 732                          [(set GPR:$dst, (ARMsra_flag GPR:$src))]>;
 733 }
 734
 735 //===----------------------------------------------------------------------===//
 736 //  Bitwise Instructions.
 737 //
 738
 739 defm t2AND  : T2I_bin_w_irs<"and", BinOpFrag<(and node:$LHS, node:$RHS)>, 1>;
 740 defm t2ORR  : T2I_bin_w_irs<"orr", BinOpFrag<(or  node:$LHS, node:$RHS)>, 1>;
 741 defm t2EOR  : T2I_bin_w_irs<"eor", BinOpFrag<(xor node:$LHS, node:$RHS)>, 1>;
 742
 743 defm t2BIC  : T2I_bin_w_irs<"bic", BinOpFrag<(and node:$LHS, (not node:$RHS))>>;
 744
 745 let Constraints = "$src = $dst" in
 746 def t2BFC : T2I<(outs GPR:$dst), (ins GPR:$src, bf_inv_mask_imm:$imm),
 747                 "bfc", " $dst, $imm",
 748                 [(set GPR:$dst, (and GPR:$src, bf_inv_mask_imm:$imm))]>;
 749
 750 // FIXME: A8.6.18  BFI - Bitfield insert (Encoding T1)
 751
 752 defm t2ORN  : T2I_bin_irs<"orn", BinOpFrag<(or  node:$LHS, (not node:$RHS))>>;
 753
 754 // Prefer over of t2EORri ra, rb, -1 because mvn has 16-bit version
 755 let AddedComplexity = 1 in
 756 defm t2MVN  : T2I_un_irs  <"mvn", UnOpFrag<(not node:$Src)>, 1, 1>;
 757
 758
 759 def : T2Pat<(and     GPR:$src, t2_so_imm_not:$imm),
 760             (t2BICri GPR:$src, t2_so_imm_not:$imm)>;
 761
 762 def : T2Pat<(or      GPR:$src, t2_so_imm_not:$imm),
 763             (t2ORNri GPR:$src, t2_so_imm_not:$imm)>;
 764
 765 def : T2Pat<(t2_so_imm_not:$src),
 766             (t2MVNi t2_so_imm_not:$src)>;
 767
 768 //===----------------------------------------------------------------------===//
 769 //  Multiply Instructions.
 770 //
 771 let isCommutable = 1 in
 772 def t2MUL: T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 773                 "mul", " $dst, $a, $b",
 774                 [(set GPR:$dst, (mul GPR:$a, GPR:$b))]>;
 775
 776 def t2MLA: T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$c),
 777                 "mla", " $dst, $a, $b, $c",
 778                 [(set GPR:$dst, (add (mul GPR:$a, GPR:$b), GPR:$c))]>;
 779
 780 def t2MLS: T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$c),
 781                 "mls", " $dst, $a, $b, $c",
 782                 [(set GPR:$dst, (sub GPR:$c, (mul GPR:$a, GPR:$b)))]>;
 783
 784 // Extra precision multiplies with low / high results
 785 let neverHasSideEffects = 1 in {
 786 let isCommutable = 1 in {
 787 def t2SMULL : T2I<(outs GPR:$ldst, GPR:$hdst), (ins GPR:$a, GPR:$b),
 788                    "smull", " $ldst, $hdst, $a, $b", []>;
 789
 790 def t2UMULL : T2I<(outs GPR:$ldst, GPR:$hdst), (ins GPR:$a, GPR:$b),
 791                    "umull", " $ldst, $hdst, $a, $b", []>;
 792 }
 793
 794 // Multiply + accumulate
 795 def t2SMLAL : T2I<(outs GPR:$ldst, GPR:$hdst), (ins GPR:$a, GPR:$b),
 796                   "smlal", " $ldst, $hdst, $a, $b", []>;
 797
 798 def t2UMLAL : T2I<(outs GPR:$ldst, GPR:$hdst), (ins GPR:$a, GPR:$b),
 799                   "umlal", " $ldst, $hdst, $a, $b", []>;
 800
 801 def t2UMAAL : T2I<(outs GPR:$ldst, GPR:$hdst), (ins GPR:$a, GPR:$b),
 802                   "umaal", " $ldst, $hdst, $a, $b", []>;
 803 } // neverHasSideEffects
 804
 805 // Most significant word multiply
 806 def t2SMMUL : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 807                   "smmul", " $dst, $a, $b",
 808                   [(set GPR:$dst, (mulhs GPR:$a, GPR:$b))]>;
 809
 810 def t2SMMLA : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$c),
 811                   "smmla", " $dst, $a, $b, $c",
 812                   [(set GPR:$dst, (add (mulhs GPR:$a, GPR:$b), GPR:$c))]>;
 813
 814
 815 def t2SMMLS : T2I <(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$c),
 816                    "smmls", " $dst, $a, $b, $c",
 817                    [(set GPR:$dst, (sub GPR:$c, (mulhs GPR:$a, GPR:$b)))]>;
 818
 819 multiclass T2I_smul<string opc, PatFrag opnode> {
 820   def BB : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 821               !strconcat(opc, "bb"), " $dst, $a, $b",
 822               [(set GPR:$dst, (opnode (sext_inreg GPR:$a, i16),
 823                                       (sext_inreg GPR:$b, i16)))]>;
 824
 825   def BT : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 826               !strconcat(opc, "bt"), " $dst, $a, $b",
 827               [(set GPR:$dst, (opnode (sext_inreg GPR:$a, i16),
 828                                       (sra GPR:$b, (i32 16))))]>;
 829
 830   def TB : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 831               !strconcat(opc, "tb"), " $dst, $a, $b",
 832               [(set GPR:$dst, (opnode (sra GPR:$a, (i32 16)),
 833                                       (sext_inreg GPR:$b, i16)))]>;
 834
 835   def TT : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 836               !strconcat(opc, "tt"), " $dst, $a, $b",
 837               [(set GPR:$dst, (opnode (sra GPR:$a, (i32 16)),
 838                                       (sra GPR:$b, (i32 16))))]>;
 839
 840   def WB : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 841               !strconcat(opc, "wb"), " $dst, $a, $b",
 842               [(set GPR:$dst, (sra (opnode GPR:$a,
 843                                     (sext_inreg GPR:$b, i16)), (i32 16)))]>;
 844
 845   def WT : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b),
 846               !strconcat(opc, "wt"), " $dst, $a, $b",
 847               [(set GPR:$dst, (sra (opnode GPR:$a,
 848                                     (sra GPR:$b, (i32 16))), (i32 16)))]>;
 849 }
 850
 851
 852 multiclass T2I_smla<string opc, PatFrag opnode> {
 853   def BB : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$acc),
 854               !strconcat(opc, "bb"), " $dst, $a, $b, $acc",
 855               [(set GPR:$dst, (add GPR:$acc,
 856                                (opnode (sext_inreg GPR:$a, i16),
 857                                        (sext_inreg GPR:$b, i16))))]>;
 858
 859   def BT : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$acc),
 860              !strconcat(opc, "bt"), " $dst, $a, $b, $acc",
 861              [(set GPR:$dst, (add GPR:$acc, (opnode (sext_inreg GPR:$a, i16),
 862                                                     (sra GPR:$b, (i32 16)))))]>;
 863
 864   def TB : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$acc),
 865               !strconcat(opc, "tb"), " $dst, $a, $b, $acc",
 866               [(set GPR:$dst, (add GPR:$acc, (opnode (sra GPR:$a, (i32 16)),
 867                                                  (sext_inreg GPR:$b, i16))))]>;
 868
 869   def TT : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$acc),
 870               !strconcat(opc, "tt"), " $dst, $a, $b, $acc",
 871              [(set GPR:$dst, (add GPR:$acc, (opnode (sra GPR:$a, (i32 16)),
 872                                                     (sra GPR:$b, (i32 16)))))]>;
 873
 874   def WB : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$acc),
 875               !strconcat(opc, "wb"), " $dst, $a, $b, $acc",
 876               [(set GPR:$dst, (add GPR:$acc, (sra (opnode GPR:$a,
 877                                        (sext_inreg GPR:$b, i16)), (i32 16))))]>;
 878
 879   def WT : T2I<(outs GPR:$dst), (ins GPR:$a, GPR:$b, GPR:$acc),
 880               !strconcat(opc, "wt"), " $dst, $a, $b, $acc",
 881               [(set GPR:$dst, (add GPR:$acc, (sra (opnode GPR:$a,
 882                                          (sra GPR:$b, (i32 16))), (i32 16))))]>;
 883 }
 884
 885 defm t2SMUL : T2I_smul<"smul", BinOpFrag<(mul node:$LHS, node:$RHS)>>;
 886 defm t2SMLA : T2I_smla<"smla", BinOpFrag<(mul node:$LHS, node:$RHS)>>;
 887
 888 // TODO: Halfword multiple accumulate long: SMLAL<x><y>
 889 // TODO: Dual halfword multiple: SMUAD, SMUSD, SMLAD, SMLSD, SMLALD, SMLSLD
 890
 891
 892 //===----------------------------------------------------------------------===//
 893 //  Misc. Arithmetic Instructions.
 894 //
 895
 896 def t2CLZ : T2I<(outs GPR:$dst), (ins GPR:$src),
 897                 "clz", " $dst, $src",
 898                 [(set GPR:$dst, (ctlz GPR:$src))]>;
 899
 900 def t2REV : T2I<(outs GPR:$dst), (ins GPR:$src),
 901                 "rev", ".w $dst, $src",
 902                 [(set GPR:$dst, (bswap GPR:$src))]>;
 903
 904 def t2REV16 : T2I<(outs GPR:$dst), (ins GPR:$src),
 905                 "rev16", ".w $dst, $src",
 906                 [(set GPR:$dst,
 907                     (or (and (srl GPR:$src, (i32 8)), 0xFF),
 908                         (or (and (shl GPR:$src, (i32 8)), 0xFF00),
 909                             (or (and (srl GPR:$src, (i32 8)), 0xFF0000),
 910                                 (and (shl GPR:$src, (i32 8)), 0xFF000000)))))]>;
 911
 912 def t2REVSH : T2I<(outs GPR:$dst), (ins GPR:$src),
 913                  "revsh", ".w $dst, $src",
 914                  [(set GPR:$dst,
 915                     (sext_inreg
 916                       (or (srl (and GPR:$src, 0xFFFF), (i32 8)),
 917                           (shl GPR:$src, (i32 8))), i16))]>;
 918
 919 def t2PKHBT : T2I<(outs GPR:$dst), (ins GPR:$src1, GPR:$src2, i32imm:$shamt),
 920                   "pkhbt", " $dst, $src1, $src2, LSL $shamt",
 921                   [(set GPR:$dst, (or (and GPR:$src1, 0xFFFF),
 922                                       (and (shl GPR:$src2, (i32 imm:$shamt)),
 923                                            0xFFFF0000)))]>;
 924
 925 // Alternate cases for PKHBT where identities eliminate some nodes.
 926 def : T2Pat<(or (and GPR:$src1, 0xFFFF), (and GPR:$src2, 0xFFFF0000)),
 927             (t2PKHBT GPR:$src1, GPR:$src2, 0)>;
 928 def : T2Pat<(or (and GPR:$src1, 0xFFFF), (shl GPR:$src2, imm16_31:$shamt)),
 929             (t2PKHBT GPR:$src1, GPR:$src2, imm16_31:$shamt)>;
 930
 931 def t2PKHTB : T2I<(outs GPR:$dst), (ins GPR:$src1, GPR:$src2, i32imm:$shamt),
 932                   "pkhtb", " $dst, $src1, $src2, ASR $shamt",
 933                   [(set GPR:$dst, (or (and GPR:$src1, 0xFFFF0000),
 934                                       (and (sra GPR:$src2, imm16_31:$shamt),
 935                                            0xFFFF)))]>;
 936
 937 // Alternate cases for PKHTB where identities eliminate some nodes.  Note that
 938 // a shift amount of 0 is *not legal* here, it is PKHBT instead.
 939 def : T2Pat<(or (and GPR:$src1, 0xFFFF0000), (srl GPR:$src2, (i32 16))),
 940             (t2PKHTB GPR:$src1, GPR:$src2, 16)>;
 941 def : T2Pat<(or (and GPR:$src1, 0xFFFF0000),
 942                      (and (srl GPR:$src2, imm1_15:$shamt), 0xFFFF)),
 943             (t2PKHTB GPR:$src1, GPR:$src2, imm1_15:$shamt)>;
 944
 945 //===----------------------------------------------------------------------===//
 946 //  Comparison Instructions...
 947 //
 948
 949 defm t2CMP   : T2I_cmp_is<"cmp",
 950                           BinOpFrag<(ARMcmp node:$LHS, node:$RHS)>>;
 951 defm t2CMPz : T2I_cmp_is<"cmp",
 952                          BinOpFrag<(ARMcmpZ node:$LHS, node:$RHS)>>;
 953
 954 defm t2CMN   : T2I_cmp_is<"cmn",
 955                           BinOpFrag<(ARMcmp node:$LHS,(ineg node:$RHS))>>;
 956 defm t2CMNz : T2I_cmp_is<"cmn",
 957                          BinOpFrag<(ARMcmpZ node:$LHS,(ineg node:$RHS))>>;
 958
 959 def : T2Pat<(ARMcmp  GPR:$src, t2_so_imm_neg:$imm),
 960             (t2CMNri GPR:$src, t2_so_imm_neg:$imm)>;
 961
 962 def : T2Pat<(ARMcmpZ  GPR:$src, t2_so_imm_neg:$imm),
 963             (t2CMNri   GPR:$src, t2_so_imm_neg:$imm)>;
 964
 965 defm t2TST  : T2I_cmp_is<"tst",
 966                          BinOpFrag<(ARMcmpZ (and node:$LHS, node:$RHS), 0)>>;
 967 defm t2TEQ  : T2I_cmp_is<"teq",
 968                          BinOpFrag<(ARMcmpZ (xor node:$LHS, node:$RHS), 0)>>;
 969
 970 // A8.6.27  CBNZ, CBZ - Compare and branch on (non)zero.
 971 // Short range conditional branch. Looks awesome for loops. Need to figure
 972 // out how to use this one.
 973
 974
 975 // Conditional moves
 976 // FIXME: should be able to write a pattern for ARMcmov, but can't use
 977 // a two-value operand where a dag node expects two operands. :(
 978 def t2MOVCCr : T2I<(outs GPR:$dst), (ins GPR:$false, GPR:$true),
 979                    "mov", ".w $dst, $true",
 980       [/*(set GPR:$dst, (ARMcmov GPR:$false, GPR:$true, imm:$cc, CCR:$ccr))*/]>,
 981                 RegConstraint<"$false = $dst">;
 982
 983 def t2MOVCCs : T2I<(outs GPR:$dst), (ins GPR:$false, t2_so_reg:$true),
 984                    "mov", ".w $dst, $true",
 985 [/*(set GPR:$dst, (ARMcmov GPR:$false, t2_so_reg:$true, imm:$cc, CCR:$ccr))*/]>,
 986                    RegConstraint<"$false = $dst">;
 987
 988 def t2MOVCCi : T2I<(outs GPR:$dst), (ins GPR:$false, t2_so_imm:$true),
 989                    "mov", ".w $dst, $true",
 990 [/*(set GPR:$dst, (ARMcmov GPR:$false, t2_so_imm:$true, imm:$cc, CCR:$ccr))*/]>,
 991                    RegConstraint<"$false = $dst">;
 992
 993 //===----------------------------------------------------------------------===//
 994 // TLS Instructions
 995 //
 996
 997 // __aeabi_read_tp preserves the registers r1-r3.
 998 let isCall = 1,
 999   Defs = [R0, R12, LR, CPSR] in {
1000   def t2TPsoft : T2XI<(outs), (ins),
1001                      "bl __aeabi_read_tp",
1002                      [(set R0, ARMthread_pointer)]>;
1003 }
1004
1005 //===----------------------------------------------------------------------===//
1006 // Control-Flow Instructions
1007 //
1008
1009 // FIXME: remove when we have a way to marking a MI with these properties.
1010 // FIXME: $dst1 should be a def. But the extra ops must be in the end of the
1011 // operand list.
1012 // FIXME: Should pc be an implicit operand like PICADD, etc?
1013 let isReturn = 1, isTerminator = 1, mayLoad = 1 in
1014   def t2LDM_RET : T2XI<(outs),
1015                     (ins addrmode4:$addr, pred:$p, reglist:$dst1, variable_ops),
1016                     "ldm${addr:submode}${p} $addr, $dst1",
1017                     []>;
1018
1019 let isBranch = 1, isTerminator = 1, isBarrier = 1 in {
1020 let isPredicable = 1 in
1021 def t2B   : T2XI<(outs), (ins brtarget:$target),
1022                  "b.w $target",
1023                  [(br bb:$target)]>;
1024
1025 let isNotDuplicable = 1, isIndirectBranch = 1 in {
1026 def t2BR_JT :
1027     T2JTI<(outs),
1028           (ins GPR:$target, GPR:$index, jt2block_operand:$jt, i32imm:$id),
1029           "mov pc, $target\n$jt",
1030           [(ARMbr2jt GPR:$target, GPR:$index, tjumptable:$jt, imm:$id)]>;
1031
1032 def t2TBB :
1033     T2I<(outs),
1034         (ins tb_addrmode:$index, jt2block_operand:$jt, i32imm:$id),
1035         "tbb", " $index\n$jt", []>;
1036
1037 def t2TBH :
1038     T2I<(outs),
1039         (ins tb_addrmode:$index, jt2block_operand:$jt, i32imm:$id),
1040         "tbh", " $index\n$jt", []>;
1041 } // isNotDuplicable, isIndirectBranch
1042
1043 } // isBranch, isTerminator, isBarrier
1044
1045 // FIXME: should be able to write a pattern for ARMBrcond, but can't use
1046 // a two-value operand where a dag node expects two operands. :(
1047 let isBranch = 1, isTerminator = 1 in
1048 def t2Bcc : T2I<(outs), (ins brtarget:$target),
1049                 "b", ".w $target",
1050                 [/*(ARMbrcond bb:$target, imm:$cc)*/]>;
1051
1052
1053 // IT block
1054 def t2IT : Thumb2XI<(outs), (ins it_pred:$cc, it_mask:$mask),
1055                     AddrModeNone, Size2Bytes,
1056                     "it$mask $cc", "", []>;
1057
1058 //===----------------------------------------------------------------------===//
1059 // Non-Instruction Patterns
1060 //
1061
1062 // ConstantPool, GlobalAddress, and JumpTable
1063 def : T2Pat<(ARMWrapper  tglobaladdr :$dst), (t2LEApcrel tglobaladdr :$dst)>;
1064 def : T2Pat<(ARMWrapper  tconstpool  :$dst), (t2LEApcrel tconstpool  :$dst)>;
1065 def : T2Pat<(ARMWrapperJT tjumptable:$dst, imm:$id),
1066             (t2LEApcrelJT tjumptable:$dst, imm:$id)>;
1067
1068 // Large immediate handling.
1069
1070 def : T2Pat<(i32 imm:$src),
1071             (t2MOVTi16 (t2MOVi16 (t2_lo16 imm:$src)), (t2_hi16 imm:$src))>;