lib/CodeGen/SelectionDAG/ScheduleDAG.cpp

   1 //===-- ScheduleDAG.cpp - Implement a trivial DAG scheduler ---------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Chris Lattner and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements a simple two pass scheduler.  The first pass attempts to push
  11 // backward any lengthy instructions and critical paths.  The second pass packs
  12 // instructions into semi-optimal time slots.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #define DEBUG_TYPE "sched"
  17 #include "llvm/CodeGen/MachineConstantPool.h"
  18 #include "llvm/CodeGen/MachineFunction.h"
  19 #include "llvm/CodeGen/SelectionDAGISel.h"
  20 #include "llvm/CodeGen/SelectionDAG.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/Target/TargetMachine.h"
  23 #include "llvm/Target/TargetInstrInfo.h"
  24 #include "llvm/Target/TargetLowering.h"
  25 #include "llvm/Support/CommandLine.h"
  26 #include "llvm/Support/Debug.h"
  27 #include <iostream>
  28 using namespace llvm;
  29
  30 namespace {
  31   // Style of scheduling to use.
  32   enum ScheduleChoices {
  33     noScheduling,
  34     simpleScheduling,
  35   };
  36 } // namespace
  37
  38 cl::opt<ScheduleChoices> ScheduleStyle("sched",
  39   cl::desc("Choose scheduling style"),
  40   cl::init(noScheduling),
  41   cl::values(
  42     clEnumValN(noScheduling, "none",
  43               "Trivial emission with no analysis"),
  44     clEnumValN(simpleScheduling, "simple",
  45               "Minimize critical path and maximize processor utilization"),
  46    clEnumValEnd));
  47
  48
  49 #ifndef NDEBUG
  50 static cl::opt<bool>
  51 ViewDAGs("view-sched-dags", cl::Hidden,
  52          cl::desc("Pop up a window to show sched dags as they are processed"));
  53 #else
  54 static const bool ViewDAGs = 0;
  55 #endif
  56
  57 namespace {
  58 //===----------------------------------------------------------------------===//
  59 ///
  60 /// BitsIterator - Provides iteration through individual bits in a bit vector.
  61 ///
  62 template<class T>
  63 class BitsIterator {
  64 private:
  65   T Bits;                               // Bits left to iterate through
  66
  67 public:
  68   /// Ctor.
  69   BitsIterator(T Initial) : Bits(Initial) {}
  70
  71   /// Next - Returns the next bit set or zero if exhausted.
  72   inline T Next() {
  73     // Get the rightmost bit set
  74     T Result = Bits & -Bits;
  75     // Remove from rest
  76     Bits &= ~Result;
  77     // Return single bit or zero
  78     return Result;
  79   }
  80 };
  81
  82 //===----------------------------------------------------------------------===//
  83
  84
  85 //===----------------------------------------------------------------------===//
  86 ///
  87 /// ResourceTally - Manages the use of resources over time intervals.  Each
  88 /// item (slot) in the tally vector represents the resources used at a given
  89 /// moment.  A bit set to 1 indicates that a resource is in use, otherwise
  90 /// available.  An assumption is made that the tally is large enough to schedule
  91 /// all current instructions (asserts otherwise.)
  92 ///
  93 template<class T>
  94 class ResourceTally {
  95 private:
  96   std::vector<T> Tally;                 // Resources used per slot
  97   typedef typename std::vector<T>::iterator Iter;
  98                                         // Tally iterator
  99
 100   /// AllInUse - Test to see if all of the resources in the slot are busy (set.)
 101   inline bool AllInUse(Iter Cursor, unsigned ResourceSet) {
 102     return (*Cursor & ResourceSet) == ResourceSet;
 103   }
 104
 105   /// Skip - Skip over slots that use all of the specified resource (all are
 106   /// set.)
 107   Iter Skip(Iter Cursor, unsigned ResourceSet) {
 108     assert(ResourceSet && "At least one resource bit needs to bet set");
 109
 110     // Continue to the end
 111     while (true) {
 112       // Break out if one of the resource bits is not set
 113       if (!AllInUse(Cursor, ResourceSet)) return Cursor;
 114       // Try next slot
 115       Cursor++;
 116       assert(Cursor < Tally.end() && "Tally is not large enough for schedule");
 117     }
 118   }
 119
 120   /// FindSlots - Starting from Begin, locate N consecutive slots where at least
 121   /// one of the resource bits is available.  Returns the address of first slot.
 122   Iter FindSlots(Iter Begin, unsigned N, unsigned ResourceSet,
 123                                          unsigned &Resource) {
 124     // Track position
 125     Iter Cursor = Begin;
 126
 127     // Try all possible slots forward
 128     while (true) {
 129       // Skip full slots
 130       Cursor = Skip(Cursor, ResourceSet);
 131       // Determine end of interval
 132       Iter End = Cursor + N;
 133       assert(End <= Tally.end() && "Tally is not large enough for schedule");
 134
 135       // Iterate thru each resource
 136       BitsIterator<T> Resources(ResourceSet & ~*Cursor);
 137       while (unsigned Res = Resources.Next()) {
 138         // Check if resource is available for next N slots
 139         // Break out if resource is busy
 140         Iter Interval = Cursor;
 141         for (; Interval < End && !(*Interval & Res); Interval++) {}
 142
 143         // If available for interval, return where and which resource
 144         if (Interval == End) {
 145           Resource = Res;
 146           return Cursor;
 147         }
 148         // Otherwise, check if worth checking other resources
 149         if (AllInUse(Interval, ResourceSet)) {
 150           // Start looking beyond interval
 151           Cursor = Interval;
 152           break;
 153         }
 154       }
 155       Cursor++;
 156     }
 157   }
 158
 159   /// Reserve - Mark busy (set) the specified N slots.
 160   void Reserve(Iter Begin, unsigned N, unsigned Resource) {
 161     // Determine end of interval
 162     Iter End = Begin + N;
 163     assert(End <= Tally.end() && "Tally is not large enough for schedule");
 164
 165     // Set resource bit in each slot
 166     for (; Begin < End; Begin++)
 167       *Begin |= Resource;
 168   }
 169
 170 public:
 171   /// Initialize - Resize and zero the tally to the specified number of time
 172   /// slots.
 173   inline void Initialize(unsigned N) {
 174     Tally.assign(N, 0);   // Initialize tally to all zeros.
 175   }
 176
 177   // FindAndReserve - Locate and mark busy (set) N bits started at slot I, using
 178   // ResourceSet for choices.
 179   unsigned FindAndReserve(unsigned I, unsigned N, unsigned ResourceSet) {
 180     // Which resource used
 181     unsigned Resource;
 182     // Find slots for instruction.
 183     Iter Where = FindSlots(Tally.begin() + I, N, ResourceSet, Resource);
 184     // Reserve the slots
 185     Reserve(Where, N, Resource);
 186     // Return time slot (index)
 187     return Where - Tally.begin();
 188   }
 189
 190 };
 191 //===----------------------------------------------------------------------===//
 192
 193
 194 //===----------------------------------------------------------------------===//
 195 ///
 196 /// Node group -  This struct is used to manage flagged node groups.
 197 ///
 198 class NodeInfo;
 199 class NodeGroup : public std::vector<NodeInfo *> {
 200 private:
 201   int           Pending;                // Number of visits pending before
 202                                         //    adding to order
 203
 204 public:
 205   // Ctor.
 206   NodeGroup() : Pending(0) {}
 207
 208   // Accessors
 209   inline NodeInfo *getLeader() { return empty() ? NULL : front(); }
 210   inline int getPending() const { return Pending; }
 211   inline void setPending(int P)  { Pending = P; }
 212   inline int addPending(int I)  { return Pending += I; }
 213
 214   static void Add(NodeInfo *D, NodeInfo *U);
 215   static unsigned CountInternalUses(NodeInfo *D, NodeInfo *U);
 216 };
 217 //===----------------------------------------------------------------------===//
 218
 219
 220 //===----------------------------------------------------------------------===//
 221 ///
 222 /// NodeInfo - This struct tracks information used to schedule the a node.
 223 ///
 224 class NodeInfo {
 225 private:
 226   int           Pending;                // Number of visits pending before
 227                                         //    adding to order
 228 public:
 229   SDNode        *Node;                  // DAG node
 230   unsigned      Latency;                // Cycles to complete instruction
 231   unsigned      ResourceSet;            // Bit vector of usable resources
 232   unsigned      Slot;                   // Node's time slot
 233   NodeGroup     *Group;                 // Grouping information
 234   unsigned      VRBase;                 // Virtual register base
 235
 236   // Ctor.
 237   NodeInfo(SDNode *N = NULL)
 238   : Pending(0)
 239   , Node(N)
 240   , Latency(0)
 241   , ResourceSet(0)
 242   , Slot(0)
 243   , Group(NULL)
 244   , VRBase(0)
 245   {}
 246
 247   // Accessors
 248   inline bool isInGroup() const {
 249     assert(!Group || !Group->empty() && "Group with no members");
 250     return Group != NULL;
 251   }
 252   inline bool isGroupLeader() const {
 253      return isInGroup() && Group->getLeader() == this;
 254   }
 255   inline int getPending() const {
 256     return Group ? Group->getPending() : Pending;
 257   }
 258   inline void setPending(int P) {
 259     if (Group) Group->setPending(P);
 260     else       Pending = P;
 261   }
 262   inline int addPending(int I) {
 263     if (Group) return Group->addPending(I);
 264     else       return Pending += I;
 265   }
 266 };
 267 typedef std::vector<NodeInfo *>::iterator NIIterator;
 268 //===----------------------------------------------------------------------===//
 269
 270
 271 //===----------------------------------------------------------------------===//
 272 ///
 273 /// NodeGroupIterator - Iterates over all the nodes indicated by the node info.
 274 /// If the node is in a group then iterate over the members of the group,
 275 /// otherwise just the node info.
 276 ///
 277 class NodeGroupIterator {
 278 private:
 279   NodeInfo   *NI;                       // Node info
 280   NIIterator NGI;                       // Node group iterator
 281   NIIterator NGE;                       // Node group iterator end
 282
 283 public:
 284   // Ctor.
 285   NodeGroupIterator(NodeInfo *N) : NI(N) {
 286     // If the node is in a group then set up the group iterator.  Otherwise
 287     // the group iterators will trip first time out.
 288     if (N->isInGroup()) {
 289       // get Group
 290       NodeGroup *Group = NI->Group;
 291       NGI = Group->begin();
 292       NGE = Group->end();
 293       // Prevent this node from being used (will be in members list
 294       NI = NULL;
 295     }
 296   }
 297
 298   /// next - Return the next node info, otherwise NULL.
 299   ///
 300   NodeInfo *next() {
 301     // If members list
 302     if (NGI != NGE) return *NGI++;
 303     // Use node as the result (may be NULL)
 304     NodeInfo *Result = NI;
 305     // Only use once
 306     NI = NULL;
 307     // Return node or NULL
 308     return Result;
 309   }
 310 };
 311 //===----------------------------------------------------------------------===//
 312
 313
 314 //===----------------------------------------------------------------------===//
 315 ///
 316 /// NodeGroupOpIterator - Iterates over all the operands of a node.  If the node
 317 /// is a member of a group, this iterates over all the operands of all the
 318 /// members of the group.
 319 ///
 320 class NodeGroupOpIterator {
 321 private:
 322   NodeInfo            *NI;              // Node containing operands
 323   NodeGroupIterator   GI;               // Node group iterator
 324   SDNode::op_iterator OI;               // Operand iterator
 325   SDNode::op_iterator OE;               // Operand iterator end
 326
 327   /// CheckNode - Test if node has more operands.  If not get the next node
 328   /// skipping over nodes that have no operands.
 329   void CheckNode() {
 330     // Only if operands are exhausted first
 331     while (OI == OE) {
 332       // Get next node info
 333       NodeInfo *NI = GI.next();
 334       // Exit if nodes are exhausted
 335       if (!NI) return;
 336       // Get node itself
 337       SDNode *Node = NI->Node;
 338       // Set up the operand iterators
 339       OI = Node->op_begin();
 340       OE = Node->op_end();
 341     }
 342   }
 343
 344 public:
 345   // Ctor.
 346   NodeGroupOpIterator(NodeInfo *N) : NI(N), GI(N) {}
 347
 348   /// isEnd - Returns true when not more operands are available.
 349   ///
 350   inline bool isEnd() { CheckNode(); return OI == OE; }
 351
 352   /// next - Returns the next available operand.
 353   ///
 354   inline SDOperand next() {
 355     assert(OI != OE && "Not checking for end of NodeGroupOpIterator correctly");
 356     return *OI++;
 357   }
 358 };
 359 //===----------------------------------------------------------------------===//
 360
 361
 362 //===----------------------------------------------------------------------===//
 363 ///
 364 /// SimpleSched - Simple two pass scheduler.
 365 ///
 366 class SimpleSched {
 367 private:
 368   // TODO - get ResourceSet from TII
 369   enum {
 370     RSInteger = 0x3,                    // Two integer units
 371     RSFloat = 0xC,                      // Two float units
 372     RSLoadStore = 0x30,                 // Two load store units
 373     RSOther = 0                         // Processing unit independent
 374   };
 375
 376   MachineBasicBlock *BB;                // Current basic block
 377   SelectionDAG &DAG;                    // DAG of the current basic block
 378   const TargetMachine &TM;              // Target processor
 379   const TargetInstrInfo &TII;           // Target instruction information
 380   const MRegisterInfo &MRI;             // Target processor register information
 381   SSARegMap *RegMap;                    // Virtual/real register map
 382   MachineConstantPool *ConstPool;       // Target constant pool
 383   unsigned NodeCount;                   // Number of nodes in DAG
 384   NodeInfo *Info;                       // Info for nodes being scheduled
 385   std::map<SDNode *, NodeInfo *> Map;   // Map nodes to info
 386   std::vector<NodeInfo*> Ordering;      // Emit ordering of nodes
 387   ResourceTally<unsigned> Tally;        // Resource usage tally
 388   unsigned NSlots;                      // Total latency
 389   static const unsigned NotFound = ~0U; // Search marker
 390
 391 public:
 392
 393   // Ctor.
 394   SimpleSched(SelectionDAG &D, MachineBasicBlock *bb)
 395     : BB(bb), DAG(D), TM(D.getTarget()), TII(*TM.getInstrInfo()),
 396       MRI(*TM.getRegisterInfo()), RegMap(BB->getParent()->getSSARegMap()),
 397       ConstPool(BB->getParent()->getConstantPool()),
 398       NSlots(0) {
 399     assert(&TII && "Target doesn't provide instr info?");
 400     assert(&MRI && "Target doesn't provide register info?");
 401   }
 402
 403   // Run - perform scheduling.
 404   MachineBasicBlock *Run() {
 405     Schedule();
 406     return BB;
 407   }
 408
 409 private:
 410   /// getNI - Returns the node info for the specified node.
 411   ///
 412   inline NodeInfo *getNI(SDNode *Node) { return Map[Node]; }
 413
 414   /// getVR - Returns the virtual register number of the node.
 415   ///
 416   inline unsigned getVR(SDOperand Op) {
 417     NodeInfo *NI = getNI(Op.Val);
 418     assert(NI->VRBase != 0 && "Node emitted out of order - late");
 419     return NI->VRBase + Op.ResNo;
 420   }
 421
 422   static bool isFlagDefiner(SDNode *A);
 423   static bool isFlagUser(SDNode *A);
 424   static bool isDefiner(NodeInfo *A, NodeInfo *B);
 425   static bool isPassiveNode(SDNode *Node);
 426   void IncludeNode(NodeInfo *NI);
 427   void VisitAll();
 428   void Schedule();
 429   void IdentifyGroups();
 430   void GatherSchedulingInfo();
 431   void PrepareNodeInfo();
 432   bool isStrongDependency(NodeInfo *A, NodeInfo *B);
 433   bool isWeakDependency(NodeInfo *A, NodeInfo *B);
 434   void ScheduleBackward();
 435   void ScheduleForward();
 436   void EmitAll();
 437   void EmitNode(NodeInfo *NI);
 438   static unsigned CountResults(SDNode *Node);
 439   static unsigned CountOperands(SDNode *Node);
 440   unsigned CreateVirtualRegisters(MachineInstr *MI,
 441                                   unsigned NumResults,
 442                                   const TargetInstrDescriptor &II);
 443   unsigned EmitDAG(SDOperand A);
 444
 445   void printSI(std::ostream &O, NodeInfo *NI) const;
 446   void print(std::ostream &O) const;
 447   inline void dump(const char *tag) const { std::cerr << tag; dump(); }
 448   void dump() const;
 449 };
 450 //===----------------------------------------------------------------------===//
 451
 452 } // namespace
 453
 454 //===----------------------------------------------------------------------===//
 455
 456
 457 //===----------------------------------------------------------------------===//
 458 /// Add - Adds a definer and user pair to a node group.
 459 ///
 460 void NodeGroup::Add(NodeInfo *D, NodeInfo *U) {
 461   // Get current groups
 462   NodeGroup *DGroup = D->Group;
 463   NodeGroup *UGroup = U->Group;
 464   // If both are members of groups
 465   if (DGroup && UGroup) {
 466     // There may have been another edge connecting
 467     if (DGroup == UGroup) return;
 468     // Add the pending users count
 469     DGroup->addPending(UGroup->getPending());
 470     // For each member of the users group
 471     NodeGroupIterator UNGI(U);
 472     while (NodeInfo *UNI = UNGI.next() ) {
 473       // Change the group
 474       UNI->Group = DGroup;
 475       // For each member of the definers group
 476       NodeGroupIterator DNGI(D);
 477       while (NodeInfo *DNI = DNGI.next() ) {
 478         // Remove internal edges
 479         DGroup->addPending(-CountInternalUses(DNI, UNI));
 480       }
 481     }
 482     // Merge the two lists
 483     DGroup->insert(DGroup->end(), UGroup->begin(), UGroup->end());
 484   } else if (DGroup) {
 485     // Make user member of definers group
 486     U->Group = DGroup;
 487     // Add users uses to definers group pending
 488     DGroup->addPending(U->Node->use_size());
 489     // For each member of the definers group
 490     NodeGroupIterator DNGI(D);
 491     while (NodeInfo *DNI = DNGI.next() ) {
 492       // Remove internal edges
 493       DGroup->addPending(-CountInternalUses(DNI, U));
 494     }
 495     DGroup->push_back(U);
 496   } else if (UGroup) {
 497     // Make definer member of users group
 498     D->Group = UGroup;
 499     // Add definers uses to users group pending
 500     UGroup->addPending(D->Node->use_size());
 501     // For each member of the users group
 502     NodeGroupIterator UNGI(U);
 503     while (NodeInfo *UNI = UNGI.next() ) {
 504       // Remove internal edges
 505       UGroup->addPending(-CountInternalUses(D, UNI));
 506     }
 507     UGroup->insert(UGroup->begin(), D);
 508   } else {
 509     D->Group = U->Group = DGroup = new NodeGroup();
 510     DGroup->addPending(D->Node->use_size() + U->Node->use_size() -
 511                        CountInternalUses(D, U));
 512     DGroup->push_back(D);
 513     DGroup->push_back(U);
 514   }
 515 }
 516
 517 /// CountInternalUses - Returns the number of edges between the two nodes.
 518 ///
 519 unsigned NodeGroup::CountInternalUses(NodeInfo *D, NodeInfo *U) {
 520   unsigned N = 0;
 521   for (SDNode:: use_iterator UI = D->Node->use_begin(),
 522                              E = D->Node->use_end(); UI != E; UI++) {
 523     if (*UI == U->Node) N++;
 524   }
 525   return N;
 526 }
 527 //===----------------------------------------------------------------------===//
 528
 529
 530 //===----------------------------------------------------------------------===//
 531 /// isFlagDefiner - Returns true if the node defines a flag result.
 532 bool SimpleSched::isFlagDefiner(SDNode *A) {
 533   unsigned N = A->getNumValues();
 534   return N && A->getValueType(N - 1) == MVT::Flag;
 535 }
 536
 537 /// isFlagUser - Returns true if the node uses a flag result.
 538 ///
 539 bool SimpleSched::isFlagUser(SDNode *A) {
 540   unsigned N = A->getNumOperands();
 541   return N && A->getOperand(N - 1).getValueType() == MVT::Flag;
 542 }
 543
 544 /// isDefiner - Return true if node A is a definer for B.
 545 ///
 546 bool SimpleSched::isDefiner(NodeInfo *A, NodeInfo *B) {
 547   // While there are A nodes
 548   NodeGroupIterator NII(A);
 549   while (NodeInfo *NI = NII.next()) {
 550     // Extract node
 551     SDNode *Node = NI->Node;
 552     // While there operands in nodes of B
 553     NodeGroupOpIterator NGOI(B);
 554     while (!NGOI.isEnd()) {
 555       SDOperand Op = NGOI.next();
 556       // If node from A defines a node in B
 557       if (Node == Op.Val) return true;
 558     }
 559   }
 560   return false;
 561 }
 562
 563 /// isPassiveNode - Return true if the node is a non-scheduled leaf.
 564 ///
 565 bool SimpleSched::isPassiveNode(SDNode *Node) {
 566   if (isa<ConstantSDNode>(Node))       return true;
 567   if (isa<RegisterSDNode>(Node))       return true;
 568   if (isa<GlobalAddressSDNode>(Node))  return true;
 569   if (isa<BasicBlockSDNode>(Node))     return true;
 570   if (isa<FrameIndexSDNode>(Node))     return true;
 571   if (isa<ConstantPoolSDNode>(Node))   return true;
 572   if (isa<ExternalSymbolSDNode>(Node)) return true;
 573   return false;
 574 }
 575
 576 /// IncludeNode - Add node to NodeInfo vector.
 577 ///
 578 void SimpleSched::IncludeNode(NodeInfo *NI) {
 579   // Get node
 580   SDNode *Node = NI->Node;
 581   // Ignore entry node
 582 if (Node->getOpcode() == ISD::EntryToken) return;
 583   // Check current count for node
 584   int Count = NI->getPending();
 585   // If the node is already in list
 586   if (Count < 0) return;
 587   // Decrement count to indicate a visit
 588   Count--;
 589   // If count has gone to zero then add node to list
 590   if (!Count) {
 591     // Add node
 592     if (NI->isInGroup()) {
 593       Ordering.push_back(NI->Group->getLeader());
 594     } else {
 595       Ordering.push_back(NI);
 596     }
 597     // indicate node has been added
 598     Count--;
 599   }
 600   // Mark as visited with new count
 601   NI->setPending(Count);
 602 }
 603
 604 /// VisitAll - Visit each node breadth-wise to produce an initial ordering.
 605 /// Note that the ordering in the Nodes vector is reversed.
 606 void SimpleSched::VisitAll() {
 607   // Add first element to list
 608   Ordering.push_back(getNI(DAG.getRoot().Val));
 609
 610   // Iterate through all nodes that have been added
 611   for (unsigned i = 0; i < Ordering.size(); i++) { // note: size() varies
 612     // Visit all operands
 613     NodeGroupOpIterator NGI(Ordering[i]);
 614     while (!NGI.isEnd()) {
 615       // Get next operand
 616       SDOperand Op = NGI.next();
 617       // Get node
 618       SDNode *Node = Op.Val;
 619       // Ignore passive nodes
 620       if (isPassiveNode(Node)) continue;
 621       // Check out node
 622       IncludeNode(getNI(Node));
 623     }
 624   }
 625
 626   // Add entry node last (IncludeNode filters entry nodes)
 627   if (DAG.getEntryNode().Val != DAG.getRoot().Val)
 628     Ordering.push_back(getNI(DAG.getEntryNode().Val));
 629
 630   // FIXME - Reverse the order
 631   for (unsigned i = 0, N = Ordering.size(), Half = N >> 1; i < Half; i++) {
 632     unsigned j = N - i - 1;
 633     NodeInfo *tmp = Ordering[i];
 634     Ordering[i] = Ordering[j];
 635     Ordering[j] = tmp;
 636   }
 637 }
 638
 639 /// IdentifyGroups - Put flagged nodes into groups.
 640 ///
 641 void SimpleSched::IdentifyGroups() {
 642   for (unsigned i = 0, N = NodeCount; i < N; i++) {
 643     NodeInfo* NI = &Info[i];
 644     SDNode *Node = NI->Node;
 645
 646     // For each operand (in reverse to only look at flags)
 647     for (unsigned N = Node->getNumOperands(); 0 < N--;) {
 648       // Get operand
 649       SDOperand Op = Node->getOperand(N);
 650       // No more flags to walk
 651       if (Op.getValueType() != MVT::Flag) break;
 652       // Add to node group
 653       NodeGroup::Add(getNI(Op.Val), NI);
 654     }
 655   }
 656 }
 657
 658 /// GatherSchedulingInfo - Get latency and resource information about each node.
 659 ///
 660 void SimpleSched::GatherSchedulingInfo() {
 661   for (unsigned i = 0, N = NodeCount; i < N; i++) {
 662     NodeInfo* NI = &Info[i];
 663     SDNode *Node = NI->Node;
 664
 665     MVT::ValueType VT = Node->getValueType(0);
 666
 667     if (Node->isTargetOpcode()) {
 668       MachineOpCode TOpc = Node->getTargetOpcode();
 669       // FIXME: This is an ugly (but temporary!) hack to test the scheduler
 670       // before we have real target info.
 671       // FIXME NI->Latency = std::max(1, TII.maxLatency(TOpc));
 672       // FIXME NI->ResourceSet = TII.resources(TOpc);
 673       if (TII.isCall(TOpc)) {
 674         NI->ResourceSet = RSInteger;
 675         NI->Latency = 40;
 676       } else if (TII.isLoad(TOpc)) {
 677         NI->ResourceSet = RSLoadStore;
 678         NI->Latency = 5;
 679       } else if (TII.isStore(TOpc)) {
 680         NI->ResourceSet = RSLoadStore;
 681         NI->Latency = 2;
 682       } else if (MVT::isInteger(VT)) {
 683         NI->ResourceSet = RSInteger;
 684         NI->Latency = 2;
 685       } else if (MVT::isFloatingPoint(VT)) {
 686         NI->ResourceSet = RSFloat;
 687         NI->Latency = 3;
 688       } else {
 689         NI->ResourceSet = RSOther;
 690         NI->Latency = 0;
 691       }
 692     } else {
 693       if (MVT::isInteger(VT)) {
 694         NI->ResourceSet = RSInteger;
 695         NI->Latency = 2;
 696       } else if (MVT::isFloatingPoint(VT)) {
 697         NI->ResourceSet = RSFloat;
 698         NI->Latency = 3;
 699       } else {
 700         NI->ResourceSet = RSOther;
 701         NI->Latency = 0;
 702       }
 703     }
 704
 705     // Add one slot for the instruction itself
 706     NI->Latency++;
 707
 708     // Sum up all the latencies for max tally size
 709     NSlots += NI->Latency;
 710   }
 711 }
 712
 713 /// PrepareNodeInfo - Set up the basic minimum node info for scheduling.
 714 ///
 715 void SimpleSched::PrepareNodeInfo() {
 716   // Allocate node information
 717   Info = new NodeInfo[NodeCount];
 718   // Get base of all nodes table
 719   SelectionDAG::allnodes_iterator AllNodes = DAG.allnodes_begin();
 720
 721   // For each node being scheduled
 722   for (unsigned i = 0, N = NodeCount; i < N; i++) {
 723     // Get next node from DAG all nodes table
 724     SDNode *Node = AllNodes[i];
 725     // Fast reference to node schedule info
 726     NodeInfo* NI = &Info[i];
 727     // Set up map
 728     Map[Node] = NI;
 729     // Set node
 730     NI->Node = Node;
 731     // Set pending visit count
 732     NI->setPending(Node->use_size());
 733   }
 734 }
 735
 736 /// isStrongDependency - Return true if node A has results used by node B.
 737 /// I.E., B must wait for latency of A.
 738 bool SimpleSched::isStrongDependency(NodeInfo *A, NodeInfo *B) {
 739   // If A defines for B then it's a strong dependency
 740   return isDefiner(A, B);
 741 }
 742
 743 /// isWeakDependency Return true if node A produces a result that will
 744 /// conflict with operands of B.
 745 bool SimpleSched::isWeakDependency(NodeInfo *A, NodeInfo *B) {
 746   // TODO check for conflicting real registers and aliases
 747 #if 0 // FIXME - Since we are in SSA form and not checking register aliasing
 748   return A->Node->getOpcode() == ISD::EntryToken || isStrongDependency(B, A);
 749 #else
 750   return A->Node->getOpcode() == ISD::EntryToken;
 751 #endif
 752 }
 753
 754 /// ScheduleBackward - Schedule instructions so that any long latency
 755 /// instructions and the critical path get pushed back in time. Time is run in
 756 /// reverse to allow code reuse of the Tally and eliminate the overhead of
 757 /// biasing every slot indices against NSlots.
 758 void SimpleSched::ScheduleBackward() {
 759   // Size and clear the resource tally
 760   Tally.Initialize(NSlots);
 761   // Get number of nodes to schedule
 762   unsigned N = Ordering.size();
 763
 764   // For each node being scheduled
 765   for (unsigned i = N; 0 < i--;) {
 766     NodeInfo *NI = Ordering[i];
 767     // Track insertion
 768     unsigned Slot = NotFound;
 769
 770     // Compare against those previously scheduled nodes
 771     unsigned j = i + 1;
 772     for (; j < N; j++) {
 773       // Get following instruction
 774       NodeInfo *Other = Ordering[j];
 775
 776       // Check dependency against previously inserted nodes
 777       if (isStrongDependency(NI, Other)) {
 778         Slot = Other->Slot + Other->Latency;
 779         break;
 780       } else if (isWeakDependency(NI, Other)) {
 781         Slot = Other->Slot;
 782         break;
 783       }
 784     }
 785
 786     // If independent of others (or first entry)
 787     if (Slot == NotFound) Slot = 0;
 788
 789     // Find a slot where the needed resources are available
 790     if (NI->ResourceSet)
 791       Slot = Tally.FindAndReserve(Slot, NI->Latency, NI->ResourceSet);
 792
 793     // Set node slot
 794     NI->Slot = Slot;
 795
 796     // Insert sort based on slot
 797     j = i + 1;
 798     for (; j < N; j++) {
 799       // Get following instruction
 800       NodeInfo *Other = Ordering[j];
 801       // Should we look further
 802       if (Slot >= Other->Slot) break;
 803       // Shuffle other into ordering
 804       Ordering[j - 1] = Other;
 805     }
 806     // Insert node in proper slot
 807     if (j != i + 1) Ordering[j - 1] = NI;
 808   }
 809 }
 810
 811 /// ScheduleForward - Schedule instructions to maximize packing.
 812 ///
 813 void SimpleSched::ScheduleForward() {
 814   // Size and clear the resource tally
 815   Tally.Initialize(NSlots);
 816   // Get number of nodes to schedule
 817   unsigned N = Ordering.size();
 818
 819   // For each node being scheduled
 820   for (unsigned i = 0; i < N; i++) {
 821     NodeInfo *NI = Ordering[i];
 822     // Track insertion
 823     unsigned Slot = NotFound;
 824
 825     // Compare against those previously scheduled nodes
 826     unsigned j = i;
 827     for (; 0 < j--;) {
 828       // Get following instruction
 829       NodeInfo *Other = Ordering[j];
 830
 831       // Check dependency against previously inserted nodes
 832       if (isStrongDependency(Other, NI)) {
 833         Slot = Other->Slot + Other->Latency;
 834         break;
 835       } else if (isWeakDependency(Other, NI)) {
 836         Slot = Other->Slot;
 837         break;
 838       }
 839     }
 840
 841     // If independent of others (or first entry)
 842     if (Slot == NotFound) Slot = 0;
 843
 844     // Find a slot where the needed resources are available
 845     if (NI->ResourceSet)
 846       Slot = Tally.FindAndReserve(Slot, NI->Latency, NI->ResourceSet);
 847
 848     // Set node slot
 849     NI->Slot = Slot;
 850
 851     // Insert sort based on slot
 852     j = i;
 853     for (; 0 < j--;) {
 854       // Get following instruction
 855       NodeInfo *Other = Ordering[j];
 856       // Should we look further
 857       if (Slot >= Other->Slot) break;
 858       // Shuffle other into ordering
 859       Ordering[j + 1] = Other;
 860     }
 861     // Insert node in proper slot
 862     if (j != i) Ordering[j + 1] = NI;
 863   }
 864 }
 865
 866 /// EmitAll - Emit all nodes in schedule sorted order.
 867 ///
 868 void SimpleSched::EmitAll() {
 869   // For each node in the ordering
 870   for (unsigned i = 0, N = Ordering.size(); i < N; i++) {
 871     // Get the scheduling info
 872     NodeInfo *NI = Ordering[i];
 873 #if 0
 874     // Iterate through nodes
 875     NodeGroupIterator NGI(Ordering[i]);
 876     while (NodeInfo *NI = NGI.next()) EmitNode(NI);
 877 #else
 878     if (NI->isInGroup()) {
 879       if (NI->isGroupLeader()) {
 880         NodeGroupIterator NGI(Ordering[i]);
 881         while (NodeInfo *NI = NGI.next()) EmitNode(NI);
 882       }
 883     } else {
 884       EmitNode(NI);
 885     }
 886 #endif
 887   }
 888 }
 889
 890 /// CountResults - The results of target nodes have register or immediate
 891 /// operands first, then an optional chain, and optional flag operands (which do
 892 /// not go into the machine instrs.)
 893 unsigned SimpleSched::CountResults(SDNode *Node) {
 894   unsigned N = Node->getNumValues();
 895   while (N && Node->getValueType(N - 1) == MVT::Flag)
 896     --N;
 897   if (N && Node->getValueType(N - 1) == MVT::Other)
 898     --N;    // Skip over chain result.
 899   return N;
 900 }
 901
 902 /// CountOperands  The inputs to target nodes have any actual inputs first,
 903 /// followed by an optional chain operand, then flag operands.  Compute the
 904 /// number of actual operands that  will go into the machine instr.
 905 unsigned SimpleSched::CountOperands(SDNode *Node) {
 906   unsigned N = Node->getNumOperands();
 907   while (N && Node->getOperand(N - 1).getValueType() == MVT::Flag)
 908     --N;
 909   if (N && Node->getOperand(N - 1).getValueType() == MVT::Other)
 910     --N; // Ignore chain if it exists.
 911   return N;
 912 }
 913
 914 /// CreateVirtualRegisters - Add result register values for things that are
 915 /// defined by this instruction.
 916 unsigned SimpleSched::CreateVirtualRegisters(MachineInstr *MI,
 917                                              unsigned NumResults,
 918                                              const TargetInstrDescriptor &II) {
 919   // Create the result registers for this node and add the result regs to
 920   // the machine instruction.
 921   const TargetOperandInfo *OpInfo = II.OpInfo;
 922   unsigned ResultReg = RegMap->createVirtualRegister(OpInfo[0].RegClass);
 923   MI->addRegOperand(ResultReg, MachineOperand::Def);
 924   for (unsigned i = 1; i != NumResults; ++i) {
 925     assert(OpInfo[i].RegClass && "Isn't a register operand!");
 926     MI->addRegOperand(RegMap->createVirtualRegister(OpInfo[i].RegClass),
 927                       MachineOperand::Def);
 928   }
 929   return ResultReg;
 930 }
 931
 932 /// EmitNode - Generate machine code for an node and needed dependencies.
 933 ///
 934 void SimpleSched::EmitNode(NodeInfo *NI) {
 935   unsigned VRBase = 0;                 // First virtual register for node
 936   SDNode *Node = NI->Node;
 937
 938   // If machine instruction
 939   if (Node->isTargetOpcode()) {
 940     unsigned Opc = Node->getTargetOpcode();
 941     const TargetInstrDescriptor &II = TII.get(Opc);
 942
 943     unsigned NumResults = CountResults(Node);
 944     unsigned NodeOperands = CountOperands(Node);
 945     unsigned NumMIOperands = NodeOperands + NumResults;
 946 #ifndef NDEBUG
 947     assert((unsigned(II.numOperands) == NumMIOperands || II.numOperands == -1)&&
 948            "#operands for dag node doesn't match .td file!");
 949 #endif
 950
 951     // Create the new machine instruction.
 952     MachineInstr *MI = new MachineInstr(Opc, NumMIOperands, true, true);
 953
 954     // Add result register values for things that are defined by this
 955     // instruction.
 956     if (NumResults) VRBase = CreateVirtualRegisters(MI, NumResults, II);
 957
 958     // Emit all of the actual operands of this instruction, adding them to the
 959     // instruction as appropriate.
 960     for (unsigned i = 0; i != NodeOperands; ++i) {
 961       if (Node->getOperand(i).isTargetOpcode()) {
 962         // Note that this case is redundant with the final else block, but we
 963         // include it because it is the most common and it makes the logic
 964         // simpler here.
 965         assert(Node->getOperand(i).getValueType() != MVT::Other &&
 966                Node->getOperand(i).getValueType() != MVT::Flag &&
 967                "Chain and flag operands should occur at end of operand list!");
 968
 969         // Get/emit the operand.
 970         unsigned VReg = getVR(Node->getOperand(i));
 971         MI->addRegOperand(VReg, MachineOperand::Use);
 972
 973         // Verify that it is right.
 974         assert(MRegisterInfo::isVirtualRegister(VReg) && "Not a vreg?");
 975         assert(II.OpInfo[i+NumResults].RegClass &&
 976                "Don't have operand info for this instruction!");
 977         assert(RegMap->getRegClass(VReg) == II.OpInfo[i+NumResults].RegClass &&
 978                "Register class of operand and regclass of use don't agree!");
 979       } else if (ConstantSDNode *C =
 980                  dyn_cast<ConstantSDNode>(Node->getOperand(i))) {
 981         MI->addZeroExtImm64Operand(C->getValue());
 982       } else if (RegisterSDNode*R =
 983                  dyn_cast<RegisterSDNode>(Node->getOperand(i))) {
 984         MI->addRegOperand(R->getReg(), MachineOperand::Use);
 985       } else if (GlobalAddressSDNode *TGA =
 986                        dyn_cast<GlobalAddressSDNode>(Node->getOperand(i))) {
 987         MI->addGlobalAddressOperand(TGA->getGlobal(), false, 0);
 988       } else if (BasicBlockSDNode *BB =
 989                        dyn_cast<BasicBlockSDNode>(Node->getOperand(i))) {
 990         MI->addMachineBasicBlockOperand(BB->getBasicBlock());
 991       } else if (FrameIndexSDNode *FI =
 992                        dyn_cast<FrameIndexSDNode>(Node->getOperand(i))) {
 993         MI->addFrameIndexOperand(FI->getIndex());
 994       } else if (ConstantPoolSDNode *CP =
 995                     dyn_cast<ConstantPoolSDNode>(Node->getOperand(i))) {
 996         unsigned Idx = ConstPool->getConstantPoolIndex(CP->get());
 997         MI->addConstantPoolIndexOperand(Idx);
 998       } else if (ExternalSymbolSDNode *ES =
 999                  dyn_cast<ExternalSymbolSDNode>(Node->getOperand(i))) {
1000         MI->addExternalSymbolOperand(ES->getSymbol(), false);
1001       } else {
1002         assert(Node->getOperand(i).getValueType() != MVT::Other &&
1003                Node->getOperand(i).getValueType() != MVT::Flag &&
1004                "Chain and flag operands should occur at end of operand list!");
1005         unsigned VReg = getVR(Node->getOperand(i));
1006         MI->addRegOperand(VReg, MachineOperand::Use);
1007
1008         // Verify that it is right.
1009         assert(MRegisterInfo::isVirtualRegister(VReg) && "Not a vreg?");
1010         assert(II.OpInfo[i+NumResults].RegClass &&
1011                "Don't have operand info for this instruction!");
1012         assert(RegMap->getRegClass(VReg) == II.OpInfo[i+NumResults].RegClass &&
1013                "Register class of operand and regclass of use don't agree!");
1014       }
1015     }
1016
1017     // Now that we have emitted all operands, emit this instruction itself.
1018     if ((II.Flags & M_USES_CUSTOM_DAG_SCHED_INSERTION) == 0) {
1019       BB->insert(BB->end(), MI);
1020     } else {
1021       // Insert this instruction into the end of the basic block, potentially
1022       // taking some custom action.
1023       BB = DAG.getTargetLoweringInfo().InsertAtEndOfBasicBlock(MI, BB);
1024     }
1025   } else {
1026     switch (Node->getOpcode()) {
1027     default:
1028       Node->dump();
1029       assert(0 && "This target-independent node should have been selected!");
1030     case ISD::EntryToken: // fall thru
1031     case ISD::TokenFactor:
1032       break;
1033     case ISD::CopyToReg: {
1034       unsigned Val = getVR(Node->getOperand(2));
1035       MRI.copyRegToReg(*BB, BB->end(),
1036                        cast<RegisterSDNode>(Node->getOperand(1))->getReg(), Val,
1037                        RegMap->getRegClass(Val));
1038       break;
1039     }
1040     case ISD::CopyFromReg: {
1041       unsigned SrcReg = cast<RegisterSDNode>(Node->getOperand(1))->getReg();
1042
1043       // Figure out the register class to create for the destreg.
1044       const TargetRegisterClass *TRC = 0;
1045       if (MRegisterInfo::isVirtualRegister(SrcReg)) {
1046         TRC = RegMap->getRegClass(SrcReg);
1047       } else {
1048         // Pick the register class of the right type that contains this physreg.
1049         for (MRegisterInfo::regclass_iterator I = MRI.regclass_begin(),
1050              E = MRI.regclass_end(); I != E; ++I)
1051           if ((*I)->getType() == Node->getValueType(0) &&
1052               (*I)->contains(SrcReg)) {
1053             TRC = *I;
1054             break;
1055           }
1056         assert(TRC && "Couldn't find register class for reg copy!");
1057       }
1058
1059       // Create the reg, emit the copy.
1060       VRBase = RegMap->createVirtualRegister(TRC);
1061       MRI.copyRegToReg(*BB, BB->end(), VRBase, SrcReg, TRC);
1062       break;
1063     }
1064     }
1065   }
1066
1067   assert(NI->VRBase == 0 && "Node emitted out of order - early");
1068   NI->VRBase = VRBase;
1069 }
1070
1071 /// Schedule - Order nodes according to selected style.
1072 ///
1073 void SimpleSched::Schedule() {
1074   // Number the nodes
1075   NodeCount = DAG.allnodes_size();
1076   // Set up minimum info for scheduling.
1077   PrepareNodeInfo();
1078   // Construct node groups for flagged nodes
1079   IdentifyGroups();
1080   // Breadth first walk of DAG
1081   VisitAll();
1082
1083   // Don't waste time if is only entry and return
1084   if (ScheduleStyle != noScheduling && NodeCount > 3) {
1085     // Get latency and resource requirements
1086     GatherSchedulingInfo();
1087     DEBUG(dump("Pre-"));
1088     // Push back long instructions and critical path
1089     ScheduleBackward();
1090     DEBUG(dump("Mid-"));
1091     // Pack instructions to maximize resource utilization
1092     ScheduleForward();
1093   }
1094
1095   DEBUG(dump("Post-"));
1096   // Emit in scheduled order
1097   EmitAll();
1098 }
1099
1100 /// printSI - Print schedule info.
1101 ///
1102 void SimpleSched::printSI(std::ostream &O, NodeInfo *NI) const {
1103 #ifndef NDEBUG
1104   using namespace std;
1105   SDNode *Node = NI->Node;
1106   O << " "
1107     << hex << Node
1108     << ", RS=" << NI->ResourceSet
1109     << ", Lat=" << NI->Latency
1110     << ", Slot=" << NI->Slot
1111     << ", ARITY=(" << Node->getNumOperands() << ","
1112                    << Node->getNumValues() << ")"
1113     << " " << Node->getOperationName(&DAG);
1114   if (isFlagDefiner(Node)) O << "<#";
1115   if (isFlagUser(Node)) O << ">#";
1116 #endif
1117 }
1118
1119 /// print - Print ordering to specified output stream.
1120 ///
1121 void SimpleSched::print(std::ostream &O) const {
1122 #ifndef NDEBUG
1123   using namespace std;
1124   O << "Ordering\n";
1125   for (unsigned i = 0, N = Ordering.size(); i < N; i++) {
1126     NodeInfo *NI = Ordering[i];
1127     printSI(O, NI);
1128     O << "\n";
1129     if (NI->isGroupLeader()) {
1130       NodeGroup *Group = NI->Group;
1131       for (NIIterator NII = Group->begin(), E = Group->end();
1132            NII != E; NII++) {
1133         O << "    ";
1134         printSI(O, *NII);
1135         O << "\n";
1136       }
1137     }
1138   }
1139 #endif
1140 }
1141
1142 /// dump - Print ordering to std::cerr.
1143 ///
1144 void SimpleSched::dump() const {
1145   print(std::cerr);
1146 }
1147 //===----------------------------------------------------------------------===//
1148
1149
1150 //===----------------------------------------------------------------------===//
1151 /// ScheduleAndEmitDAG - Pick a safe ordering and emit instructions for each
1152 /// target node in the graph.
1153 void SelectionDAGISel::ScheduleAndEmitDAG(SelectionDAG &SD) {
1154   if (ViewDAGs) SD.viewGraph();
1155   BB = SimpleSched(SD, BB).Run();
1156 }