lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // FIXME: Missing folds
  14 // sdiv, udiv, srem, urem (X, const) where X is an integer can be expanded into
  15 //  a sequence of multiplies, shifts, and adds.  This should be controlled by
  16 //  some kind of hint from the target that int div is expensive.
  17 // various folds of mulh[s,u] by constants such as -1, powers of 2, etc.
  18 //
  19 // FIXME: select C, pow2, pow2 -> something smart
  20 // FIXME: trunc(select X, Y, Z) -> select X, trunc(Y), trunc(Z)
  21 // FIXME: Dead stores -> nuke
  22 // FIXME: shr X, (and Y,31) -> shr X, Y   (TRICKY!)
  23 // FIXME: mul (x, const) -> shifts + adds
  24 // FIXME: undef values
  25 // FIXME: make truncate see through SIGN_EXTEND and AND
  26 // FIXME: divide by zero is currently left unfolded.  do we want to turn this
  27 //        into an undef?
  28 // FIXME: select ne (select cc, 1, 0), 0, true, false -> select cc, true, false
  29 //
  30 //===----------------------------------------------------------------------===//
  31
  32 #define DEBUG_TYPE "dagcombine"
  33 #include "llvm/ADT/Statistic.h"
  34 #include "llvm/CodeGen/SelectionDAG.h"
  35 #include "llvm/Support/Debug.h"
  36 #include "llvm/Support/MathExtras.h"
  37 #include "llvm/Target/TargetLowering.h"
  38 #include <algorithm>
  39 #include <cmath>
  40 #include <iostream>
  41 using namespace llvm;
  42
  43 namespace {
  44   Statistic<> NodesCombined ("dagcombiner", "Number of dag nodes combined");
  45
  46   class DAGCombiner {
  47     SelectionDAG &DAG;
  48     TargetLowering &TLI;
  49     bool AfterLegalize;
  50
  51     // Worklist of all of the nodes that need to be simplified.
  52     std::vector<SDNode*> WorkList;
  53
  54     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  55     /// the instruction to the work lists because they might get more simplified
  56     /// now.
  57     ///
  58     void AddUsersToWorkList(SDNode *N) {
  59       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  60            UI != UE; ++UI)
  61         WorkList.push_back(*UI);
  62     }
  63
  64     /// removeFromWorkList - remove all instances of N from the worklist.
  65     ///
  66     void removeFromWorkList(SDNode *N) {
  67       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  68                      WorkList.end());
  69     }
  70
  71   public:
  72     void AddToWorkList(SDNode *N) {
  73       WorkList.push_back(N);
  74     }
  75
  76     SDOperand CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
  77       ++NodesCombined;
  78       DEBUG(std::cerr << "\nReplacing "; N->dump();
  79             std::cerr << "\nWith: "; To[0].Val->dump();
  80             std::cerr << " and " << To.size()-1 << " other values\n");
  81       std::vector<SDNode*> NowDead;
  82       DAG.ReplaceAllUsesWith(N, To, &NowDead);
  83
  84       // Push the new nodes and any users onto the worklist
  85       for (unsigned i = 0, e = To.size(); i != e; ++i) {
  86         WorkList.push_back(To[i].Val);
  87         AddUsersToWorkList(To[i].Val);
  88       }
  89
  90       // Nodes can end up on the worklist more than once.  Make sure we do
  91       // not process a node that has been replaced.
  92       removeFromWorkList(N);
  93       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
  94         removeFromWorkList(NowDead[i]);
  95
  96       // Finally, since the node is now dead, remove it from the graph.
  97       DAG.DeleteNode(N);
  98       return SDOperand(N, 0);
  99     }
 100
 101     SDOperand CombineTo(SDNode *N, SDOperand Res) {
 102       std::vector<SDOperand> To;
 103       To.push_back(Res);
 104       return CombineTo(N, To);
 105     }
 106
 107     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 108       std::vector<SDOperand> To;
 109       To.push_back(Res0);
 110       To.push_back(Res1);
 111       return CombineTo(N, To);
 112     }
 113   private:
 114
 115     /// SimplifyDemandedBits - Check the specified integer node value to see if
 116     /// it can be simplified or if things it uses can be simplified by bit
 117     /// propagation.  If so, return true.
 118     bool SimplifyDemandedBits(SDOperand Op) {
 119       TargetLowering::TargetLoweringOpt TLO(DAG);
 120       uint64_t KnownZero, KnownOne;
 121       uint64_t Demanded = MVT::getIntVTBitMask(Op.getValueType());
 122       if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 123         return false;
 124
 125       // Revisit the node.
 126       WorkList.push_back(Op.Val);
 127
 128       // Replace the old value with the new one.
 129       ++NodesCombined;
 130       DEBUG(std::cerr << "\nReplacing "; TLO.Old.Val->dump();
 131             std::cerr << "\nWith: "; TLO.New.Val->dump());
 132
 133       std::vector<SDNode*> NowDead;
 134       DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, NowDead);
 135
 136       // Push the new node and any (possibly new) users onto the worklist.
 137       WorkList.push_back(TLO.New.Val);
 138       AddUsersToWorkList(TLO.New.Val);
 139
 140       // Nodes can end up on the worklist more than once.  Make sure we do
 141       // not process a node that has been replaced.
 142       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 143         removeFromWorkList(NowDead[i]);
 144
 145       // Finally, if the node is now dead, remove it from the graph.  The node
 146       // may not be dead if the replacement process recursively simplified to
 147       // something else needing this node.
 148       if (TLO.Old.Val->use_empty()) {
 149         removeFromWorkList(TLO.Old.Val);
 150         DAG.DeleteNode(TLO.Old.Val);
 151       }
 152       return true;
 153     }
 154
 155     /// visit - call the node-specific routine that knows how to fold each
 156     /// particular type of node.
 157     SDOperand visit(SDNode *N);
 158
 159     // Visitation implementation - Implement dag node combining for different
 160     // node types.  The semantics are as follows:
 161     // Return Value:
 162     //   SDOperand.Val == 0   - No change was made
 163     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 164     //   otherwise            - N should be replaced by the returned Operand.
 165     //
 166     SDOperand visitTokenFactor(SDNode *N);
 167     SDOperand visitADD(SDNode *N);
 168     SDOperand visitSUB(SDNode *N);
 169     SDOperand visitMUL(SDNode *N);
 170     SDOperand visitSDIV(SDNode *N);
 171     SDOperand visitUDIV(SDNode *N);
 172     SDOperand visitSREM(SDNode *N);
 173     SDOperand visitUREM(SDNode *N);
 174     SDOperand visitMULHU(SDNode *N);
 175     SDOperand visitMULHS(SDNode *N);
 176     SDOperand visitAND(SDNode *N);
 177     SDOperand visitOR(SDNode *N);
 178     SDOperand visitXOR(SDNode *N);
 179     SDOperand visitSHL(SDNode *N);
 180     SDOperand visitSRA(SDNode *N);
 181     SDOperand visitSRL(SDNode *N);
 182     SDOperand visitCTLZ(SDNode *N);
 183     SDOperand visitCTTZ(SDNode *N);
 184     SDOperand visitCTPOP(SDNode *N);
 185     SDOperand visitSELECT(SDNode *N);
 186     SDOperand visitSELECT_CC(SDNode *N);
 187     SDOperand visitSETCC(SDNode *N);
 188     SDOperand visitSIGN_EXTEND(SDNode *N);
 189     SDOperand visitZERO_EXTEND(SDNode *N);
 190     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 191     SDOperand visitTRUNCATE(SDNode *N);
 192     SDOperand visitBIT_CONVERT(SDNode *N);
 193     SDOperand visitFADD(SDNode *N);
 194     SDOperand visitFSUB(SDNode *N);
 195     SDOperand visitFMUL(SDNode *N);
 196     SDOperand visitFDIV(SDNode *N);
 197     SDOperand visitFREM(SDNode *N);
 198     SDOperand visitFCOPYSIGN(SDNode *N);
 199     SDOperand visitSINT_TO_FP(SDNode *N);
 200     SDOperand visitUINT_TO_FP(SDNode *N);
 201     SDOperand visitFP_TO_SINT(SDNode *N);
 202     SDOperand visitFP_TO_UINT(SDNode *N);
 203     SDOperand visitFP_ROUND(SDNode *N);
 204     SDOperand visitFP_ROUND_INREG(SDNode *N);
 205     SDOperand visitFP_EXTEND(SDNode *N);
 206     SDOperand visitFNEG(SDNode *N);
 207     SDOperand visitFABS(SDNode *N);
 208     SDOperand visitBRCOND(SDNode *N);
 209     SDOperand visitBRCONDTWOWAY(SDNode *N);
 210     SDOperand visitBR_CC(SDNode *N);
 211     SDOperand visitBRTWOWAY_CC(SDNode *N);
 212     SDOperand visitLOAD(SDNode *N);
 213     SDOperand visitSTORE(SDNode *N);
 214
 215     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 216
 217     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 218     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 219     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 220                                SDOperand N3, ISD::CondCode CC);
 221     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 222                             ISD::CondCode Cond, bool foldBooleans = true);
 223
 224     SDOperand BuildSDIV(SDNode *N);
 225     SDOperand BuildUDIV(SDNode *N);
 226 public:
 227     DAGCombiner(SelectionDAG &D)
 228       : DAG(D), TLI(D.getTargetLoweringInfo()), AfterLegalize(false) {}
 229
 230     /// Run - runs the dag combiner on all nodes in the work list
 231     void Run(bool RunningAfterLegalize);
 232   };
 233 }
 234
 235 //===----------------------------------------------------------------------===//
 236 //  TargetLowering::DAGCombinerInfo implementation
 237 //===----------------------------------------------------------------------===//
 238
 239 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 240   ((DAGCombiner*)DC)->AddToWorkList(N);
 241 }
 242
 243 SDOperand TargetLowering::DAGCombinerInfo::
 244 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 245   return ((DAGCombiner*)DC)->CombineTo(N, To);
 246 }
 247
 248 SDOperand TargetLowering::DAGCombinerInfo::
 249 CombineTo(SDNode *N, SDOperand Res) {
 250   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 251 }
 252
 253
 254 SDOperand TargetLowering::DAGCombinerInfo::
 255 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 256   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 257 }
 258
 259
 260
 261
 262 //===----------------------------------------------------------------------===//
 263
 264
 265 struct ms {
 266   int64_t m;  // magic number
 267   int64_t s;  // shift amount
 268 };
 269
 270 struct mu {
 271   uint64_t m; // magic number
 272   int64_t a;  // add indicator
 273   int64_t s;  // shift amount
 274 };
 275
 276 /// magic - calculate the magic numbers required to codegen an integer sdiv as
 277 /// a sequence of multiply and shifts.  Requires that the divisor not be 0, 1,
 278 /// or -1.
 279 static ms magic32(int32_t d) {
 280   int32_t p;
 281   uint32_t ad, anc, delta, q1, r1, q2, r2, t;
 282   const uint32_t two31 = 0x80000000U;
 283   struct ms mag;
 284
 285   ad = abs(d);
 286   t = two31 + ((uint32_t)d >> 31);
 287   anc = t - 1 - t%ad;   // absolute value of nc
 288   p = 31;               // initialize p
 289   q1 = two31/anc;       // initialize q1 = 2p/abs(nc)
 290   r1 = two31 - q1*anc;  // initialize r1 = rem(2p,abs(nc))
 291   q2 = two31/ad;        // initialize q2 = 2p/abs(d)
 292   r2 = two31 - q2*ad;   // initialize r2 = rem(2p,abs(d))
 293   do {
 294     p = p + 1;
 295     q1 = 2*q1;        // update q1 = 2p/abs(nc)
 296     r1 = 2*r1;        // update r1 = rem(2p/abs(nc))
 297     if (r1 >= anc) {  // must be unsigned comparison
 298       q1 = q1 + 1;
 299       r1 = r1 - anc;
 300     }
 301     q2 = 2*q2;        // update q2 = 2p/abs(d)
 302     r2 = 2*r2;        // update r2 = rem(2p/abs(d))
 303     if (r2 >= ad) {   // must be unsigned comparison
 304       q2 = q2 + 1;
 305       r2 = r2 - ad;
 306     }
 307     delta = ad - r2;
 308   } while (q1 < delta || (q1 == delta && r1 == 0));
 309
 310   mag.m = (int32_t)(q2 + 1); // make sure to sign extend
 311   if (d < 0) mag.m = -mag.m; // resulting magic number
 312   mag.s = p - 32;            // resulting shift
 313   return mag;
 314 }
 315
 316 /// magicu - calculate the magic numbers required to codegen an integer udiv as
 317 /// a sequence of multiply, add and shifts.  Requires that the divisor not be 0.
 318 static mu magicu32(uint32_t d) {
 319   int32_t p;
 320   uint32_t nc, delta, q1, r1, q2, r2;
 321   struct mu magu;
 322   magu.a = 0;               // initialize "add" indicator
 323   nc = - 1 - (-d)%d;
 324   p = 31;                   // initialize p
 325   q1 = 0x80000000/nc;       // initialize q1 = 2p/nc
 326   r1 = 0x80000000 - q1*nc;  // initialize r1 = rem(2p,nc)
 327   q2 = 0x7FFFFFFF/d;        // initialize q2 = (2p-1)/d
 328   r2 = 0x7FFFFFFF - q2*d;   // initialize r2 = rem((2p-1),d)
 329   do {
 330     p = p + 1;
 331     if (r1 >= nc - r1 ) {
 332       q1 = 2*q1 + 1;  // update q1
 333       r1 = 2*r1 - nc; // update r1
 334     }
 335     else {
 336       q1 = 2*q1; // update q1
 337       r1 = 2*r1; // update r1
 338     }
 339     if (r2 + 1 >= d - r2) {
 340       if (q2 >= 0x7FFFFFFF) magu.a = 1;
 341       q2 = 2*q2 + 1;     // update q2
 342       r2 = 2*r2 + 1 - d; // update r2
 343     }
 344     else {
 345       if (q2 >= 0x80000000) magu.a = 1;
 346       q2 = 2*q2;     // update q2
 347       r2 = 2*r2 + 1; // update r2
 348     }
 349     delta = d - 1 - r2;
 350   } while (p < 64 && (q1 < delta || (q1 == delta && r1 == 0)));
 351   magu.m = q2 + 1; // resulting magic number
 352   magu.s = p - 32;  // resulting shift
 353   return magu;
 354 }
 355
 356 /// magic - calculate the magic numbers required to codegen an integer sdiv as
 357 /// a sequence of multiply and shifts.  Requires that the divisor not be 0, 1,
 358 /// or -1.
 359 static ms magic64(int64_t d) {
 360   int64_t p;
 361   uint64_t ad, anc, delta, q1, r1, q2, r2, t;
 362   const uint64_t two63 = 9223372036854775808ULL; // 2^63
 363   struct ms mag;
 364
 365   ad = d >= 0 ? d : -d;
 366   t = two63 + ((uint64_t)d >> 63);
 367   anc = t - 1 - t%ad;   // absolute value of nc
 368   p = 63;               // initialize p
 369   q1 = two63/anc;       // initialize q1 = 2p/abs(nc)
 370   r1 = two63 - q1*anc;  // initialize r1 = rem(2p,abs(nc))
 371   q2 = two63/ad;        // initialize q2 = 2p/abs(d)
 372   r2 = two63 - q2*ad;   // initialize r2 = rem(2p,abs(d))
 373   do {
 374     p = p + 1;
 375     q1 = 2*q1;        // update q1 = 2p/abs(nc)
 376     r1 = 2*r1;        // update r1 = rem(2p/abs(nc))
 377     if (r1 >= anc) {  // must be unsigned comparison
 378       q1 = q1 + 1;
 379       r1 = r1 - anc;
 380     }
 381     q2 = 2*q2;        // update q2 = 2p/abs(d)
 382     r2 = 2*r2;        // update r2 = rem(2p/abs(d))
 383     if (r2 >= ad) {   // must be unsigned comparison
 384       q2 = q2 + 1;
 385       r2 = r2 - ad;
 386     }
 387     delta = ad - r2;
 388   } while (q1 < delta || (q1 == delta && r1 == 0));
 389
 390   mag.m = q2 + 1;
 391   if (d < 0) mag.m = -mag.m; // resulting magic number
 392   mag.s = p - 64;            // resulting shift
 393   return mag;
 394 }
 395
 396 /// magicu - calculate the magic numbers required to codegen an integer udiv as
 397 /// a sequence of multiply, add and shifts.  Requires that the divisor not be 0.
 398 static mu magicu64(uint64_t d)
 399 {
 400   int64_t p;
 401   uint64_t nc, delta, q1, r1, q2, r2;
 402   struct mu magu;
 403   magu.a = 0;               // initialize "add" indicator
 404   nc = - 1 - (-d)%d;
 405   p = 63;                   // initialize p
 406   q1 = 0x8000000000000000ull/nc;       // initialize q1 = 2p/nc
 407   r1 = 0x8000000000000000ull - q1*nc;  // initialize r1 = rem(2p,nc)
 408   q2 = 0x7FFFFFFFFFFFFFFFull/d;        // initialize q2 = (2p-1)/d
 409   r2 = 0x7FFFFFFFFFFFFFFFull - q2*d;   // initialize r2 = rem((2p-1),d)
 410   do {
 411     p = p + 1;
 412     if (r1 >= nc - r1 ) {
 413       q1 = 2*q1 + 1;  // update q1
 414       r1 = 2*r1 - nc; // update r1
 415     }
 416     else {
 417       q1 = 2*q1; // update q1
 418       r1 = 2*r1; // update r1
 419     }
 420     if (r2 + 1 >= d - r2) {
 421       if (q2 >= 0x7FFFFFFFFFFFFFFFull) magu.a = 1;
 422       q2 = 2*q2 + 1;     // update q2
 423       r2 = 2*r2 + 1 - d; // update r2
 424     }
 425     else {
 426       if (q2 >= 0x8000000000000000ull) magu.a = 1;
 427       q2 = 2*q2;     // update q2
 428       r2 = 2*r2 + 1; // update r2
 429     }
 430     delta = d - 1 - r2;
 431   } while (p < 64 && (q1 < delta || (q1 == delta && r1 == 0)));
 432   magu.m = q2 + 1; // resulting magic number
 433   magu.s = p - 64;  // resulting shift
 434   return magu;
 435 }
 436
 437 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 438 // that selects between the values 1 and 0, making it equivalent to a setcc.
 439 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 440 // nodes based on the type of node we are checking.  This simplifies life a
 441 // bit for the callers.
 442 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 443                               SDOperand &CC) {
 444   if (N.getOpcode() == ISD::SETCC) {
 445     LHS = N.getOperand(0);
 446     RHS = N.getOperand(1);
 447     CC  = N.getOperand(2);
 448     return true;
 449   }
 450   if (N.getOpcode() == ISD::SELECT_CC &&
 451       N.getOperand(2).getOpcode() == ISD::Constant &&
 452       N.getOperand(3).getOpcode() == ISD::Constant &&
 453       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 454       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 455     LHS = N.getOperand(0);
 456     RHS = N.getOperand(1);
 457     CC  = N.getOperand(4);
 458     return true;
 459   }
 460   return false;
 461 }
 462
 463 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 464 // one use.  If this is true, it allows the users to invert the operation for
 465 // free when it is profitable to do so.
 466 static bool isOneUseSetCC(SDOperand N) {
 467   SDOperand N0, N1, N2;
 468   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 469     return true;
 470   return false;
 471 }
 472
 473 // FIXME: This should probably go in the ISD class rather than being duplicated
 474 // in several files.
 475 static bool isCommutativeBinOp(unsigned Opcode) {
 476   switch (Opcode) {
 477     case ISD::ADD:
 478     case ISD::MUL:
 479     case ISD::AND:
 480     case ISD::OR:
 481     case ISD::XOR: return true;
 482     default: return false; // FIXME: Need commutative info for user ops!
 483   }
 484 }
 485
 486 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 487   MVT::ValueType VT = N0.getValueType();
 488   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 489   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 490   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 491     if (isa<ConstantSDNode>(N1)) {
 492       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 493       AddToWorkList(OpNode.Val);
 494       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 495     } else if (N0.hasOneUse()) {
 496       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 497       AddToWorkList(OpNode.Val);
 498       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 499     }
 500   }
 501   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 502   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 503   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 504     if (isa<ConstantSDNode>(N0)) {
 505       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 506       AddToWorkList(OpNode.Val);
 507       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 508     } else if (N1.hasOneUse()) {
 509       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 510       AddToWorkList(OpNode.Val);
 511       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 512     }
 513   }
 514   return SDOperand();
 515 }
 516
 517 void DAGCombiner::Run(bool RunningAfterLegalize) {
 518   // set the instance variable, so that the various visit routines may use it.
 519   AfterLegalize = RunningAfterLegalize;
 520
 521   // Add all the dag nodes to the worklist.
 522   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 523        E = DAG.allnodes_end(); I != E; ++I)
 524     WorkList.push_back(I);
 525
 526   // Create a dummy node (which is not added to allnodes), that adds a reference
 527   // to the root node, preventing it from being deleted, and tracking any
 528   // changes of the root.
 529   HandleSDNode Dummy(DAG.getRoot());
 530
 531
 532   /// DagCombineInfo - Expose the DAG combiner to the target combiner impls.
 533   TargetLowering::DAGCombinerInfo
 534     DagCombineInfo(DAG, !RunningAfterLegalize, this);
 535
 536   // while the worklist isn't empty, inspect the node on the end of it and
 537   // try and combine it.
 538   while (!WorkList.empty()) {
 539     SDNode *N = WorkList.back();
 540     WorkList.pop_back();
 541
 542     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 543     // N is deleted from the DAG, since they too may now be dead or may have a
 544     // reduced number of uses, allowing other xforms.
 545     if (N->use_empty() && N != &Dummy) {
 546       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 547         WorkList.push_back(N->getOperand(i).Val);
 548
 549       removeFromWorkList(N);
 550       DAG.DeleteNode(N);
 551       continue;
 552     }
 553
 554     SDOperand RV = visit(N);
 555
 556     // If nothing happened, try a target-specific DAG combine.
 557     if (RV.Val == 0) {
 558       if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 559           TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode()))
 560         RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 561     }
 562
 563     if (RV.Val) {
 564       ++NodesCombined;
 565       // If we get back the same node we passed in, rather than a new node or
 566       // zero, we know that the node must have defined multiple values and
 567       // CombineTo was used.  Since CombineTo takes care of the worklist
 568       // mechanics for us, we have no work to do in this case.
 569       if (RV.Val != N) {
 570         DEBUG(std::cerr << "\nReplacing "; N->dump();
 571               std::cerr << "\nWith: "; RV.Val->dump();
 572               std::cerr << '\n');
 573         std::vector<SDNode*> NowDead;
 574         DAG.ReplaceAllUsesWith(N, std::vector<SDOperand>(1, RV), &NowDead);
 575
 576         // Push the new node and any users onto the worklist
 577         WorkList.push_back(RV.Val);
 578         AddUsersToWorkList(RV.Val);
 579
 580         // Nodes can end up on the worklist more than once.  Make sure we do
 581         // not process a node that has been replaced.
 582         removeFromWorkList(N);
 583         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 584           removeFromWorkList(NowDead[i]);
 585
 586         // Finally, since the node is now dead, remove it from the graph.
 587         DAG.DeleteNode(N);
 588       }
 589     }
 590   }
 591
 592   // If the root changed (e.g. it was a dead load, update the root).
 593   DAG.setRoot(Dummy.getValue());
 594 }
 595
 596 SDOperand DAGCombiner::visit(SDNode *N) {
 597   switch(N->getOpcode()) {
 598   default: break;
 599   case ISD::TokenFactor:        return visitTokenFactor(N);
 600   case ISD::ADD:                return visitADD(N);
 601   case ISD::SUB:                return visitSUB(N);
 602   case ISD::MUL:                return visitMUL(N);
 603   case ISD::SDIV:               return visitSDIV(N);
 604   case ISD::UDIV:               return visitUDIV(N);
 605   case ISD::SREM:               return visitSREM(N);
 606   case ISD::UREM:               return visitUREM(N);
 607   case ISD::MULHU:              return visitMULHU(N);
 608   case ISD::MULHS:              return visitMULHS(N);
 609   case ISD::AND:                return visitAND(N);
 610   case ISD::OR:                 return visitOR(N);
 611   case ISD::XOR:                return visitXOR(N);
 612   case ISD::SHL:                return visitSHL(N);
 613   case ISD::SRA:                return visitSRA(N);
 614   case ISD::SRL:                return visitSRL(N);
 615   case ISD::CTLZ:               return visitCTLZ(N);
 616   case ISD::CTTZ:               return visitCTTZ(N);
 617   case ISD::CTPOP:              return visitCTPOP(N);
 618   case ISD::SELECT:             return visitSELECT(N);
 619   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 620   case ISD::SETCC:              return visitSETCC(N);
 621   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 622   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 623   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 624   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 625   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 626   case ISD::FADD:               return visitFADD(N);
 627   case ISD::FSUB:               return visitFSUB(N);
 628   case ISD::FMUL:               return visitFMUL(N);
 629   case ISD::FDIV:               return visitFDIV(N);
 630   case ISD::FREM:               return visitFREM(N);
 631   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 632   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 633   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 634   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 635   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 636   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 637   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 638   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 639   case ISD::FNEG:               return visitFNEG(N);
 640   case ISD::FABS:               return visitFABS(N);
 641   case ISD::BRCOND:             return visitBRCOND(N);
 642   case ISD::BRCONDTWOWAY:       return visitBRCONDTWOWAY(N);
 643   case ISD::BR_CC:              return visitBR_CC(N);
 644   case ISD::BRTWOWAY_CC:        return visitBRTWOWAY_CC(N);
 645   case ISD::LOAD:               return visitLOAD(N);
 646   case ISD::STORE:              return visitSTORE(N);
 647   }
 648   return SDOperand();
 649 }
 650
 651 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 652   std::vector<SDOperand> Ops;
 653   bool Changed = false;
 654
 655   // If the token factor has two operands and one is the entry token, replace
 656   // the token factor with the other operand.
 657   if (N->getNumOperands() == 2) {
 658     if (N->getOperand(0).getOpcode() == ISD::EntryToken)
 659       return N->getOperand(1);
 660     if (N->getOperand(1).getOpcode() == ISD::EntryToken)
 661       return N->getOperand(0);
 662   }
 663
 664   // fold (tokenfactor (tokenfactor)) -> tokenfactor
 665   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
 666     SDOperand Op = N->getOperand(i);
 667     if (Op.getOpcode() == ISD::TokenFactor && Op.hasOneUse()) {
 668       Changed = true;
 669       for (unsigned j = 0, e = Op.getNumOperands(); j != e; ++j)
 670         Ops.push_back(Op.getOperand(j));
 671     } else {
 672       Ops.push_back(Op);
 673     }
 674   }
 675   if (Changed)
 676     return DAG.getNode(ISD::TokenFactor, MVT::Other, Ops);
 677   return SDOperand();
 678 }
 679
 680 SDOperand DAGCombiner::visitADD(SDNode *N) {
 681   SDOperand N0 = N->getOperand(0);
 682   SDOperand N1 = N->getOperand(1);
 683   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 684   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 685   MVT::ValueType VT = N0.getValueType();
 686
 687   // fold (add c1, c2) -> c1+c2
 688   if (N0C && N1C)
 689     return DAG.getNode(ISD::ADD, VT, N0, N1);
 690   // canonicalize constant to RHS
 691   if (N0C && !N1C)
 692     return DAG.getNode(ISD::ADD, VT, N1, N0);
 693   // fold (add x, 0) -> x
 694   if (N1C && N1C->isNullValue())
 695     return N0;
 696   // fold ((c1-A)+c2) -> (c1+c2)-A
 697   if (N1C && N0.getOpcode() == ISD::SUB)
 698     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 699       return DAG.getNode(ISD::SUB, VT,
 700                          DAG.getConstant(N1C->getValue()+N0C->getValue(), VT),
 701                          N0.getOperand(1));
 702   // reassociate add
 703   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 704   if (RADD.Val != 0)
 705     return RADD;
 706   // fold ((0-A) + B) -> B-A
 707   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 708       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 709     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 710   // fold (A + (0-B)) -> A-B
 711   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 712       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 713     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 714   // fold (A+(B-A)) -> B
 715   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 716     return N1.getOperand(0);
 717   //
 718   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 719     return SDOperand();
 720   return SDOperand();
 721 }
 722
 723 SDOperand DAGCombiner::visitSUB(SDNode *N) {
 724   SDOperand N0 = N->getOperand(0);
 725   SDOperand N1 = N->getOperand(1);
 726   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 727   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 728   MVT::ValueType VT = N0.getValueType();
 729
 730   // fold (sub x, x) -> 0
 731   if (N0 == N1)
 732     return DAG.getConstant(0, N->getValueType(0));
 733   // fold (sub c1, c2) -> c1-c2
 734   if (N0C && N1C)
 735     return DAG.getNode(ISD::SUB, VT, N0, N1);
 736   // fold (sub x, c) -> (add x, -c)
 737   if (N1C)
 738     return DAG.getNode(ISD::ADD, VT, N0, DAG.getConstant(-N1C->getValue(), VT));
 739   // fold (A+B)-A -> B
 740   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
 741     return N0.getOperand(1);
 742   // fold (A+B)-B -> A
 743   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
 744     return N0.getOperand(0);
 745   return SDOperand();
 746 }
 747
 748 SDOperand DAGCombiner::visitMUL(SDNode *N) {
 749   SDOperand N0 = N->getOperand(0);
 750   SDOperand N1 = N->getOperand(1);
 751   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 752   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 753   MVT::ValueType VT = N0.getValueType();
 754
 755   // fold (mul c1, c2) -> c1*c2
 756   if (N0C && N1C)
 757     return DAG.getNode(ISD::MUL, VT, N0, N1);
 758   // canonicalize constant to RHS
 759   if (N0C && !N1C)
 760     return DAG.getNode(ISD::MUL, VT, N1, N0);
 761   // fold (mul x, 0) -> 0
 762   if (N1C && N1C->isNullValue())
 763     return N1;
 764   // fold (mul x, -1) -> 0-x
 765   if (N1C && N1C->isAllOnesValue())
 766     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
 767   // fold (mul x, (1 << c)) -> x << c
 768   if (N1C && isPowerOf2_64(N1C->getValue()))
 769     return DAG.getNode(ISD::SHL, VT, N0,
 770                        DAG.getConstant(Log2_64(N1C->getValue()),
 771                                        TLI.getShiftAmountTy()));
 772   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
 773   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
 774     // FIXME: If the input is something that is easily negated (e.g. a
 775     // single-use add), we should put the negate there.
 776     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
 777                        DAG.getNode(ISD::SHL, VT, N0,
 778                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
 779                                             TLI.getShiftAmountTy())));
 780   }
 781
 782   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
 783   if (N1C && N0.getOpcode() == ISD::SHL &&
 784       isa<ConstantSDNode>(N0.getOperand(1))) {
 785     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
 786     AddToWorkList(C3.Val);
 787     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
 788   }
 789
 790   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
 791   // use.
 792   {
 793     SDOperand Sh(0,0), Y(0,0);
 794     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
 795     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
 796         N0.Val->hasOneUse()) {
 797       Sh = N0; Y = N1;
 798     } else if (N1.getOpcode() == ISD::SHL &&
 799                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
 800       Sh = N1; Y = N0;
 801     }
 802     if (Sh.Val) {
 803       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
 804       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
 805     }
 806   }
 807   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
 808   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
 809       isa<ConstantSDNode>(N0.getOperand(1))) {
 810     return DAG.getNode(ISD::ADD, VT,
 811                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
 812                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
 813   }
 814
 815   // reassociate mul
 816   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
 817   if (RMUL.Val != 0)
 818     return RMUL;
 819   return SDOperand();
 820 }
 821
 822 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
 823   SDOperand N0 = N->getOperand(0);
 824   SDOperand N1 = N->getOperand(1);
 825   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 826   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 827   MVT::ValueType VT = N->getValueType(0);
 828
 829   // fold (sdiv c1, c2) -> c1/c2
 830   if (N0C && N1C && !N1C->isNullValue())
 831     return DAG.getNode(ISD::SDIV, VT, N0, N1);
 832   // fold (sdiv X, 1) -> X
 833   if (N1C && N1C->getSignExtended() == 1LL)
 834     return N0;
 835   // fold (sdiv X, -1) -> 0-X
 836   if (N1C && N1C->isAllOnesValue())
 837     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
 838   // If we know the sign bits of both operands are zero, strength reduce to a
 839   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
 840   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
 841   if (TLI.MaskedValueIsZero(N1, SignBit) &&
 842       TLI.MaskedValueIsZero(N0, SignBit))
 843     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
 844   // fold (sdiv X, pow2) -> simple ops after legalize
 845   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
 846       (isPowerOf2_64(N1C->getSignExtended()) ||
 847        isPowerOf2_64(-N1C->getSignExtended()))) {
 848     // If dividing by powers of two is cheap, then don't perform the following
 849     // fold.
 850     if (TLI.isPow2DivCheap())
 851       return SDOperand();
 852     int64_t pow2 = N1C->getSignExtended();
 853     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
 854     unsigned lg2 = Log2_64(abs2);
 855     // Splat the sign bit into the register
 856     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
 857                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
 858                                                 TLI.getShiftAmountTy()));
 859     AddToWorkList(SGN.Val);
 860     // Add (N0 < 0) ? abs2 - 1 : 0;
 861     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
 862                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
 863                                                 TLI.getShiftAmountTy()));
 864     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
 865     AddToWorkList(SRL.Val);
 866     AddToWorkList(ADD.Val);    // Divide by pow2
 867     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
 868                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
 869     // If we're dividing by a positive value, we're done.  Otherwise, we must
 870     // negate the result.
 871     if (pow2 > 0)
 872       return SRA;
 873     AddToWorkList(SRA.Val);
 874     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
 875   }
 876   // if integer divide is expensive and we satisfy the requirements, emit an
 877   // alternate sequence.
 878   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
 879       !TLI.isIntDivCheap()) {
 880     SDOperand Op = BuildSDIV(N);
 881     if (Op.Val) return Op;
 882   }
 883   return SDOperand();
 884 }
 885
 886 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
 887   SDOperand N0 = N->getOperand(0);
 888   SDOperand N1 = N->getOperand(1);
 889   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 890   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 891   MVT::ValueType VT = N->getValueType(0);
 892
 893   // fold (udiv c1, c2) -> c1/c2
 894   if (N0C && N1C && !N1C->isNullValue())
 895     return DAG.getNode(ISD::UDIV, VT, N0, N1);
 896   // fold (udiv x, (1 << c)) -> x >>u c
 897   if (N1C && isPowerOf2_64(N1C->getValue()))
 898     return DAG.getNode(ISD::SRL, VT, N0,
 899                        DAG.getConstant(Log2_64(N1C->getValue()),
 900                                        TLI.getShiftAmountTy()));
 901   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
 902   if (N1.getOpcode() == ISD::SHL) {
 903     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
 904       if (isPowerOf2_64(SHC->getValue())) {
 905         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
 906         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
 907                                     DAG.getConstant(Log2_64(SHC->getValue()),
 908                                                     ADDVT));
 909         AddToWorkList(Add.Val);
 910         return DAG.getNode(ISD::SRL, VT, N0, Add);
 911       }
 912     }
 913   }
 914   // fold (udiv x, c) -> alternate
 915   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
 916     SDOperand Op = BuildUDIV(N);
 917     if (Op.Val) return Op;
 918   }
 919   return SDOperand();
 920 }
 921
 922 SDOperand DAGCombiner::visitSREM(SDNode *N) {
 923   SDOperand N0 = N->getOperand(0);
 924   SDOperand N1 = N->getOperand(1);
 925   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 926   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 927   MVT::ValueType VT = N->getValueType(0);
 928
 929   // fold (srem c1, c2) -> c1%c2
 930   if (N0C && N1C && !N1C->isNullValue())
 931     return DAG.getNode(ISD::SREM, VT, N0, N1);
 932   // If we know the sign bits of both operands are zero, strength reduce to a
 933   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
 934   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
 935   if (TLI.MaskedValueIsZero(N1, SignBit) &&
 936       TLI.MaskedValueIsZero(N0, SignBit))
 937     return DAG.getNode(ISD::UREM, VT, N0, N1);
 938   return SDOperand();
 939 }
 940
 941 SDOperand DAGCombiner::visitUREM(SDNode *N) {
 942   SDOperand N0 = N->getOperand(0);
 943   SDOperand N1 = N->getOperand(1);
 944   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 945   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 946   MVT::ValueType VT = N->getValueType(0);
 947
 948   // fold (urem c1, c2) -> c1%c2
 949   if (N0C && N1C && !N1C->isNullValue())
 950     return DAG.getNode(ISD::UREM, VT, N0, N1);
 951   // fold (urem x, pow2) -> (and x, pow2-1)
 952   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
 953     return DAG.getNode(ISD::AND, VT, N0, DAG.getConstant(N1C->getValue()-1,VT));
 954   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
 955   if (N1.getOpcode() == ISD::SHL) {
 956     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
 957       if (isPowerOf2_64(SHC->getValue())) {
 958         SDOperand Add = DAG.getNode(ISD::ADD, VT, N1,DAG.getConstant(~0ULL,VT));
 959         AddToWorkList(Add.Val);
 960         return DAG.getNode(ISD::AND, VT, N0, Add);
 961       }
 962     }
 963   }
 964   return SDOperand();
 965 }
 966
 967 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
 968   SDOperand N0 = N->getOperand(0);
 969   SDOperand N1 = N->getOperand(1);
 970   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 971
 972   // fold (mulhs x, 0) -> 0
 973   if (N1C && N1C->isNullValue())
 974     return N1;
 975   // fold (mulhs x, 1) -> (sra x, size(x)-1)
 976   if (N1C && N1C->getValue() == 1)
 977     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
 978                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
 979                                        TLI.getShiftAmountTy()));
 980   return SDOperand();
 981 }
 982
 983 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
 984   SDOperand N0 = N->getOperand(0);
 985   SDOperand N1 = N->getOperand(1);
 986   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 987
 988   // fold (mulhu x, 0) -> 0
 989   if (N1C && N1C->isNullValue())
 990     return N1;
 991   // fold (mulhu x, 1) -> 0
 992   if (N1C && N1C->getValue() == 1)
 993     return DAG.getConstant(0, N0.getValueType());
 994   return SDOperand();
 995 }
 996
 997 SDOperand DAGCombiner::visitAND(SDNode *N) {
 998   SDOperand N0 = N->getOperand(0);
 999   SDOperand N1 = N->getOperand(1);
1000   SDOperand LL, LR, RL, RR, CC0, CC1;
1001   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1002   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1003   MVT::ValueType VT = N1.getValueType();
1004   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1005
1006   // fold (and c1, c2) -> c1&c2
1007   if (N0C && N1C)
1008     return DAG.getNode(ISD::AND, VT, N0, N1);
1009   // canonicalize constant to RHS
1010   if (N0C && !N1C)
1011     return DAG.getNode(ISD::AND, VT, N1, N0);
1012   // fold (and x, -1) -> x
1013   if (N1C && N1C->isAllOnesValue())
1014     return N0;
1015   // if (and x, c) is known to be zero, return 0
1016   if (N1C && TLI.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1017     return DAG.getConstant(0, VT);
1018   // reassociate and
1019   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1020   if (RAND.Val != 0)
1021     return RAND;
1022   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1023   if (N1C && N0.getOpcode() == ISD::OR)
1024     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1025       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
1026         return N1;
1027   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1028   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1029     unsigned InMask = MVT::getIntVTBitMask(N0.getOperand(0).getValueType());
1030     if (TLI.MaskedValueIsZero(N0.getOperand(0),
1031                               ~N1C->getValue() & InMask)) {
1032       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1033                                    N0.getOperand(0));
1034
1035       // Replace uses of the AND with uses of the Zero extend node.
1036       CombineTo(N, Zext);
1037
1038       // We actually want to replace all uses of the any_extend with the
1039       // zero_extend, to avoid duplicating things.  This will later cause this
1040       // AND to be folded.
1041       CombineTo(N0.Val, Zext);
1042       return SDOperand();
1043     }
1044   }
1045   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1046   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1047     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1048     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1049
1050     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1051         MVT::isInteger(LL.getValueType())) {
1052       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1053       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
1054         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1055         AddToWorkList(ORNode.Val);
1056         return DAG.getSetCC(VT, ORNode, LR, Op1);
1057       }
1058       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1059       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1060         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1061         AddToWorkList(ANDNode.Val);
1062         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1063       }
1064       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1065       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1066         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1067         AddToWorkList(ORNode.Val);
1068         return DAG.getSetCC(VT, ORNode, LR, Op1);
1069       }
1070     }
1071     // canonicalize equivalent to ll == rl
1072     if (LL == RR && LR == RL) {
1073       Op1 = ISD::getSetCCSwappedOperands(Op1);
1074       std::swap(RL, RR);
1075     }
1076     if (LL == RL && LR == RR) {
1077       bool isInteger = MVT::isInteger(LL.getValueType());
1078       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1079       if (Result != ISD::SETCC_INVALID)
1080         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1081     }
1082   }
1083   // fold (and (zext x), (zext y)) -> (zext (and x, y))
1084   if (N0.getOpcode() == ISD::ZERO_EXTEND &&
1085       N1.getOpcode() == ISD::ZERO_EXTEND &&
1086       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1087     SDOperand ANDNode = DAG.getNode(ISD::AND, N0.getOperand(0).getValueType(),
1088                                     N0.getOperand(0), N1.getOperand(0));
1089     AddToWorkList(ANDNode.Val);
1090     return DAG.getNode(ISD::ZERO_EXTEND, VT, ANDNode);
1091   }
1092   // fold (and (shl/srl/sra x), (shl/srl/sra y)) -> (shl/srl/sra (and x, y))
1093   if (((N0.getOpcode() == ISD::SHL && N1.getOpcode() == ISD::SHL) ||
1094        (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SRL) ||
1095        (N0.getOpcode() == ISD::SRA && N1.getOpcode() == ISD::SRA)) &&
1096       N0.getOperand(1) == N1.getOperand(1)) {
1097     SDOperand ANDNode = DAG.getNode(ISD::AND, N0.getOperand(0).getValueType(),
1098                                     N0.getOperand(0), N1.getOperand(0));
1099     AddToWorkList(ANDNode.Val);
1100     return DAG.getNode(N0.getOpcode(), VT, ANDNode, N0.getOperand(1));
1101   }
1102   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1103   // fold (and (sra)) -> (and (srl)) when possible.
1104   if (SimplifyDemandedBits(SDOperand(N, 0)))
1105     return SDOperand();
1106   // fold (zext_inreg (extload x)) -> (zextload x)
1107   if (N0.getOpcode() == ISD::EXTLOAD) {
1108     MVT::ValueType EVT = cast<VTSDNode>(N0.getOperand(3))->getVT();
1109     // If we zero all the possible extended bits, then we can turn this into
1110     // a zextload if we are running before legalize or the operation is legal.
1111     if (TLI.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1112         (!AfterLegalize || TLI.isOperationLegal(ISD::ZEXTLOAD, EVT))) {
1113       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, N0.getOperand(0),
1114                                          N0.getOperand(1), N0.getOperand(2),
1115                                          EVT);
1116       AddToWorkList(N);
1117       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1118       return SDOperand();
1119     }
1120   }
1121   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1122   if (N0.getOpcode() == ISD::SEXTLOAD && N0.hasOneUse()) {
1123     MVT::ValueType EVT = cast<VTSDNode>(N0.getOperand(3))->getVT();
1124     // If we zero all the possible extended bits, then we can turn this into
1125     // a zextload if we are running before legalize or the operation is legal.
1126     if (TLI.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1127         (!AfterLegalize || TLI.isOperationLegal(ISD::ZEXTLOAD, EVT))) {
1128       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, N0.getOperand(0),
1129                                          N0.getOperand(1), N0.getOperand(2),
1130                                          EVT);
1131       AddToWorkList(N);
1132       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1133       return SDOperand();
1134     }
1135   }
1136
1137   // fold (and (load x), 255) -> (zextload x, i8)
1138   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1139   if (N1C &&
1140       (N0.getOpcode() == ISD::LOAD || N0.getOpcode() == ISD::EXTLOAD ||
1141        N0.getOpcode() == ISD::ZEXTLOAD) &&
1142       N0.hasOneUse()) {
1143     MVT::ValueType EVT, LoadedVT;
1144     if (N1C->getValue() == 255)
1145       EVT = MVT::i8;
1146     else if (N1C->getValue() == 65535)
1147       EVT = MVT::i16;
1148     else if (N1C->getValue() == ~0U)
1149       EVT = MVT::i32;
1150     else
1151       EVT = MVT::Other;
1152
1153     LoadedVT = N0.getOpcode() == ISD::LOAD ? VT :
1154                            cast<VTSDNode>(N0.getOperand(3))->getVT();
1155     if (EVT != MVT::Other && LoadedVT > EVT) {
1156       MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1157       // For big endian targets, we need to add an offset to the pointer to load
1158       // the correct bytes.  For little endian systems, we merely need to read
1159       // fewer bytes from the same pointer.
1160       unsigned PtrOff =
1161         (MVT::getSizeInBits(LoadedVT) - MVT::getSizeInBits(EVT)) / 8;
1162       SDOperand NewPtr = N0.getOperand(1);
1163       if (!TLI.isLittleEndian())
1164         NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1165                              DAG.getConstant(PtrOff, PtrType));
1166       AddToWorkList(NewPtr.Val);
1167       SDOperand Load =
1168         DAG.getExtLoad(ISD::ZEXTLOAD, VT, N0.getOperand(0), NewPtr,
1169                        N0.getOperand(2), EVT);
1170       AddToWorkList(N);
1171       CombineTo(N0.Val, Load, Load.getValue(1));
1172       return SDOperand();
1173     }
1174   }
1175
1176   return SDOperand();
1177 }
1178
1179 SDOperand DAGCombiner::visitOR(SDNode *N) {
1180   SDOperand N0 = N->getOperand(0);
1181   SDOperand N1 = N->getOperand(1);
1182   SDOperand LL, LR, RL, RR, CC0, CC1;
1183   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1184   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1185   MVT::ValueType VT = N1.getValueType();
1186   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1187
1188   // fold (or c1, c2) -> c1|c2
1189   if (N0C && N1C)
1190     return DAG.getNode(ISD::OR, VT, N0, N1);
1191   // canonicalize constant to RHS
1192   if (N0C && !N1C)
1193     return DAG.getNode(ISD::OR, VT, N1, N0);
1194   // fold (or x, 0) -> x
1195   if (N1C && N1C->isNullValue())
1196     return N0;
1197   // fold (or x, -1) -> -1
1198   if (N1C && N1C->isAllOnesValue())
1199     return N1;
1200   // fold (or x, c) -> c iff (x & ~c) == 0
1201   if (N1C &&
1202       TLI.MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits))))
1203     return N1;
1204   // reassociate or
1205   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1206   if (ROR.Val != 0)
1207     return ROR;
1208   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1209   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1210              isa<ConstantSDNode>(N0.getOperand(1))) {
1211     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1212     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1213                                                  N1),
1214                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1215   }
1216   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1217   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1218     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1219     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1220
1221     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1222         MVT::isInteger(LL.getValueType())) {
1223       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1224       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1225       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1226           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1227         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1228         AddToWorkList(ORNode.Val);
1229         return DAG.getSetCC(VT, ORNode, LR, Op1);
1230       }
1231       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1232       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1233       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1234           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1235         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1236         AddToWorkList(ANDNode.Val);
1237         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1238       }
1239     }
1240     // canonicalize equivalent to ll == rl
1241     if (LL == RR && LR == RL) {
1242       Op1 = ISD::getSetCCSwappedOperands(Op1);
1243       std::swap(RL, RR);
1244     }
1245     if (LL == RL && LR == RR) {
1246       bool isInteger = MVT::isInteger(LL.getValueType());
1247       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1248       if (Result != ISD::SETCC_INVALID)
1249         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1250     }
1251   }
1252   // fold (or (zext x), (zext y)) -> (zext (or x, y))
1253   if (N0.getOpcode() == ISD::ZERO_EXTEND &&
1254       N1.getOpcode() == ISD::ZERO_EXTEND &&
1255       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1256     SDOperand ORNode = DAG.getNode(ISD::OR, N0.getOperand(0).getValueType(),
1257                                    N0.getOperand(0), N1.getOperand(0));
1258     AddToWorkList(ORNode.Val);
1259     return DAG.getNode(ISD::ZERO_EXTEND, VT, ORNode);
1260   }
1261   // fold (or (shl/srl/sra x), (shl/srl/sra y)) -> (shl/srl/sra (or x, y))
1262   if (((N0.getOpcode() == ISD::SHL && N1.getOpcode() == ISD::SHL) ||
1263        (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SRL) ||
1264        (N0.getOpcode() == ISD::SRA && N1.getOpcode() == ISD::SRA)) &&
1265       N0.getOperand(1) == N1.getOperand(1)) {
1266     SDOperand ORNode = DAG.getNode(ISD::OR, N0.getOperand(0).getValueType(),
1267                                    N0.getOperand(0), N1.getOperand(0));
1268     AddToWorkList(ORNode.Val);
1269     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1270   }
1271   // canonicalize shl to left side in a shl/srl pair, to match rotate
1272   if (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SHL)
1273     std::swap(N0, N1);
1274   // check for rotl, rotr
1275   if (N0.getOpcode() == ISD::SHL && N1.getOpcode() == ISD::SRL &&
1276       N0.getOperand(0) == N1.getOperand(0) &&
1277       TLI.isOperationLegal(ISD::ROTL, VT) && TLI.isTypeLegal(VT)) {
1278     // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1279     if (N0.getOperand(1).getOpcode() == ISD::Constant &&
1280         N1.getOperand(1).getOpcode() == ISD::Constant) {
1281       uint64_t c1val = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1282       uint64_t c2val = cast<ConstantSDNode>(N1.getOperand(1))->getValue();
1283       if ((c1val + c2val) == OpSizeInBits)
1284         return DAG.getNode(ISD::ROTL, VT, N0.getOperand(0), N0.getOperand(1));
1285     }
1286     // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
1287     if (N1.getOperand(1).getOpcode() == ISD::SUB &&
1288         N0.getOperand(1) == N1.getOperand(1).getOperand(1))
1289       if (ConstantSDNode *SUBC =
1290           dyn_cast<ConstantSDNode>(N1.getOperand(1).getOperand(0)))
1291         if (SUBC->getValue() == OpSizeInBits)
1292           return DAG.getNode(ISD::ROTL, VT, N0.getOperand(0), N0.getOperand(1));
1293     // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
1294     if (N0.getOperand(1).getOpcode() == ISD::SUB &&
1295         N1.getOperand(1) == N0.getOperand(1).getOperand(1))
1296       if (ConstantSDNode *SUBC =
1297           dyn_cast<ConstantSDNode>(N0.getOperand(1).getOperand(0)))
1298         if (SUBC->getValue() == OpSizeInBits) {
1299           if (TLI.isOperationLegal(ISD::ROTR, VT) && TLI.isTypeLegal(VT))
1300             return DAG.getNode(ISD::ROTR, VT, N0.getOperand(0),
1301                                N1.getOperand(1));
1302           else
1303             return DAG.getNode(ISD::ROTL, VT, N0.getOperand(0),
1304                                N0.getOperand(1));
1305         }
1306   }
1307   return SDOperand();
1308 }
1309
1310 SDOperand DAGCombiner::visitXOR(SDNode *N) {
1311   SDOperand N0 = N->getOperand(0);
1312   SDOperand N1 = N->getOperand(1);
1313   SDOperand LHS, RHS, CC;
1314   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1315   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1316   MVT::ValueType VT = N0.getValueType();
1317
1318   // fold (xor c1, c2) -> c1^c2
1319   if (N0C && N1C)
1320     return DAG.getNode(ISD::XOR, VT, N0, N1);
1321   // canonicalize constant to RHS
1322   if (N0C && !N1C)
1323     return DAG.getNode(ISD::XOR, VT, N1, N0);
1324   // fold (xor x, 0) -> x
1325   if (N1C && N1C->isNullValue())
1326     return N0;
1327   // reassociate xor
1328   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
1329   if (RXOR.Val != 0)
1330     return RXOR;
1331   // fold !(x cc y) -> (x !cc y)
1332   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
1333     bool isInt = MVT::isInteger(LHS.getValueType());
1334     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
1335                                                isInt);
1336     if (N0.getOpcode() == ISD::SETCC)
1337       return DAG.getSetCC(VT, LHS, RHS, NotCC);
1338     if (N0.getOpcode() == ISD::SELECT_CC)
1339       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
1340     assert(0 && "Unhandled SetCC Equivalent!");
1341     abort();
1342   }
1343   // fold !(x or y) -> (!x and !y) iff x or y are setcc
1344   if (N1C && N1C->getValue() == 1 &&
1345       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
1346     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
1347     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
1348       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
1349       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
1350       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
1351       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
1352       return DAG.getNode(NewOpcode, VT, LHS, RHS);
1353     }
1354   }
1355   // fold !(x or y) -> (!x and !y) iff x or y are constants
1356   if (N1C && N1C->isAllOnesValue() &&
1357       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
1358     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
1359     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
1360       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
1361       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
1362       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
1363       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
1364       return DAG.getNode(NewOpcode, VT, LHS, RHS);
1365     }
1366   }
1367   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
1368   if (N1C && N0.getOpcode() == ISD::XOR) {
1369     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
1370     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
1371     if (N00C)
1372       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
1373                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
1374     if (N01C)
1375       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
1376                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
1377   }
1378   // fold (xor x, x) -> 0
1379   if (N0 == N1)
1380     return DAG.getConstant(0, VT);
1381   // fold (xor (zext x), (zext y)) -> (zext (xor x, y))
1382   if (N0.getOpcode() == ISD::ZERO_EXTEND &&
1383       N1.getOpcode() == ISD::ZERO_EXTEND &&
1384       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1385     SDOperand XORNode = DAG.getNode(ISD::XOR, N0.getOperand(0).getValueType(),
1386                                    N0.getOperand(0), N1.getOperand(0));
1387     AddToWorkList(XORNode.Val);
1388     return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
1389   }
1390   // fold (xor (shl/srl/sra x), (shl/srl/sra y)) -> (shl/srl/sra (xor x, y))
1391   if (((N0.getOpcode() == ISD::SHL && N1.getOpcode() == ISD::SHL) ||
1392        (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SRL) ||
1393        (N0.getOpcode() == ISD::SRA && N1.getOpcode() == ISD::SRA)) &&
1394       N0.getOperand(1) == N1.getOperand(1)) {
1395     SDOperand XORNode = DAG.getNode(ISD::XOR, N0.getOperand(0).getValueType(),
1396                                     N0.getOperand(0), N1.getOperand(0));
1397     AddToWorkList(XORNode.Val);
1398     return DAG.getNode(N0.getOpcode(), VT, XORNode, N0.getOperand(1));
1399   }
1400   return SDOperand();
1401 }
1402
1403 SDOperand DAGCombiner::visitSHL(SDNode *N) {
1404   SDOperand N0 = N->getOperand(0);
1405   SDOperand N1 = N->getOperand(1);
1406   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1407   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1408   MVT::ValueType VT = N0.getValueType();
1409   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1410
1411   // fold (shl c1, c2) -> c1<<c2
1412   if (N0C && N1C)
1413     return DAG.getNode(ISD::SHL, VT, N0, N1);
1414   // fold (shl 0, x) -> 0
1415   if (N0C && N0C->isNullValue())
1416     return N0;
1417   // fold (shl x, c >= size(x)) -> undef
1418   if (N1C && N1C->getValue() >= OpSizeInBits)
1419     return DAG.getNode(ISD::UNDEF, VT);
1420   // fold (shl x, 0) -> x
1421   if (N1C && N1C->isNullValue())
1422     return N0;
1423   // if (shl x, c) is known to be zero, return 0
1424   if (TLI.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1425     return DAG.getConstant(0, VT);
1426   if (SimplifyDemandedBits(SDOperand(N, 0)))
1427     return SDOperand();
1428   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
1429   if (N1C && N0.getOpcode() == ISD::SHL &&
1430       N0.getOperand(1).getOpcode() == ISD::Constant) {
1431     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1432     uint64_t c2 = N1C->getValue();
1433     if (c1 + c2 > OpSizeInBits)
1434       return DAG.getConstant(0, VT);
1435     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
1436                        DAG.getConstant(c1 + c2, N1.getValueType()));
1437   }
1438   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
1439   //                               (srl (and x, -1 << c1), c1-c2)
1440   if (N1C && N0.getOpcode() == ISD::SRL &&
1441       N0.getOperand(1).getOpcode() == ISD::Constant) {
1442     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1443     uint64_t c2 = N1C->getValue();
1444     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
1445                                  DAG.getConstant(~0ULL << c1, VT));
1446     if (c2 > c1)
1447       return DAG.getNode(ISD::SHL, VT, Mask,
1448                          DAG.getConstant(c2-c1, N1.getValueType()));
1449     else
1450       return DAG.getNode(ISD::SRL, VT, Mask,
1451                          DAG.getConstant(c1-c2, N1.getValueType()));
1452   }
1453   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
1454   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
1455     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
1456                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
1457   // fold (shl (add x, c1), c2) -> (add (shl x, c2), c1<<c2)
1458   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
1459       isa<ConstantSDNode>(N0.getOperand(1))) {
1460     return DAG.getNode(ISD::ADD, VT,
1461                        DAG.getNode(ISD::SHL, VT, N0.getOperand(0), N1),
1462                        DAG.getNode(ISD::SHL, VT, N0.getOperand(1), N1));
1463   }
1464   return SDOperand();
1465 }
1466
1467 SDOperand DAGCombiner::visitSRA(SDNode *N) {
1468   SDOperand N0 = N->getOperand(0);
1469   SDOperand N1 = N->getOperand(1);
1470   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1471   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1472   MVT::ValueType VT = N0.getValueType();
1473
1474   // fold (sra c1, c2) -> c1>>c2
1475   if (N0C && N1C)
1476     return DAG.getNode(ISD::SRA, VT, N0, N1);
1477   // fold (sra 0, x) -> 0
1478   if (N0C && N0C->isNullValue())
1479     return N0;
1480   // fold (sra -1, x) -> -1
1481   if (N0C && N0C->isAllOnesValue())
1482     return N0;
1483   // fold (sra x, c >= size(x)) -> undef
1484   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
1485     return DAG.getNode(ISD::UNDEF, VT);
1486   // fold (sra x, 0) -> x
1487   if (N1C && N1C->isNullValue())
1488     return N0;
1489   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
1490   // sext_inreg.
1491   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
1492     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
1493     MVT::ValueType EVT;
1494     switch (LowBits) {
1495     default: EVT = MVT::Other; break;
1496     case  1: EVT = MVT::i1;    break;
1497     case  8: EVT = MVT::i8;    break;
1498     case 16: EVT = MVT::i16;   break;
1499     case 32: EVT = MVT::i32;   break;
1500     }
1501     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
1502       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
1503                          DAG.getValueType(EVT));
1504   }
1505
1506   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
1507   if (N1C && N0.getOpcode() == ISD::SRA) {
1508     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
1509       unsigned Sum = N1C->getValue() + C1->getValue();
1510       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
1511       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
1512                          DAG.getConstant(Sum, N1C->getValueType(0)));
1513     }
1514   }
1515
1516   // If the sign bit is known to be zero, switch this to a SRL.
1517   if (TLI.MaskedValueIsZero(N0, MVT::getIntVTSignBit(VT)))
1518     return DAG.getNode(ISD::SRL, VT, N0, N1);
1519   return SDOperand();
1520 }
1521
1522 SDOperand DAGCombiner::visitSRL(SDNode *N) {
1523   SDOperand N0 = N->getOperand(0);
1524   SDOperand N1 = N->getOperand(1);
1525   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1526   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1527   MVT::ValueType VT = N0.getValueType();
1528   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1529
1530   // fold (srl c1, c2) -> c1 >>u c2
1531   if (N0C && N1C)
1532     return DAG.getNode(ISD::SRL, VT, N0, N1);
1533   // fold (srl 0, x) -> 0
1534   if (N0C && N0C->isNullValue())
1535     return N0;
1536   // fold (srl x, c >= size(x)) -> undef
1537   if (N1C && N1C->getValue() >= OpSizeInBits)
1538     return DAG.getNode(ISD::UNDEF, VT);
1539   // fold (srl x, 0) -> x
1540   if (N1C && N1C->isNullValue())
1541     return N0;
1542   // if (srl x, c) is known to be zero, return 0
1543   if (N1C && TLI.MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits)))
1544     return DAG.getConstant(0, VT);
1545   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
1546   if (N1C && N0.getOpcode() == ISD::SRL &&
1547       N0.getOperand(1).getOpcode() == ISD::Constant) {
1548     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1549     uint64_t c2 = N1C->getValue();
1550     if (c1 + c2 > OpSizeInBits)
1551       return DAG.getConstant(0, VT);
1552     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
1553                        DAG.getConstant(c1 + c2, N1.getValueType()));
1554   }
1555   return SDOperand();
1556 }
1557
1558 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
1559   SDOperand N0 = N->getOperand(0);
1560   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1561   MVT::ValueType VT = N->getValueType(0);
1562
1563   // fold (ctlz c1) -> c2
1564   if (N0C)
1565     return DAG.getNode(ISD::CTLZ, VT, N0);
1566   return SDOperand();
1567 }
1568
1569 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
1570   SDOperand N0 = N->getOperand(0);
1571   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1572   MVT::ValueType VT = N->getValueType(0);
1573
1574   // fold (cttz c1) -> c2
1575   if (N0C)
1576     return DAG.getNode(ISD::CTTZ, VT, N0);
1577   return SDOperand();
1578 }
1579
1580 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
1581   SDOperand N0 = N->getOperand(0);
1582   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1583   MVT::ValueType VT = N->getValueType(0);
1584
1585   // fold (ctpop c1) -> c2
1586   if (N0C)
1587     return DAG.getNode(ISD::CTPOP, VT, N0);
1588   return SDOperand();
1589 }
1590
1591 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
1592   SDOperand N0 = N->getOperand(0);
1593   SDOperand N1 = N->getOperand(1);
1594   SDOperand N2 = N->getOperand(2);
1595   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1596   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1597   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
1598   MVT::ValueType VT = N->getValueType(0);
1599
1600   // fold select C, X, X -> X
1601   if (N1 == N2)
1602     return N1;
1603   // fold select true, X, Y -> X
1604   if (N0C && !N0C->isNullValue())
1605     return N1;
1606   // fold select false, X, Y -> Y
1607   if (N0C && N0C->isNullValue())
1608     return N2;
1609   // fold select C, 1, X -> C | X
1610   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
1611     return DAG.getNode(ISD::OR, VT, N0, N2);
1612   // fold select C, 0, X -> ~C & X
1613   // FIXME: this should check for C type == X type, not i1?
1614   if (MVT::i1 == VT && N1C && N1C->isNullValue()) {
1615     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
1616     AddToWorkList(XORNode.Val);
1617     return DAG.getNode(ISD::AND, VT, XORNode, N2);
1618   }
1619   // fold select C, X, 1 -> ~C | X
1620   if (MVT::i1 == VT && N2C && N2C->getValue() == 1) {
1621     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
1622     AddToWorkList(XORNode.Val);
1623     return DAG.getNode(ISD::OR, VT, XORNode, N1);
1624   }
1625   // fold select C, X, 0 -> C & X
1626   // FIXME: this should check for C type == X type, not i1?
1627   if (MVT::i1 == VT && N2C && N2C->isNullValue())
1628     return DAG.getNode(ISD::AND, VT, N0, N1);
1629   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
1630   if (MVT::i1 == VT && N0 == N1)
1631     return DAG.getNode(ISD::OR, VT, N0, N2);
1632   // fold X ? Y : X --> X ? Y : 0 --> X & Y
1633   if (MVT::i1 == VT && N0 == N2)
1634     return DAG.getNode(ISD::AND, VT, N0, N1);
1635   // If we can fold this based on the true/false value, do so.
1636   if (SimplifySelectOps(N, N1, N2))
1637     return SDOperand();
1638   // fold selects based on a setcc into other things, such as min/max/abs
1639   if (N0.getOpcode() == ISD::SETCC)
1640     // FIXME:
1641     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
1642     // having to say they don't support SELECT_CC on every type the DAG knows
1643     // about, since there is no way to mark an opcode illegal at all value types
1644     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
1645       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
1646                          N1, N2, N0.getOperand(2));
1647     else
1648       return SimplifySelect(N0, N1, N2);
1649   return SDOperand();
1650 }
1651
1652 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
1653   SDOperand N0 = N->getOperand(0);
1654   SDOperand N1 = N->getOperand(1);
1655   SDOperand N2 = N->getOperand(2);
1656   SDOperand N3 = N->getOperand(3);
1657   SDOperand N4 = N->getOperand(4);
1658   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1659   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1660   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
1661   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
1662
1663   // Determine if the condition we're dealing with is constant
1664   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
1665   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
1666
1667   // fold select_cc lhs, rhs, x, x, cc -> x
1668   if (N2 == N3)
1669     return N2;
1670
1671   // If we can fold this based on the true/false value, do so.
1672   if (SimplifySelectOps(N, N2, N3))
1673     return SDOperand();
1674
1675   // fold select_cc into other things, such as min/max/abs
1676   return SimplifySelectCC(N0, N1, N2, N3, CC);
1677 }
1678
1679 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
1680   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
1681                        cast<CondCodeSDNode>(N->getOperand(2))->get());
1682 }
1683
1684 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
1685   SDOperand N0 = N->getOperand(0);
1686   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1687   MVT::ValueType VT = N->getValueType(0);
1688
1689   // fold (sext c1) -> c1
1690   if (N0C)
1691     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
1692   // fold (sext (sext x)) -> (sext x)
1693   if (N0.getOpcode() == ISD::SIGN_EXTEND)
1694     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
1695   // fold (sext (truncate x)) -> (sextinreg x) iff x size == sext size.
1696   if (N0.getOpcode() == ISD::TRUNCATE && N0.getOperand(0).getValueType() == VT&&
1697       (!AfterLegalize ||
1698        TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, N0.getValueType())))
1699     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
1700                        DAG.getValueType(N0.getValueType()));
1701   // fold (sext (load x)) -> (sext (truncate (sextload x)))
1702   if (N0.getOpcode() == ISD::LOAD && N0.hasOneUse() &&
1703       (!AfterLegalize||TLI.isOperationLegal(ISD::SEXTLOAD, N0.getValueType()))){
1704     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, N0.getOperand(0),
1705                                        N0.getOperand(1), N0.getOperand(2),
1706                                        N0.getValueType());
1707     CombineTo(N, ExtLoad);
1708     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
1709               ExtLoad.getValue(1));
1710     return SDOperand();
1711   }
1712
1713   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
1714   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
1715   if ((N0.getOpcode() == ISD::SEXTLOAD || N0.getOpcode() == ISD::EXTLOAD) &&
1716       N0.hasOneUse()) {
1717     SDOperand ExtLoad = DAG.getNode(ISD::SEXTLOAD, VT, N0.getOperand(0),
1718                                     N0.getOperand(1), N0.getOperand(2),
1719                                     N0.getOperand(3));
1720     CombineTo(N, ExtLoad);
1721     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
1722               ExtLoad.getValue(1));
1723     return SDOperand();
1724   }
1725
1726   return SDOperand();
1727 }
1728
1729 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
1730   SDOperand N0 = N->getOperand(0);
1731   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1732   MVT::ValueType VT = N->getValueType(0);
1733
1734   // fold (zext c1) -> c1
1735   if (N0C)
1736     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
1737   // fold (zext (zext x)) -> (zext x)
1738   if (N0.getOpcode() == ISD::ZERO_EXTEND)
1739     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
1740   // fold (zext (truncate x)) -> (zextinreg x) iff x size == zext size.
1741   if (N0.getOpcode() == ISD::TRUNCATE && N0.getOperand(0).getValueType() == VT&&
1742       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, N0.getValueType())))
1743     return DAG.getZeroExtendInReg(N0.getOperand(0), N0.getValueType());
1744   // fold (zext (load x)) -> (zext (truncate (zextload x)))
1745   if (N0.getOpcode() == ISD::LOAD && N0.hasOneUse() &&
1746       (!AfterLegalize||TLI.isOperationLegal(ISD::ZEXTLOAD, N0.getValueType()))){
1747     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, N0.getOperand(0),
1748                                        N0.getOperand(1), N0.getOperand(2),
1749                                        N0.getValueType());
1750     CombineTo(N, ExtLoad);
1751     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
1752               ExtLoad.getValue(1));
1753     return SDOperand();
1754   }
1755
1756   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
1757   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
1758   if ((N0.getOpcode() == ISD::ZEXTLOAD || N0.getOpcode() == ISD::EXTLOAD) &&
1759       N0.hasOneUse()) {
1760     SDOperand ExtLoad = DAG.getNode(ISD::ZEXTLOAD, VT, N0.getOperand(0),
1761                                     N0.getOperand(1), N0.getOperand(2),
1762                                     N0.getOperand(3));
1763     CombineTo(N, ExtLoad);
1764     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
1765               ExtLoad.getValue(1));
1766     return SDOperand();
1767   }
1768   return SDOperand();
1769 }
1770
1771 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
1772   SDOperand N0 = N->getOperand(0);
1773   SDOperand N1 = N->getOperand(1);
1774   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1775   MVT::ValueType VT = N->getValueType(0);
1776   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
1777   unsigned EVTBits = MVT::getSizeInBits(EVT);
1778
1779   // fold (sext_in_reg c1) -> c1
1780   if (N0C) {
1781     SDOperand Truncate = DAG.getConstant(N0C->getValue(), EVT);
1782     return DAG.getNode(ISD::SIGN_EXTEND, VT, Truncate);
1783   }
1784   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt1
1785   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
1786       cast<VTSDNode>(N0.getOperand(1))->getVT() <= EVT) {
1787     return N0;
1788   }
1789   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
1790   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
1791       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
1792     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
1793   }
1794   // fold (sext_in_reg (assert_sext x)) -> (assert_sext x)
1795   if (N0.getOpcode() == ISD::AssertSext &&
1796       cast<VTSDNode>(N0.getOperand(1))->getVT() <= EVT) {
1797     return N0;
1798   }
1799   // fold (sext_in_reg (sextload x)) -> (sextload x)
1800   if (N0.getOpcode() == ISD::SEXTLOAD &&
1801       cast<VTSDNode>(N0.getOperand(3))->getVT() <= EVT) {
1802     return N0;
1803   }
1804   // fold (sext_in_reg (setcc x)) -> setcc x iff (setcc x) == 0 or -1
1805   if (N0.getOpcode() == ISD::SETCC &&
1806       TLI.getSetCCResultContents() ==
1807         TargetLowering::ZeroOrNegativeOneSetCCResult)
1808     return N0;
1809   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is zero
1810   if (TLI.MaskedValueIsZero(N0, 1ULL << (EVTBits-1)))
1811     return DAG.getZeroExtendInReg(N0, EVT);
1812   // fold (sext_in_reg (srl x)) -> sra x
1813   if (N0.getOpcode() == ISD::SRL &&
1814       N0.getOperand(1).getOpcode() == ISD::Constant &&
1815       cast<ConstantSDNode>(N0.getOperand(1))->getValue() == EVTBits) {
1816     return DAG.getNode(ISD::SRA, N0.getValueType(), N0.getOperand(0),
1817                        N0.getOperand(1));
1818   }
1819   // fold (sext_inreg (extload x)) -> (sextload x)
1820   if (N0.getOpcode() == ISD::EXTLOAD &&
1821       EVT == cast<VTSDNode>(N0.getOperand(3))->getVT() &&
1822       (!AfterLegalize || TLI.isOperationLegal(ISD::SEXTLOAD, EVT))) {
1823     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, N0.getOperand(0),
1824                                        N0.getOperand(1), N0.getOperand(2),
1825                                        EVT);
1826     CombineTo(N, ExtLoad);
1827     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1828     return SDOperand();
1829   }
1830   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
1831   if (N0.getOpcode() == ISD::ZEXTLOAD && N0.hasOneUse() &&
1832       EVT == cast<VTSDNode>(N0.getOperand(3))->getVT() &&
1833       (!AfterLegalize || TLI.isOperationLegal(ISD::SEXTLOAD, EVT))) {
1834     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, N0.getOperand(0),
1835                                        N0.getOperand(1), N0.getOperand(2),
1836                                        EVT);
1837     CombineTo(N, ExtLoad);
1838     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1839     return SDOperand();
1840   }
1841   return SDOperand();
1842 }
1843
1844 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
1845   SDOperand N0 = N->getOperand(0);
1846   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1847   MVT::ValueType VT = N->getValueType(0);
1848
1849   // noop truncate
1850   if (N0.getValueType() == N->getValueType(0))
1851     return N0;
1852   // fold (truncate c1) -> c1
1853   if (N0C)
1854     return DAG.getNode(ISD::TRUNCATE, VT, N0);
1855   // fold (truncate (truncate x)) -> (truncate x)
1856   if (N0.getOpcode() == ISD::TRUNCATE)
1857     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
1858   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
1859   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND){
1860     if (N0.getValueType() < VT)
1861       // if the source is smaller than the dest, we still need an extend
1862       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
1863     else if (N0.getValueType() > VT)
1864       // if the source is larger than the dest, than we just need the truncate
1865       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
1866     else
1867       // if the source and dest are the same type, we can drop both the extend
1868       // and the truncate
1869       return N0.getOperand(0);
1870   }
1871   // fold (truncate (load x)) -> (smaller load x)
1872   if (N0.getOpcode() == ISD::LOAD && N0.hasOneUse()) {
1873     assert(MVT::getSizeInBits(N0.getValueType()) > MVT::getSizeInBits(VT) &&
1874            "Cannot truncate to larger type!");
1875     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1876     // For big endian targets, we need to add an offset to the pointer to load
1877     // the correct bytes.  For little endian systems, we merely need to read
1878     // fewer bytes from the same pointer.
1879     uint64_t PtrOff =
1880       (MVT::getSizeInBits(N0.getValueType()) - MVT::getSizeInBits(VT)) / 8;
1881     SDOperand NewPtr = TLI.isLittleEndian() ? N0.getOperand(1) :
1882       DAG.getNode(ISD::ADD, PtrType, N0.getOperand(1),
1883                   DAG.getConstant(PtrOff, PtrType));
1884     AddToWorkList(NewPtr.Val);
1885     SDOperand Load = DAG.getLoad(VT, N0.getOperand(0), NewPtr,N0.getOperand(2));
1886     AddToWorkList(N);
1887     CombineTo(N0.Val, Load, Load.getValue(1));
1888     return SDOperand();
1889   }
1890   return SDOperand();
1891 }
1892
1893 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
1894   SDOperand N0 = N->getOperand(0);
1895   MVT::ValueType VT = N->getValueType(0);
1896
1897   // If the input is a constant, let getNode() fold it.
1898   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
1899     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
1900     if (Res.Val != N) return Res;
1901   }
1902
1903   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
1904     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
1905
1906   // fold (conv (load x)) -> (load (conv*)x)
1907   // FIXME: These xforms need to know that the resultant load doesn't need a
1908   // higher alignment than the original!
1909   if (0 && N0.getOpcode() == ISD::LOAD && N0.hasOneUse()) {
1910     SDOperand Load = DAG.getLoad(VT, N0.getOperand(0), N0.getOperand(1),
1911                                  N0.getOperand(2));
1912     AddToWorkList(N);
1913     CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
1914               Load.getValue(1));
1915     return Load;
1916   }
1917
1918   return SDOperand();
1919 }
1920
1921 SDOperand DAGCombiner::visitFADD(SDNode *N) {
1922   SDOperand N0 = N->getOperand(0);
1923   SDOperand N1 = N->getOperand(1);
1924   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1925   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1926   MVT::ValueType VT = N->getValueType(0);
1927
1928   // fold (fadd c1, c2) -> c1+c2
1929   if (N0CFP && N1CFP)
1930     return DAG.getNode(ISD::FADD, VT, N0, N1);
1931   // canonicalize constant to RHS
1932   if (N0CFP && !N1CFP)
1933     return DAG.getNode(ISD::FADD, VT, N1, N0);
1934   // fold (A + (-B)) -> A-B
1935   if (N1.getOpcode() == ISD::FNEG)
1936     return DAG.getNode(ISD::FSUB, VT, N0, N1.getOperand(0));
1937   // fold ((-A) + B) -> B-A
1938   if (N0.getOpcode() == ISD::FNEG)
1939     return DAG.getNode(ISD::FSUB, VT, N1, N0.getOperand(0));
1940   return SDOperand();
1941 }
1942
1943 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
1944   SDOperand N0 = N->getOperand(0);
1945   SDOperand N1 = N->getOperand(1);
1946   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1947   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1948   MVT::ValueType VT = N->getValueType(0);
1949
1950   // fold (fsub c1, c2) -> c1-c2
1951   if (N0CFP && N1CFP)
1952     return DAG.getNode(ISD::FSUB, VT, N0, N1);
1953   // fold (A-(-B)) -> A+B
1954   if (N1.getOpcode() == ISD::FNEG)
1955     return DAG.getNode(ISD::FADD, VT, N0, N1.getOperand(0));
1956   return SDOperand();
1957 }
1958
1959 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
1960   SDOperand N0 = N->getOperand(0);
1961   SDOperand N1 = N->getOperand(1);
1962   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1963   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1964   MVT::ValueType VT = N->getValueType(0);
1965
1966   // fold (fmul c1, c2) -> c1*c2
1967   if (N0CFP && N1CFP)
1968     return DAG.getNode(ISD::FMUL, VT, N0, N1);
1969   // canonicalize constant to RHS
1970   if (N0CFP && !N1CFP)
1971     return DAG.getNode(ISD::FMUL, VT, N1, N0);
1972   // fold (fmul X, 2.0) -> (fadd X, X)
1973   if (N1CFP && N1CFP->isExactlyValue(+2.0))
1974     return DAG.getNode(ISD::FADD, VT, N0, N0);
1975   return SDOperand();
1976 }
1977
1978 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
1979   SDOperand N0 = N->getOperand(0);
1980   SDOperand N1 = N->getOperand(1);
1981   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1982   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1983   MVT::ValueType VT = N->getValueType(0);
1984
1985   // fold (fdiv c1, c2) -> c1/c2
1986   if (N0CFP && N1CFP)
1987     return DAG.getNode(ISD::FDIV, VT, N0, N1);
1988   return SDOperand();
1989 }
1990
1991 SDOperand DAGCombiner::visitFREM(SDNode *N) {
1992   SDOperand N0 = N->getOperand(0);
1993   SDOperand N1 = N->getOperand(1);
1994   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1995   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1996   MVT::ValueType VT = N->getValueType(0);
1997
1998   // fold (frem c1, c2) -> fmod(c1,c2)
1999   if (N0CFP && N1CFP)
2000     return DAG.getNode(ISD::FREM, VT, N0, N1);
2001   return SDOperand();
2002 }
2003
2004 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
2005   SDOperand N0 = N->getOperand(0);
2006   SDOperand N1 = N->getOperand(1);
2007   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2008   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
2009   MVT::ValueType VT = N->getValueType(0);
2010
2011   if (N0CFP && N1CFP)  // Constant fold
2012     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
2013
2014   if (N1CFP) {
2015     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
2016     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
2017     union {
2018       double d;
2019       int64_t i;
2020     } u;
2021     u.d = N1CFP->getValue();
2022     if (u.i >= 0)
2023       return DAG.getNode(ISD::FABS, VT, N0);
2024     else
2025       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
2026   }
2027
2028   // copysign(fabs(x), y) -> copysign(x, y)
2029   // copysign(fneg(x), y) -> copysign(x, y)
2030   // copysign(copysign(x,z), y) -> copysign(x, y)
2031   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
2032       N0.getOpcode() == ISD::FCOPYSIGN)
2033     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
2034
2035   // copysign(x, abs(y)) -> abs(x)
2036   if (N1.getOpcode() == ISD::FABS)
2037     return DAG.getNode(ISD::FABS, VT, N0);
2038
2039   // copysign(x, copysign(y,z)) -> copysign(x, z)
2040   if (N1.getOpcode() == ISD::FCOPYSIGN)
2041     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
2042
2043   // copysign(x, fp_extend(y)) -> copysign(x, y)
2044   // copysign(x, fp_round(y)) -> copysign(x, y)
2045   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
2046     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
2047
2048   return SDOperand();
2049 }
2050
2051
2052
2053 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
2054   SDOperand N0 = N->getOperand(0);
2055   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2056   MVT::ValueType VT = N->getValueType(0);
2057
2058   // fold (sint_to_fp c1) -> c1fp
2059   if (N0C)
2060     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
2061   return SDOperand();
2062 }
2063
2064 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
2065   SDOperand N0 = N->getOperand(0);
2066   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2067   MVT::ValueType VT = N->getValueType(0);
2068
2069   // fold (uint_to_fp c1) -> c1fp
2070   if (N0C)
2071     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
2072   return SDOperand();
2073 }
2074
2075 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
2076   SDOperand N0 = N->getOperand(0);
2077   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2078   MVT::ValueType VT = N->getValueType(0);
2079
2080   // fold (fp_to_sint c1fp) -> c1
2081   if (N0CFP)
2082     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
2083   return SDOperand();
2084 }
2085
2086 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
2087   SDOperand N0 = N->getOperand(0);
2088   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2089   MVT::ValueType VT = N->getValueType(0);
2090
2091   // fold (fp_to_uint c1fp) -> c1
2092   if (N0CFP)
2093     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
2094   return SDOperand();
2095 }
2096
2097 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
2098   SDOperand N0 = N->getOperand(0);
2099   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2100   MVT::ValueType VT = N->getValueType(0);
2101
2102   // fold (fp_round c1fp) -> c1fp
2103   if (N0CFP)
2104     return DAG.getNode(ISD::FP_ROUND, VT, N0);
2105   return SDOperand();
2106 }
2107
2108 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
2109   SDOperand N0 = N->getOperand(0);
2110   MVT::ValueType VT = N->getValueType(0);
2111   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2112   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2113
2114   // fold (fp_round_inreg c1fp) -> c1fp
2115   if (N0CFP) {
2116     SDOperand Round = DAG.getConstantFP(N0CFP->getValue(), EVT);
2117     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
2118   }
2119   return SDOperand();
2120 }
2121
2122 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
2123   SDOperand N0 = N->getOperand(0);
2124   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2125   MVT::ValueType VT = N->getValueType(0);
2126
2127   // fold (fp_extend c1fp) -> c1fp
2128   if (N0CFP)
2129     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
2130   return SDOperand();
2131 }
2132
2133 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
2134   SDOperand N0 = N->getOperand(0);
2135   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2136   MVT::ValueType VT = N->getValueType(0);
2137
2138   // fold (fneg c1) -> -c1
2139   if (N0CFP)
2140     return DAG.getNode(ISD::FNEG, VT, N0);
2141   // fold (fneg (sub x, y)) -> (sub y, x)
2142   if (N0.getOpcode() == ISD::SUB)
2143     return DAG.getNode(ISD::SUB, VT, N0.getOperand(1), N0.getOperand(0));
2144   // fold (fneg (fneg x)) -> x
2145   if (N0.getOpcode() == ISD::FNEG)
2146     return N0.getOperand(0);
2147   return SDOperand();
2148 }
2149
2150 SDOperand DAGCombiner::visitFABS(SDNode *N) {
2151   SDOperand N0 = N->getOperand(0);
2152   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2153   MVT::ValueType VT = N->getValueType(0);
2154
2155   // fold (fabs c1) -> fabs(c1)
2156   if (N0CFP)
2157     return DAG.getNode(ISD::FABS, VT, N0);
2158   // fold (fabs (fabs x)) -> (fabs x)
2159   if (N0.getOpcode() == ISD::FABS)
2160     return N->getOperand(0);
2161   // fold (fabs (fneg x)) -> (fabs x)
2162   // fold (fabs (fcopysign x, y)) -> (fabs x)
2163   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
2164     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
2165
2166   return SDOperand();
2167 }
2168
2169 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
2170   SDOperand Chain = N->getOperand(0);
2171   SDOperand N1 = N->getOperand(1);
2172   SDOperand N2 = N->getOperand(2);
2173   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2174
2175   // never taken branch, fold to chain
2176   if (N1C && N1C->isNullValue())
2177     return Chain;
2178   // unconditional branch
2179   if (N1C && N1C->getValue() == 1)
2180     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
2181   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
2182   // on the target.
2183   if (N1.getOpcode() == ISD::SETCC &&
2184       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
2185     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
2186                        N1.getOperand(0), N1.getOperand(1), N2);
2187   }
2188   return SDOperand();
2189 }
2190
2191 SDOperand DAGCombiner::visitBRCONDTWOWAY(SDNode *N) {
2192   SDOperand Chain = N->getOperand(0);
2193   SDOperand N1 = N->getOperand(1);
2194   SDOperand N2 = N->getOperand(2);
2195   SDOperand N3 = N->getOperand(3);
2196   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2197
2198   // unconditional branch to true mbb
2199   if (N1C && N1C->getValue() == 1)
2200     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
2201   // unconditional branch to false mbb
2202   if (N1C && N1C->isNullValue())
2203     return DAG.getNode(ISD::BR, MVT::Other, Chain, N3);
2204   // fold a brcondtwoway with a setcc condition into a BRTWOWAY_CC node if
2205   // BRTWOWAY_CC is legal on the target.
2206   if (N1.getOpcode() == ISD::SETCC &&
2207       TLI.isOperationLegal(ISD::BRTWOWAY_CC, MVT::Other)) {
2208     std::vector<SDOperand> Ops;
2209     Ops.push_back(Chain);
2210     Ops.push_back(N1.getOperand(2));
2211     Ops.push_back(N1.getOperand(0));
2212     Ops.push_back(N1.getOperand(1));
2213     Ops.push_back(N2);
2214     Ops.push_back(N3);
2215     return DAG.getNode(ISD::BRTWOWAY_CC, MVT::Other, Ops);
2216   }
2217   return SDOperand();
2218 }
2219
2220 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
2221 //
2222 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
2223   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
2224   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
2225
2226   // Use SimplifySetCC  to simplify SETCC's.
2227   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
2228   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
2229
2230   // fold br_cc true, dest -> br dest (unconditional branch)
2231   if (SCCC && SCCC->getValue())
2232     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
2233                        N->getOperand(4));
2234   // fold br_cc false, dest -> unconditional fall through
2235   if (SCCC && SCCC->isNullValue())
2236     return N->getOperand(0);
2237   // fold to a simpler setcc
2238   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
2239     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
2240                        Simp.getOperand(2), Simp.getOperand(0),
2241                        Simp.getOperand(1), N->getOperand(4));
2242   return SDOperand();
2243 }
2244
2245 SDOperand DAGCombiner::visitBRTWOWAY_CC(SDNode *N) {
2246   SDOperand Chain = N->getOperand(0);
2247   SDOperand CCN = N->getOperand(1);
2248   SDOperand LHS = N->getOperand(2);
2249   SDOperand RHS = N->getOperand(3);
2250   SDOperand N4 = N->getOperand(4);
2251   SDOperand N5 = N->getOperand(5);
2252
2253   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), LHS, RHS,
2254                                 cast<CondCodeSDNode>(CCN)->get(), false);
2255   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
2256
2257   // fold select_cc lhs, rhs, x, x, cc -> x
2258   if (N4 == N5)
2259     return DAG.getNode(ISD::BR, MVT::Other, Chain, N4);
2260   // fold select_cc true, x, y -> x
2261   if (SCCC && SCCC->getValue())
2262     return DAG.getNode(ISD::BR, MVT::Other, Chain, N4);
2263   // fold select_cc false, x, y -> y
2264   if (SCCC && SCCC->isNullValue())
2265     return DAG.getNode(ISD::BR, MVT::Other, Chain, N5);
2266   // fold to a simpler setcc
2267   if (SCC.Val && SCC.getOpcode() == ISD::SETCC) {
2268     std::vector<SDOperand> Ops;
2269     Ops.push_back(Chain);
2270     Ops.push_back(SCC.getOperand(2));
2271     Ops.push_back(SCC.getOperand(0));
2272     Ops.push_back(SCC.getOperand(1));
2273     Ops.push_back(N4);
2274     Ops.push_back(N5);
2275     return DAG.getNode(ISD::BRTWOWAY_CC, MVT::Other, Ops);
2276   }
2277   return SDOperand();
2278 }
2279
2280 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
2281   SDOperand Chain    = N->getOperand(0);
2282   SDOperand Ptr      = N->getOperand(1);
2283   SDOperand SrcValue = N->getOperand(2);
2284
2285   // If this load is directly stored, replace the load value with the stored
2286   // value.
2287   // TODO: Handle store large -> read small portion.
2288   // TODO: Handle TRUNCSTORE/EXTLOAD
2289   if (Chain.getOpcode() == ISD::STORE && Chain.getOperand(2) == Ptr &&
2290       Chain.getOperand(1).getValueType() == N->getValueType(0))
2291     return CombineTo(N, Chain.getOperand(1), Chain);
2292
2293   return SDOperand();
2294 }
2295
2296 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
2297   SDOperand Chain    = N->getOperand(0);
2298   SDOperand Value    = N->getOperand(1);
2299   SDOperand Ptr      = N->getOperand(2);
2300   SDOperand SrcValue = N->getOperand(3);
2301
2302   // If this is a store that kills a previous store, remove the previous store.
2303   if (Chain.getOpcode() == ISD::STORE && Chain.getOperand(2) == Ptr &&
2304       Chain.Val->hasOneUse() /* Avoid introducing DAG cycles */ &&
2305       // Make sure that these stores are the same value type:
2306       // FIXME: we really care that the second store is >= size of the first.
2307       Value.getValueType() == Chain.getOperand(1).getValueType()) {
2308     // Create a new store of Value that replaces both stores.
2309     SDNode *PrevStore = Chain.Val;
2310     if (PrevStore->getOperand(1) == Value) // Same value multiply stored.
2311       return Chain;
2312     SDOperand NewStore = DAG.getNode(ISD::STORE, MVT::Other,
2313                                      PrevStore->getOperand(0), Value, Ptr,
2314                                      SrcValue);
2315     CombineTo(N, NewStore);                 // Nuke this store.
2316     CombineTo(PrevStore, NewStore);  // Nuke the previous store.
2317     return SDOperand(N, 0);
2318   }
2319
2320   // If this is a store of a bit convert, store the input value.
2321   // FIXME: This needs to know that the resultant store does not need a
2322   // higher alignment than the original.
2323   if (0 && Value.getOpcode() == ISD::BIT_CONVERT)
2324     return DAG.getNode(ISD::STORE, MVT::Other, Chain, Value.getOperand(0),
2325                        Ptr, SrcValue);
2326
2327   return SDOperand();
2328 }
2329
2330 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
2331   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
2332
2333   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
2334                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
2335   // If we got a simplified select_cc node back from SimplifySelectCC, then
2336   // break it down into a new SETCC node, and a new SELECT node, and then return
2337   // the SELECT node, since we were called with a SELECT node.
2338   if (SCC.Val) {
2339     // Check to see if we got a select_cc back (to turn into setcc/select).
2340     // Otherwise, just return whatever node we got back, like fabs.
2341     if (SCC.getOpcode() == ISD::SELECT_CC) {
2342       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
2343                                     SCC.getOperand(0), SCC.getOperand(1),
2344                                     SCC.getOperand(4));
2345       AddToWorkList(SETCC.Val);
2346       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
2347                          SCC.getOperand(3), SETCC);
2348     }
2349     return SCC;
2350   }
2351   return SDOperand();
2352 }
2353
2354 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
2355 /// are the two values being selected between, see if we can simplify the
2356 /// select.
2357 ///
2358 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
2359                                     SDOperand RHS) {
2360
2361   // If this is a select from two identical things, try to pull the operation
2362   // through the select.
2363   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
2364 #if 0
2365     std::cerr << "SELECT: ["; LHS.Val->dump();
2366     std::cerr << "] ["; RHS.Val->dump();
2367     std::cerr << "]\n";
2368 #endif
2369
2370     // If this is a load and the token chain is identical, replace the select
2371     // of two loads with a load through a select of the address to load from.
2372     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
2373     // constants have been dropped into the constant pool.
2374     if ((LHS.getOpcode() == ISD::LOAD ||
2375          LHS.getOpcode() == ISD::EXTLOAD ||
2376          LHS.getOpcode() == ISD::ZEXTLOAD ||
2377          LHS.getOpcode() == ISD::SEXTLOAD) &&
2378         // Token chains must be identical.
2379         LHS.getOperand(0) == RHS.getOperand(0) &&
2380         // If this is an EXTLOAD, the VT's must match.
2381         (LHS.getOpcode() == ISD::LOAD ||
2382          LHS.getOperand(3) == RHS.getOperand(3))) {
2383       // FIXME: this conflates two src values, discarding one.  This is not
2384       // the right thing to do, but nothing uses srcvalues now.  When they do,
2385       // turn SrcValue into a list of locations.
2386       SDOperand Addr;
2387       if (TheSelect->getOpcode() == ISD::SELECT)
2388         Addr = DAG.getNode(ISD::SELECT, LHS.getOperand(1).getValueType(),
2389                            TheSelect->getOperand(0), LHS.getOperand(1),
2390                            RHS.getOperand(1));
2391       else
2392         Addr = DAG.getNode(ISD::SELECT_CC, LHS.getOperand(1).getValueType(),
2393                            TheSelect->getOperand(0),
2394                            TheSelect->getOperand(1),
2395                            LHS.getOperand(1), RHS.getOperand(1),
2396                            TheSelect->getOperand(4));
2397
2398       SDOperand Load;
2399       if (LHS.getOpcode() == ISD::LOAD)
2400         Load = DAG.getLoad(TheSelect->getValueType(0), LHS.getOperand(0),
2401                            Addr, LHS.getOperand(2));
2402       else
2403         Load = DAG.getExtLoad(LHS.getOpcode(), TheSelect->getValueType(0),
2404                               LHS.getOperand(0), Addr, LHS.getOperand(2),
2405                               cast<VTSDNode>(LHS.getOperand(3))->getVT());
2406       // Users of the select now use the result of the load.
2407       CombineTo(TheSelect, Load);
2408
2409       // Users of the old loads now use the new load's chain.  We know the
2410       // old-load value is dead now.
2411       CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
2412       CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
2413       return true;
2414     }
2415   }
2416
2417   return false;
2418 }
2419
2420 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
2421                                         SDOperand N2, SDOperand N3,
2422                                         ISD::CondCode CC) {
2423
2424   MVT::ValueType VT = N2.getValueType();
2425   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
2426   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
2427   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
2428   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
2429
2430   // Determine if the condition we're dealing with is constant
2431   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
2432   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
2433
2434   // fold select_cc true, x, y -> x
2435   if (SCCC && SCCC->getValue())
2436     return N2;
2437   // fold select_cc false, x, y -> y
2438   if (SCCC && SCCC->getValue() == 0)
2439     return N3;
2440
2441   // Check to see if we can simplify the select into an fabs node
2442   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
2443     // Allow either -0.0 or 0.0
2444     if (CFP->getValue() == 0.0) {
2445       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
2446       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
2447           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
2448           N2 == N3.getOperand(0))
2449         return DAG.getNode(ISD::FABS, VT, N0);
2450
2451       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
2452       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
2453           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
2454           N2.getOperand(0) == N3)
2455         return DAG.getNode(ISD::FABS, VT, N3);
2456     }
2457   }
2458
2459   // Check to see if we can perform the "gzip trick", transforming
2460   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
2461   if (N1C && N1C->isNullValue() && N3C && N3C->isNullValue() &&
2462       MVT::isInteger(N0.getValueType()) &&
2463       MVT::isInteger(N2.getValueType()) && CC == ISD::SETLT) {
2464     MVT::ValueType XType = N0.getValueType();
2465     MVT::ValueType AType = N2.getValueType();
2466     if (XType >= AType) {
2467       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
2468       // single-bit constant.
2469       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
2470         unsigned ShCtV = Log2_64(N2C->getValue());
2471         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
2472         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
2473         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
2474         AddToWorkList(Shift.Val);
2475         if (XType > AType) {
2476           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
2477           AddToWorkList(Shift.Val);
2478         }
2479         return DAG.getNode(ISD::AND, AType, Shift, N2);
2480       }
2481       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
2482                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
2483                                                     TLI.getShiftAmountTy()));
2484       AddToWorkList(Shift.Val);
2485       if (XType > AType) {
2486         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
2487         AddToWorkList(Shift.Val);
2488       }
2489       return DAG.getNode(ISD::AND, AType, Shift, N2);
2490     }
2491   }
2492
2493   // fold select C, 16, 0 -> shl C, 4
2494   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
2495       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
2496     // Get a SetCC of the condition
2497     // FIXME: Should probably make sure that setcc is legal if we ever have a
2498     // target where it isn't.
2499     SDOperand Temp, SCC;
2500     // cast from setcc result type to select result type
2501     if (AfterLegalize) {
2502       SCC  = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
2503       Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
2504     } else {
2505       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
2506       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
2507     }
2508     AddToWorkList(SCC.Val);
2509     AddToWorkList(Temp.Val);
2510     // shl setcc result by log2 n2c
2511     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
2512                        DAG.getConstant(Log2_64(N2C->getValue()),
2513                                        TLI.getShiftAmountTy()));
2514   }
2515
2516   // Check to see if this is the equivalent of setcc
2517   // FIXME: Turn all of these into setcc if setcc if setcc is legal
2518   // otherwise, go ahead with the folds.
2519   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
2520     MVT::ValueType XType = N0.getValueType();
2521     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
2522       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
2523       if (Res.getValueType() != VT)
2524         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
2525       return Res;
2526     }
2527
2528     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
2529     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
2530         TLI.isOperationLegal(ISD::CTLZ, XType)) {
2531       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
2532       return DAG.getNode(ISD::SRL, XType, Ctlz,
2533                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
2534                                          TLI.getShiftAmountTy()));
2535     }
2536     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
2537     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
2538       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
2539                                     N0);
2540       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
2541                                     DAG.getConstant(~0ULL, XType));
2542       return DAG.getNode(ISD::SRL, XType,
2543                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
2544                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
2545                                          TLI.getShiftAmountTy()));
2546     }
2547     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
2548     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
2549       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
2550                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
2551                                                    TLI.getShiftAmountTy()));
2552       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
2553     }
2554   }
2555
2556   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
2557   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
2558   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
2559       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1)) {
2560     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N2.getOperand(0))) {
2561       MVT::ValueType XType = N0.getValueType();
2562       if (SubC->isNullValue() && MVT::isInteger(XType)) {
2563         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
2564                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
2565                                                     TLI.getShiftAmountTy()));
2566         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
2567         AddToWorkList(Shift.Val);
2568         AddToWorkList(Add.Val);
2569         return DAG.getNode(ISD::XOR, XType, Add, Shift);
2570       }
2571     }
2572   }
2573
2574   return SDOperand();
2575 }
2576
2577 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
2578                                      SDOperand N1, ISD::CondCode Cond,
2579                                      bool foldBooleans) {
2580   // These setcc operations always fold.
2581   switch (Cond) {
2582   default: break;
2583   case ISD::SETFALSE:
2584   case ISD::SETFALSE2: return DAG.getConstant(0, VT);
2585   case ISD::SETTRUE:
2586   case ISD::SETTRUE2:  return DAG.getConstant(1, VT);
2587   }
2588
2589   if (ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val)) {
2590     uint64_t C1 = N1C->getValue();
2591     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val)) {
2592       uint64_t C0 = N0C->getValue();
2593
2594       // Sign extend the operands if required
2595       if (ISD::isSignedIntSetCC(Cond)) {
2596         C0 = N0C->getSignExtended();
2597         C1 = N1C->getSignExtended();
2598       }
2599
2600       switch (Cond) {
2601       default: assert(0 && "Unknown integer setcc!");
2602       case ISD::SETEQ:  return DAG.getConstant(C0 == C1, VT);
2603       case ISD::SETNE:  return DAG.getConstant(C0 != C1, VT);
2604       case ISD::SETULT: return DAG.getConstant(C0 <  C1, VT);
2605       case ISD::SETUGT: return DAG.getConstant(C0 >  C1, VT);
2606       case ISD::SETULE: return DAG.getConstant(C0 <= C1, VT);
2607       case ISD::SETUGE: return DAG.getConstant(C0 >= C1, VT);
2608       case ISD::SETLT:  return DAG.getConstant((int64_t)C0 <  (int64_t)C1, VT);
2609       case ISD::SETGT:  return DAG.getConstant((int64_t)C0 >  (int64_t)C1, VT);
2610       case ISD::SETLE:  return DAG.getConstant((int64_t)C0 <= (int64_t)C1, VT);
2611       case ISD::SETGE:  return DAG.getConstant((int64_t)C0 >= (int64_t)C1, VT);
2612       }
2613     } else {
2614       // If the LHS is a ZERO_EXTEND, perform the comparison on the input.
2615       if (N0.getOpcode() == ISD::ZERO_EXTEND) {
2616         unsigned InSize = MVT::getSizeInBits(N0.getOperand(0).getValueType());
2617
2618         // If the comparison constant has bits in the upper part, the
2619         // zero-extended value could never match.
2620         if (C1 & (~0ULL << InSize)) {
2621           unsigned VSize = MVT::getSizeInBits(N0.getValueType());
2622           switch (Cond) {
2623           case ISD::SETUGT:
2624           case ISD::SETUGE:
2625           case ISD::SETEQ: return DAG.getConstant(0, VT);
2626           case ISD::SETULT:
2627           case ISD::SETULE:
2628           case ISD::SETNE: return DAG.getConstant(1, VT);
2629           case ISD::SETGT:
2630           case ISD::SETGE:
2631             // True if the sign bit of C1 is set.
2632             return DAG.getConstant((C1 & (1ULL << VSize)) != 0, VT);
2633           case ISD::SETLT:
2634           case ISD::SETLE:
2635             // True if the sign bit of C1 isn't set.
2636             return DAG.getConstant((C1 & (1ULL << VSize)) == 0, VT);
2637           default:
2638             break;
2639           }
2640         }
2641
2642         // Otherwise, we can perform the comparison with the low bits.
2643         switch (Cond) {
2644         case ISD::SETEQ:
2645         case ISD::SETNE:
2646         case ISD::SETUGT:
2647         case ISD::SETUGE:
2648         case ISD::SETULT:
2649         case ISD::SETULE:
2650           return DAG.getSetCC(VT, N0.getOperand(0),
2651                           DAG.getConstant(C1, N0.getOperand(0).getValueType()),
2652                           Cond);
2653         default:
2654           break;   // todo, be more careful with signed comparisons
2655         }
2656       } else if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
2657                  (Cond == ISD::SETEQ || Cond == ISD::SETNE)) {
2658         MVT::ValueType ExtSrcTy = cast<VTSDNode>(N0.getOperand(1))->getVT();
2659         unsigned ExtSrcTyBits = MVT::getSizeInBits(ExtSrcTy);
2660         MVT::ValueType ExtDstTy = N0.getValueType();
2661         unsigned ExtDstTyBits = MVT::getSizeInBits(ExtDstTy);
2662
2663         // If the extended part has any inconsistent bits, it cannot ever
2664         // compare equal.  In other words, they have to be all ones or all
2665         // zeros.
2666         uint64_t ExtBits =
2667           (~0ULL >> (64-ExtSrcTyBits)) & (~0ULL << (ExtDstTyBits-1));
2668         if ((C1 & ExtBits) != 0 && (C1 & ExtBits) != ExtBits)
2669           return DAG.getConstant(Cond == ISD::SETNE, VT);
2670
2671         SDOperand ZextOp;
2672         MVT::ValueType Op0Ty = N0.getOperand(0).getValueType();
2673         if (Op0Ty == ExtSrcTy) {
2674           ZextOp = N0.getOperand(0);
2675         } else {
2676           int64_t Imm = ~0ULL >> (64-ExtSrcTyBits);
2677           ZextOp = DAG.getNode(ISD::AND, Op0Ty, N0.getOperand(0),
2678                                DAG.getConstant(Imm, Op0Ty));
2679         }
2680         AddToWorkList(ZextOp.Val);
2681         // Otherwise, make this a use of a zext.
2682         return DAG.getSetCC(VT, ZextOp,
2683                             DAG.getConstant(C1 & (~0ULL>>(64-ExtSrcTyBits)),
2684                                             ExtDstTy),
2685                             Cond);
2686       } else if ((N1C->getValue() == 0 || N1C->getValue() == 1) &&
2687                  (Cond == ISD::SETEQ || Cond == ISD::SETNE) &&
2688                  (N0.getOpcode() == ISD::XOR ||
2689                   (N0.getOpcode() == ISD::AND &&
2690                    N0.getOperand(0).getOpcode() == ISD::XOR &&
2691                    N0.getOperand(1) == N0.getOperand(0).getOperand(1))) &&
2692                  isa<ConstantSDNode>(N0.getOperand(1)) &&
2693                  cast<ConstantSDNode>(N0.getOperand(1))->getValue() == 1) {
2694         // If this is (X^1) == 0/1, swap the RHS and eliminate the xor.  We can
2695         // only do this if the top bits are known zero.
2696         if (TLI.MaskedValueIsZero(N1,
2697                                   MVT::getIntVTBitMask(N0.getValueType())-1)) {
2698           // Okay, get the un-inverted input value.
2699           SDOperand Val;
2700           if (N0.getOpcode() == ISD::XOR)
2701             Val = N0.getOperand(0);
2702           else {
2703             assert(N0.getOpcode() == ISD::AND &&
2704                    N0.getOperand(0).getOpcode() == ISD::XOR);
2705             // ((X^1)&1)^1 -> X & 1
2706             Val = DAG.getNode(ISD::AND, N0.getValueType(),
2707                               N0.getOperand(0).getOperand(0), N0.getOperand(1));
2708           }
2709           return DAG.getSetCC(VT, Val, N1,
2710                               Cond == ISD::SETEQ ? ISD::SETNE : ISD::SETEQ);
2711         }
2712       }
2713
2714       uint64_t MinVal, MaxVal;
2715       unsigned OperandBitSize = MVT::getSizeInBits(N1C->getValueType(0));
2716       if (ISD::isSignedIntSetCC(Cond)) {
2717         MinVal = 1ULL << (OperandBitSize-1);
2718         if (OperandBitSize != 1)   // Avoid X >> 64, which is undefined.
2719           MaxVal = ~0ULL >> (65-OperandBitSize);
2720         else
2721           MaxVal = 0;
2722       } else {
2723         MinVal = 0;
2724         MaxVal = ~0ULL >> (64-OperandBitSize);
2725       }
2726
2727       // Canonicalize GE/LE comparisons to use GT/LT comparisons.
2728       if (Cond == ISD::SETGE || Cond == ISD::SETUGE) {
2729         if (C1 == MinVal) return DAG.getConstant(1, VT);   // X >= MIN --> true
2730         --C1;                                          // X >= C0 --> X > (C0-1)
2731         return DAG.getSetCC(VT, N0, DAG.getConstant(C1, N1.getValueType()),
2732                         (Cond == ISD::SETGE) ? ISD::SETGT : ISD::SETUGT);
2733       }
2734
2735       if (Cond == ISD::SETLE || Cond == ISD::SETULE) {
2736         if (C1 == MaxVal) return DAG.getConstant(1, VT);   // X <= MAX --> true
2737         ++C1;                                          // X <= C0 --> X < (C0+1)
2738         return DAG.getSetCC(VT, N0, DAG.getConstant(C1, N1.getValueType()),
2739                         (Cond == ISD::SETLE) ? ISD::SETLT : ISD::SETULT);
2740       }
2741
2742       if ((Cond == ISD::SETLT || Cond == ISD::SETULT) && C1 == MinVal)
2743         return DAG.getConstant(0, VT);      // X < MIN --> false
2744
2745       // Canonicalize setgt X, Min --> setne X, Min
2746       if ((Cond == ISD::SETGT || Cond == ISD::SETUGT) && C1 == MinVal)
2747         return DAG.getSetCC(VT, N0, N1, ISD::SETNE);
2748       // Canonicalize setlt X, Max --> setne X, Max
2749       if ((Cond == ISD::SETLT || Cond == ISD::SETULT) && C1 == MaxVal)
2750         return DAG.getSetCC(VT, N0, N1, ISD::SETNE);
2751
2752       // If we have setult X, 1, turn it into seteq X, 0
2753       if ((Cond == ISD::SETLT || Cond == ISD::SETULT) && C1 == MinVal+1)
2754         return DAG.getSetCC(VT, N0, DAG.getConstant(MinVal, N0.getValueType()),
2755                         ISD::SETEQ);
2756       // If we have setugt X, Max-1, turn it into seteq X, Max
2757       else if ((Cond == ISD::SETGT || Cond == ISD::SETUGT) && C1 == MaxVal-1)
2758         return DAG.getSetCC(VT, N0, DAG.getConstant(MaxVal, N0.getValueType()),
2759                         ISD::SETEQ);
2760
2761       // If we have "setcc X, C0", check to see if we can shrink the immediate
2762       // by changing cc.
2763
2764       // SETUGT X, SINTMAX  -> SETLT X, 0
2765       if (Cond == ISD::SETUGT && OperandBitSize != 1 &&
2766           C1 == (~0ULL >> (65-OperandBitSize)))
2767         return DAG.getSetCC(VT, N0, DAG.getConstant(0, N1.getValueType()),
2768                             ISD::SETLT);
2769
2770       // FIXME: Implement the rest of these.
2771
2772       // Fold bit comparisons when we can.
2773       if ((Cond == ISD::SETEQ || Cond == ISD::SETNE) &&
2774           VT == N0.getValueType() && N0.getOpcode() == ISD::AND)
2775         if (ConstantSDNode *AndRHS =
2776                     dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2777           if (Cond == ISD::SETNE && C1 == 0) {// (X & 8) != 0  -->  (X & 8) >> 3
2778             // Perform the xform if the AND RHS is a single bit.
2779             if ((AndRHS->getValue() & (AndRHS->getValue()-1)) == 0) {
2780               return DAG.getNode(ISD::SRL, VT, N0,
2781                              DAG.getConstant(Log2_64(AndRHS->getValue()),
2782                                                    TLI.getShiftAmountTy()));
2783             }
2784           } else if (Cond == ISD::SETEQ && C1 == AndRHS->getValue()) {
2785             // (X & 8) == 8  -->  (X & 8) >> 3
2786             // Perform the xform if C1 is a single bit.
2787             if ((C1 & (C1-1)) == 0) {
2788               return DAG.getNode(ISD::SRL, VT, N0,
2789                              DAG.getConstant(Log2_64(C1),TLI.getShiftAmountTy()));
2790             }
2791           }
2792         }
2793     }
2794   } else if (isa<ConstantSDNode>(N0.Val)) {
2795       // Ensure that the constant occurs on the RHS.
2796     return DAG.getSetCC(VT, N1, N0, ISD::getSetCCSwappedOperands(Cond));
2797   }
2798
2799   if (ConstantFPSDNode *N0C = dyn_cast<ConstantFPSDNode>(N0.Val))
2800     if (ConstantFPSDNode *N1C = dyn_cast<ConstantFPSDNode>(N1.Val)) {
2801       double C0 = N0C->getValue(), C1 = N1C->getValue();
2802
2803       switch (Cond) {
2804       default: break; // FIXME: Implement the rest of these!
2805       case ISD::SETEQ:  return DAG.getConstant(C0 == C1, VT);
2806       case ISD::SETNE:  return DAG.getConstant(C0 != C1, VT);
2807       case ISD::SETLT:  return DAG.getConstant(C0 < C1, VT);
2808       case ISD::SETGT:  return DAG.getConstant(C0 > C1, VT);
2809       case ISD::SETLE:  return DAG.getConstant(C0 <= C1, VT);
2810       case ISD::SETGE:  return DAG.getConstant(C0 >= C1, VT);
2811       }
2812     } else {
2813       // Ensure that the constant occurs on the RHS.
2814       return DAG.getSetCC(VT, N1, N0, ISD::getSetCCSwappedOperands(Cond));
2815     }
2816
2817   if (N0 == N1) {
2818     // We can always fold X == Y for integer setcc's.
2819     if (MVT::isInteger(N0.getValueType()))
2820       return DAG.getConstant(ISD::isTrueWhenEqual(Cond), VT);
2821     unsigned UOF = ISD::getUnorderedFlavor(Cond);
2822     if (UOF == 2)   // FP operators that are undefined on NaNs.
2823       return DAG.getConstant(ISD::isTrueWhenEqual(Cond), VT);
2824     if (UOF == unsigned(ISD::isTrueWhenEqual(Cond)))
2825       return DAG.getConstant(UOF, VT);
2826     // Otherwise, we can't fold it.  However, we can simplify it to SETUO/SETO
2827     // if it is not already.
2828     ISD::CondCode NewCond = UOF == 0 ? ISD::SETO : ISD::SETUO;
2829     if (NewCond != Cond)
2830       return DAG.getSetCC(VT, N0, N1, NewCond);
2831   }
2832
2833   if ((Cond == ISD::SETEQ || Cond == ISD::SETNE) &&
2834       MVT::isInteger(N0.getValueType())) {
2835     if (N0.getOpcode() == ISD::ADD || N0.getOpcode() == ISD::SUB ||
2836         N0.getOpcode() == ISD::XOR) {
2837       // Simplify (X+Y) == (X+Z) -->  Y == Z
2838       if (N0.getOpcode() == N1.getOpcode()) {
2839         if (N0.getOperand(0) == N1.getOperand(0))
2840           return DAG.getSetCC(VT, N0.getOperand(1), N1.getOperand(1), Cond);
2841         if (N0.getOperand(1) == N1.getOperand(1))
2842           return DAG.getSetCC(VT, N0.getOperand(0), N1.getOperand(0), Cond);
2843         if (isCommutativeBinOp(N0.getOpcode())) {
2844           // If X op Y == Y op X, try other combinations.
2845           if (N0.getOperand(0) == N1.getOperand(1))
2846             return DAG.getSetCC(VT, N0.getOperand(1), N1.getOperand(0), Cond);
2847           if (N0.getOperand(1) == N1.getOperand(0))
2848             return DAG.getSetCC(VT, N0.getOperand(0), N1.getOperand(1), Cond);
2849         }
2850       }
2851
2852       if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(N1)) {
2853         if (ConstantSDNode *LHSR = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2854           // Turn (X+C1) == C2 --> X == C2-C1
2855           if (N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse()) {
2856             return DAG.getSetCC(VT, N0.getOperand(0),
2857                               DAG.getConstant(RHSC->getValue()-LHSR->getValue(),
2858                                 N0.getValueType()), Cond);
2859           }
2860
2861           // Turn (X^C1) == C2 into X == C1^C2 iff X&~C1 = 0.
2862           if (N0.getOpcode() == ISD::XOR)
2863             // If we know that all of the inverted bits are zero, don't bother
2864             // performing the inversion.
2865             if (TLI.MaskedValueIsZero(N0.getOperand(0), ~LHSR->getValue()))
2866               return DAG.getSetCC(VT, N0.getOperand(0),
2867                               DAG.getConstant(LHSR->getValue()^RHSC->getValue(),
2868                                               N0.getValueType()), Cond);
2869         }
2870
2871         // Turn (C1-X) == C2 --> X == C1-C2
2872         if (ConstantSDNode *SUBC = dyn_cast<ConstantSDNode>(N0.getOperand(0))) {
2873           if (N0.getOpcode() == ISD::SUB && N0.Val->hasOneUse()) {
2874             return DAG.getSetCC(VT, N0.getOperand(1),
2875                              DAG.getConstant(SUBC->getValue()-RHSC->getValue(),
2876                                              N0.getValueType()), Cond);
2877           }
2878         }
2879       }
2880
2881       // Simplify (X+Z) == X -->  Z == 0
2882       if (N0.getOperand(0) == N1)
2883         return DAG.getSetCC(VT, N0.getOperand(1),
2884                         DAG.getConstant(0, N0.getValueType()), Cond);
2885       if (N0.getOperand(1) == N1) {
2886         if (isCommutativeBinOp(N0.getOpcode()))
2887           return DAG.getSetCC(VT, N0.getOperand(0),
2888                           DAG.getConstant(0, N0.getValueType()), Cond);
2889         else {
2890           assert(N0.getOpcode() == ISD::SUB && "Unexpected operation!");
2891           // (Z-X) == X  --> Z == X<<1
2892           SDOperand SH = DAG.getNode(ISD::SHL, N1.getValueType(),
2893                                      N1,
2894                                      DAG.getConstant(1,TLI.getShiftAmountTy()));
2895           AddToWorkList(SH.Val);
2896           return DAG.getSetCC(VT, N0.getOperand(0), SH, Cond);
2897         }
2898       }
2899     }
2900
2901     if (N1.getOpcode() == ISD::ADD || N1.getOpcode() == ISD::SUB ||
2902         N1.getOpcode() == ISD::XOR) {
2903       // Simplify  X == (X+Z) -->  Z == 0
2904       if (N1.getOperand(0) == N0) {
2905         return DAG.getSetCC(VT, N1.getOperand(1),
2906                         DAG.getConstant(0, N1.getValueType()), Cond);
2907       } else if (N1.getOperand(1) == N0) {
2908         if (isCommutativeBinOp(N1.getOpcode())) {
2909           return DAG.getSetCC(VT, N1.getOperand(0),
2910                           DAG.getConstant(0, N1.getValueType()), Cond);
2911         } else {
2912           assert(N1.getOpcode() == ISD::SUB && "Unexpected operation!");
2913           // X == (Z-X)  --> X<<1 == Z
2914           SDOperand SH = DAG.getNode(ISD::SHL, N1.getValueType(), N0,
2915                                      DAG.getConstant(1,TLI.getShiftAmountTy()));
2916           AddToWorkList(SH.Val);
2917           return DAG.getSetCC(VT, SH, N1.getOperand(0), Cond);
2918         }
2919       }
2920     }
2921   }
2922
2923   // Fold away ALL boolean setcc's.
2924   SDOperand Temp;
2925   if (N0.getValueType() == MVT::i1 && foldBooleans) {
2926     switch (Cond) {
2927     default: assert(0 && "Unknown integer setcc!");
2928     case ISD::SETEQ:  // X == Y  -> (X^Y)^1
2929       Temp = DAG.getNode(ISD::XOR, MVT::i1, N0, N1);
2930       N0 = DAG.getNode(ISD::XOR, MVT::i1, Temp, DAG.getConstant(1, MVT::i1));
2931       AddToWorkList(Temp.Val);
2932       break;
2933     case ISD::SETNE:  // X != Y   -->  (X^Y)
2934       N0 = DAG.getNode(ISD::XOR, MVT::i1, N0, N1);
2935       break;
2936     case ISD::SETGT:  // X >s Y   -->  X == 0 & Y == 1  -->  X^1 & Y
2937     case ISD::SETULT: // X <u Y   -->  X == 0 & Y == 1  -->  X^1 & Y
2938       Temp = DAG.getNode(ISD::XOR, MVT::i1, N0, DAG.getConstant(1, MVT::i1));
2939       N0 = DAG.getNode(ISD::AND, MVT::i1, N1, Temp);
2940       AddToWorkList(Temp.Val);
2941       break;
2942     case ISD::SETLT:  // X <s Y   --> X == 1 & Y == 0  -->  Y^1 & X
2943     case ISD::SETUGT: // X >u Y   --> X == 1 & Y == 0  -->  Y^1 & X
2944       Temp = DAG.getNode(ISD::XOR, MVT::i1, N1, DAG.getConstant(1, MVT::i1));
2945       N0 = DAG.getNode(ISD::AND, MVT::i1, N0, Temp);
2946       AddToWorkList(Temp.Val);
2947       break;
2948     case ISD::SETULE: // X <=u Y  --> X == 0 | Y == 1  -->  X^1 | Y
2949     case ISD::SETGE:  // X >=s Y  --> X == 0 | Y == 1  -->  X^1 | Y
2950       Temp = DAG.getNode(ISD::XOR, MVT::i1, N0, DAG.getConstant(1, MVT::i1));
2951       N0 = DAG.getNode(ISD::OR, MVT::i1, N1, Temp);
2952       AddToWorkList(Temp.Val);
2953       break;
2954     case ISD::SETUGE: // X >=u Y  --> X == 1 | Y == 0  -->  Y^1 | X
2955     case ISD::SETLE:  // X <=s Y  --> X == 1 | Y == 0  -->  Y^1 | X
2956       Temp = DAG.getNode(ISD::XOR, MVT::i1, N1, DAG.getConstant(1, MVT::i1));
2957       N0 = DAG.getNode(ISD::OR, MVT::i1, N0, Temp);
2958       break;
2959     }
2960     if (VT != MVT::i1) {
2961       AddToWorkList(N0.Val);
2962       // FIXME: If running after legalize, we probably can't do this.
2963       N0 = DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2964     }
2965     return N0;
2966   }
2967
2968   // Could not fold it.
2969   return SDOperand();
2970 }
2971
2972 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
2973 /// return a DAG expression to select that will generate the same value by
2974 /// multiplying by a magic number.  See:
2975 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
2976 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
2977   MVT::ValueType VT = N->getValueType(0);
2978
2979   // Check to see if we can do this.
2980   if (!TLI.isTypeLegal(VT) || (VT != MVT::i32 && VT != MVT::i64))
2981     return SDOperand();       // BuildSDIV only operates on i32 or i64
2982   if (!TLI.isOperationLegal(ISD::MULHS, VT))
2983     return SDOperand();       // Make sure the target supports MULHS.
2984
2985   int64_t d = cast<ConstantSDNode>(N->getOperand(1))->getSignExtended();
2986   ms magics = (VT == MVT::i32) ? magic32(d) : magic64(d);
2987
2988   // Multiply the numerator (operand 0) by the magic value
2989   SDOperand Q = DAG.getNode(ISD::MULHS, VT, N->getOperand(0),
2990                             DAG.getConstant(magics.m, VT));
2991   // If d > 0 and m < 0, add the numerator
2992   if (d > 0 && magics.m < 0) {
2993     Q = DAG.getNode(ISD::ADD, VT, Q, N->getOperand(0));
2994     AddToWorkList(Q.Val);
2995   }
2996   // If d < 0 and m > 0, subtract the numerator.
2997   if (d < 0 && magics.m > 0) {
2998     Q = DAG.getNode(ISD::SUB, VT, Q, N->getOperand(0));
2999     AddToWorkList(Q.Val);
3000   }
3001   // Shift right algebraic if shift value is nonzero
3002   if (magics.s > 0) {
3003     Q = DAG.getNode(ISD::SRA, VT, Q,
3004                     DAG.getConstant(magics.s, TLI.getShiftAmountTy()));
3005     AddToWorkList(Q.Val);
3006   }
3007   // Extract the sign bit and add it to the quotient
3008   SDOperand T =
3009     DAG.getNode(ISD::SRL, VT, Q, DAG.getConstant(MVT::getSizeInBits(VT)-1,
3010                                                  TLI.getShiftAmountTy()));
3011   AddToWorkList(T.Val);
3012   return DAG.getNode(ISD::ADD, VT, Q, T);
3013 }
3014
3015 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
3016 /// return a DAG expression to select that will generate the same value by
3017 /// multiplying by a magic number.  See:
3018 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
3019 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
3020   MVT::ValueType VT = N->getValueType(0);
3021
3022   // Check to see if we can do this.
3023   if (!TLI.isTypeLegal(VT) || (VT != MVT::i32 && VT != MVT::i64))
3024     return SDOperand();       // BuildUDIV only operates on i32 or i64
3025   if (!TLI.isOperationLegal(ISD::MULHU, VT))
3026     return SDOperand();       // Make sure the target supports MULHU.
3027
3028   uint64_t d = cast<ConstantSDNode>(N->getOperand(1))->getValue();
3029   mu magics = (VT == MVT::i32) ? magicu32(d) : magicu64(d);
3030
3031   // Multiply the numerator (operand 0) by the magic value
3032   SDOperand Q = DAG.getNode(ISD::MULHU, VT, N->getOperand(0),
3033                             DAG.getConstant(magics.m, VT));
3034   AddToWorkList(Q.Val);
3035
3036   if (magics.a == 0) {
3037     return DAG.getNode(ISD::SRL, VT, Q,
3038                        DAG.getConstant(magics.s, TLI.getShiftAmountTy()));
3039   } else {
3040     SDOperand NPQ = DAG.getNode(ISD::SUB, VT, N->getOperand(0), Q);
3041     AddToWorkList(NPQ.Val);
3042     NPQ = DAG.getNode(ISD::SRL, VT, NPQ,
3043                       DAG.getConstant(1, TLI.getShiftAmountTy()));
3044     AddToWorkList(NPQ.Val);
3045     NPQ = DAG.getNode(ISD::ADD, VT, NPQ, Q);
3046     AddToWorkList(NPQ.Val);
3047     return DAG.getNode(ISD::SRL, VT, NPQ,
3048                        DAG.getConstant(magics.s-1, TLI.getShiftAmountTy()));
3049   }
3050 }
3051
3052 // SelectionDAG::Combine - This is the entry point for the file.
3053 //
3054 void SelectionDAG::Combine(bool RunningAfterLegalize) {
3055   /// run - This is the main entry point to this class.
3056   ///
3057   DAGCombiner(*this).Run(RunningAfterLegalize);
3058 }