lib/CodeGen/LiveIntervalAnalysis.cpp

   1 //===-- LiveIntervalAnalysis.cpp - Live Interval Analysis -----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the LiveInterval analysis pass which is used
  11 // by the Linear Scan Register allocator. This pass linearizes the
  12 // basic blocks of the function in DFS order and uses the
  13 // LiveVariables pass to conservatively compute live intervals for
  14 // each virtual and physical register.
  15 //
  16 //===----------------------------------------------------------------------===//
  17
  18 #define DEBUG_TYPE "liveintervals"
  19 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  20 #include "VirtRegMap.h"
  21 #include "llvm/Value.h"
  22 #include "llvm/Analysis/LoopInfo.h"
  23 #include "llvm/CodeGen/LiveVariables.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/MachineInstr.h"
  26 #include "llvm/CodeGen/Passes.h"
  27 #include "llvm/CodeGen/SSARegMap.h"
  28 #include "llvm/Target/MRegisterInfo.h"
  29 #include "llvm/Target/TargetInstrInfo.h"
  30 #include "llvm/Target/TargetMachine.h"
  31 #include "llvm/Support/CommandLine.h"
  32 #include "llvm/Support/Debug.h"
  33 #include "llvm/ADT/SmallSet.h"
  34 #include "llvm/ADT/Statistic.h"
  35 #include "llvm/ADT/STLExtras.h"
  36 #include <algorithm>
  37 #include <cmath>
  38 using namespace llvm;
  39
  40 STATISTIC(numIntervals, "Number of original intervals");
  41 STATISTIC(numIntervalsAfter, "Number of intervals after coalescing");
  42 STATISTIC(numJoins    , "Number of interval joins performed");
  43 STATISTIC(numPeep     , "Number of identity moves eliminated after coalescing");
  44 STATISTIC(numFolded   , "Number of loads/stores folded into instructions");
  45 STATISTIC(numAborts   , "Number of times interval joining aborted");
  46
  47 namespace {
  48   RegisterPass<LiveIntervals> X("liveintervals", "Live Interval Analysis");
  49
  50   static cl::opt<bool>
  51   EnableJoining("join-liveintervals",
  52                 cl::desc("Coallesce copies (default=true)"),
  53                 cl::init(true));
  54 }
  55
  56 void LiveIntervals::getAnalysisUsage(AnalysisUsage &AU) const {
  57   AU.addRequired<LiveVariables>();
  58   AU.addPreservedID(PHIEliminationID);
  59   AU.addRequiredID(PHIEliminationID);
  60   AU.addRequiredID(TwoAddressInstructionPassID);
  61   AU.addRequired<LoopInfo>();
  62   MachineFunctionPass::getAnalysisUsage(AU);
  63 }
  64
  65 void LiveIntervals::releaseMemory() {
  66   mi2iMap_.clear();
  67   i2miMap_.clear();
  68   r2iMap_.clear();
  69   r2rMap_.clear();
  70   JoinedLIs.clear();
  71 }
  72
  73
  74 static bool isZeroLengthInterval(LiveInterval *li) {
  75   for (LiveInterval::Ranges::const_iterator
  76          i = li->ranges.begin(), e = li->ranges.end(); i != e; ++i)
  77     if (i->end - i->start > LiveIntervals::InstrSlots::NUM)
  78       return false;
  79   return true;
  80 }
  81
  82
  83 /// runOnMachineFunction - Register allocate the whole function
  84 ///
  85 bool LiveIntervals::runOnMachineFunction(MachineFunction &fn) {
  86   mf_ = &fn;
  87   tm_ = &fn.getTarget();
  88   mri_ = tm_->getRegisterInfo();
  89   tii_ = tm_->getInstrInfo();
  90   lv_ = &getAnalysis<LiveVariables>();
  91   r2rMap_.grow(mf_->getSSARegMap()->getLastVirtReg());
  92   allocatableRegs_ = mri_->getAllocatableSet(fn);
  93   for (MRegisterInfo::regclass_iterator I = mri_->regclass_begin(),
  94          E = mri_->regclass_end(); I != E; ++I)
  95     allocatableRCRegs_.insert(std::make_pair(*I,mri_->getAllocatableSet(fn, *I)));
  96
  97   // Number MachineInstrs and MachineBasicBlocks.
  98   // Initialize MBB indexes to a sentinal.
  99   MBB2IdxMap.resize(mf_->getNumBlockIDs(), ~0U);
 100
 101   unsigned MIIndex = 0;
 102   for (MachineFunction::iterator MBB = mf_->begin(), E = mf_->end();
 103        MBB != E; ++MBB) {
 104     // Set the MBB2IdxMap entry for this MBB.
 105     MBB2IdxMap[MBB->getNumber()] = MIIndex;
 106
 107     for (MachineBasicBlock::iterator I = MBB->begin(), E = MBB->end();
 108          I != E; ++I) {
 109       bool inserted = mi2iMap_.insert(std::make_pair(I, MIIndex)).second;
 110       assert(inserted && "multiple MachineInstr -> index mappings");
 111       i2miMap_.push_back(I);
 112       MIIndex += InstrSlots::NUM;
 113     }
 114   }
 115
 116   computeIntervals();
 117
 118   numIntervals += getNumIntervals();
 119
 120   DOUT << "********** INTERVALS **********\n";
 121   for (iterator I = begin(), E = end(); I != E; ++I) {
 122     I->second.print(DOUT, mri_);
 123     DOUT << "\n";
 124   }
 125
 126   // Join (coallesce) intervals if requested.
 127   if (EnableJoining) {
 128     joinIntervals();
 129     DOUT << "********** INTERVALS POST JOINING **********\n";
 130     for (iterator I = begin(), E = end(); I != E; ++I) {
 131       I->second.print(DOUT, mri_);
 132       DOUT << "\n";
 133     }
 134   }
 135
 136   numIntervalsAfter += getNumIntervals();
 137
 138   // perform a final pass over the instructions and compute spill
 139   // weights, coalesce virtual registers and remove identity moves.
 140   const LoopInfo &loopInfo = getAnalysis<LoopInfo>();
 141
 142   for (MachineFunction::iterator mbbi = mf_->begin(), mbbe = mf_->end();
 143        mbbi != mbbe; ++mbbi) {
 144     MachineBasicBlock* mbb = mbbi;
 145     unsigned loopDepth = loopInfo.getLoopDepth(mbb->getBasicBlock());
 146
 147     for (MachineBasicBlock::iterator mii = mbb->begin(), mie = mbb->end();
 148          mii != mie; ) {
 149       // if the move will be an identity move delete it
 150       unsigned srcReg, dstReg, RegRep;
 151       if (tii_->isMoveInstr(*mii, srcReg, dstReg) &&
 152           (RegRep = rep(srcReg)) == rep(dstReg)) {
 153         // remove from def list
 154         LiveInterval &RegInt = getOrCreateInterval(RegRep);
 155         MachineOperand *MO = mii->findRegisterDefOperand(dstReg);
 156         // If def of this move instruction is dead, remove its live range from
 157         // the dstination register's live interval.
 158         if (MO->isDead()) {
 159           unsigned MoveIdx = getDefIndex(getInstructionIndex(mii));
 160           LiveInterval::iterator MLR = RegInt.FindLiveRangeContaining(MoveIdx);
 161           RegInt.removeRange(MLR->start, MoveIdx+1);
 162           if (RegInt.empty())
 163             removeInterval(RegRep);
 164         }
 165         RemoveMachineInstrFromMaps(mii);
 166         mii = mbbi->erase(mii);
 167         ++numPeep;
 168       } else {
 169         SmallSet<unsigned, 4> UniqueUses;
 170         for (unsigned i = 0, e = mii->getNumOperands(); i != e; ++i) {
 171           const MachineOperand &mop = mii->getOperand(i);
 172           if (mop.isRegister() && mop.getReg() &&
 173               MRegisterInfo::isVirtualRegister(mop.getReg())) {
 174             // replace register with representative register
 175             unsigned reg = rep(mop.getReg());
 176             mii->getOperand(i).setReg(reg);
 177
 178             // Multiple uses of reg by the same instruction. It should not
 179             // contribute to spill weight again.
 180             if (UniqueUses.count(reg) != 0)
 181               continue;
 182             LiveInterval &RegInt = getInterval(reg);
 183             float w = (mop.isUse()+mop.isDef()) * powf(10.0F, (float)loopDepth);
 184             // If the definition instruction is re-materializable, its spill
 185             // weight is half of what it would have been normally unless it's
 186             // a load from fixed stack slot.
 187             int Dummy;
 188             if (RegInt.remat && !tii_->isLoadFromStackSlot(RegInt.remat, Dummy))
 189               w /= 2;
 190             RegInt.weight += w;
 191             UniqueUses.insert(reg);
 192           }
 193         }
 194         ++mii;
 195       }
 196     }
 197   }
 198
 199   for (iterator I = begin(), E = end(); I != E; ++I) {
 200     LiveInterval &LI = I->second;
 201     if (MRegisterInfo::isVirtualRegister(LI.reg)) {
 202       // If the live interval length is essentially zero, i.e. in every live
 203       // range the use follows def immediately, it doesn't make sense to spill
 204       // it and hope it will be easier to allocate for this li.
 205       if (isZeroLengthInterval(&LI))
 206         LI.weight = HUGE_VALF;
 207
 208       // Slightly prefer live interval that has been assigned a preferred reg.
 209       if (LI.preference)
 210         LI.weight *= 1.01F;
 211
 212       // Divide the weight of the interval by its size.  This encourages
 213       // spilling of intervals that are large and have few uses, and
 214       // discourages spilling of small intervals with many uses.
 215       LI.weight /= LI.getSize();
 216     }
 217   }
 218
 219   DEBUG(dump());
 220   return true;
 221 }
 222
 223 /// print - Implement the dump method.
 224 void LiveIntervals::print(std::ostream &O, const Module* ) const {
 225   O << "********** INTERVALS **********\n";
 226   for (const_iterator I = begin(), E = end(); I != E; ++I) {
 227     I->second.print(DOUT, mri_);
 228     DOUT << "\n";
 229   }
 230
 231   O << "********** MACHINEINSTRS **********\n";
 232   for (MachineFunction::iterator mbbi = mf_->begin(), mbbe = mf_->end();
 233        mbbi != mbbe; ++mbbi) {
 234     O << ((Value*)mbbi->getBasicBlock())->getName() << ":\n";
 235     for (MachineBasicBlock::iterator mii = mbbi->begin(),
 236            mie = mbbi->end(); mii != mie; ++mii) {
 237       O << getInstructionIndex(mii) << '\t' << *mii;
 238     }
 239   }
 240 }
 241
 242 /// CreateNewLiveInterval - Create a new live interval with the given live
 243 /// ranges. The new live interval will have an infinite spill weight.
 244 LiveInterval&
 245 LiveIntervals::CreateNewLiveInterval(const LiveInterval *LI,
 246                                      const std::vector<LiveRange> &LRs) {
 247   const TargetRegisterClass *RC = mf_->getSSARegMap()->getRegClass(LI->reg);
 248
 249   // Create a new virtual register for the spill interval.
 250   unsigned NewVReg = mf_->getSSARegMap()->createVirtualRegister(RC);
 251
 252   // Replace the old virtual registers in the machine operands with the shiny
 253   // new one.
 254   for (std::vector<LiveRange>::const_iterator
 255          I = LRs.begin(), E = LRs.end(); I != E; ++I) {
 256     unsigned Index = getBaseIndex(I->start);
 257     unsigned End = getBaseIndex(I->end - 1) + InstrSlots::NUM;
 258
 259     for (; Index != End; Index += InstrSlots::NUM) {
 260       // Skip deleted instructions
 261       while (Index != End && !getInstructionFromIndex(Index))
 262         Index += InstrSlots::NUM;
 263
 264       if (Index == End) break;
 265
 266       MachineInstr *MI = getInstructionFromIndex(Index);
 267
 268       for (unsigned J = 0, e = MI->getNumOperands(); J != e; ++J) {
 269         MachineOperand &MOp = MI->getOperand(J);
 270         if (MOp.isRegister() && rep(MOp.getReg()) == LI->reg)
 271           MOp.setReg(NewVReg);
 272       }
 273     }
 274   }
 275
 276   LiveInterval &NewLI = getOrCreateInterval(NewVReg);
 277
 278   // The spill weight is now infinity as it cannot be spilled again
 279   NewLI.weight = float(HUGE_VAL);
 280
 281   for (std::vector<LiveRange>::const_iterator
 282          I = LRs.begin(), E = LRs.end(); I != E; ++I) {
 283     DOUT << "  Adding live range " << *I << " to new interval\n";
 284     NewLI.addRange(*I);
 285   }
 286
 287   DOUT << "Created new live interval " << NewLI << "\n";
 288   return NewLI;
 289 }
 290
 291 std::vector<LiveInterval*> LiveIntervals::
 292 addIntervalsForSpills(const LiveInterval &li, VirtRegMap &vrm, int slot) {
 293   // since this is called after the analysis is done we don't know if
 294   // LiveVariables is available
 295   lv_ = getAnalysisToUpdate<LiveVariables>();
 296
 297   std::vector<LiveInterval*> added;
 298
 299   assert(li.weight != HUGE_VALF &&
 300          "attempt to spill already spilled interval!");
 301
 302   DOUT << "\t\t\t\tadding intervals for spills for interval: ";
 303   li.print(DOUT, mri_);
 304   DOUT << '\n';
 305
 306   const TargetRegisterClass* rc = mf_->getSSARegMap()->getRegClass(li.reg);
 307
 308   for (LiveInterval::Ranges::const_iterator
 309          i = li.ranges.begin(), e = li.ranges.end(); i != e; ++i) {
 310     unsigned index = getBaseIndex(i->start);
 311     unsigned end = getBaseIndex(i->end-1) + InstrSlots::NUM;
 312     for (; index != end; index += InstrSlots::NUM) {
 313       // skip deleted instructions
 314       while (index != end && !getInstructionFromIndex(index))
 315         index += InstrSlots::NUM;
 316       if (index == end) break;
 317
 318       MachineInstr *MI = getInstructionFromIndex(index);
 319
 320     RestartInstruction:
 321       for (unsigned i = 0; i != MI->getNumOperands(); ++i) {
 322         MachineOperand& mop = MI->getOperand(i);
 323         if (mop.isRegister() && mop.getReg() == li.reg) {
 324           MachineInstr *fmi = li.remat ? NULL
 325             : mri_->foldMemoryOperand(MI, i, slot);
 326           if (fmi) {
 327             // Attempt to fold the memory reference into the instruction.  If we
 328             // can do this, we don't need to insert spill code.
 329             if (lv_)
 330               lv_->instructionChanged(MI, fmi);
 331             MachineBasicBlock &MBB = *MI->getParent();
 332             vrm.virtFolded(li.reg, MI, i, fmi);
 333             mi2iMap_.erase(MI);
 334             i2miMap_[index/InstrSlots::NUM] = fmi;
 335             mi2iMap_[fmi] = index;
 336             MI = MBB.insert(MBB.erase(MI), fmi);
 337             ++numFolded;
 338             // Folding the load/store can completely change the instruction in
 339             // unpredictable ways, rescan it from the beginning.
 340             goto RestartInstruction;
 341           } else {
 342             // Create a new virtual register for the spill interval.
 343             unsigned NewVReg = mf_->getSSARegMap()->createVirtualRegister(rc);
 344
 345             // Scan all of the operands of this instruction rewriting operands
 346             // to use NewVReg instead of li.reg as appropriate.  We do this for
 347             // two reasons:
 348             //
 349             //   1. If the instr reads the same spilled vreg multiple times, we
 350             //      want to reuse the NewVReg.
 351             //   2. If the instr is a two-addr instruction, we are required to
 352             //      keep the src/dst regs pinned.
 353             //
 354             // Keep track of whether we replace a use and/or def so that we can
 355             // create the spill interval with the appropriate range.
 356             mop.setReg(NewVReg);
 357
 358             bool HasUse = mop.isUse();
 359             bool HasDef = mop.isDef();
 360             for (unsigned j = i+1, e = MI->getNumOperands(); j != e; ++j) {
 361               if (MI->getOperand(j).isReg() &&
 362                   MI->getOperand(j).getReg() == li.reg) {
 363                 MI->getOperand(j).setReg(NewVReg);
 364                 HasUse |= MI->getOperand(j).isUse();
 365                 HasDef |= MI->getOperand(j).isDef();
 366               }
 367             }
 368
 369             // create a new register for this spill
 370             vrm.grow();
 371             if (li.remat)
 372               vrm.setVirtIsReMaterialized(NewVReg, li.remat);
 373             vrm.assignVirt2StackSlot(NewVReg, slot);
 374             LiveInterval &nI = getOrCreateInterval(NewVReg);
 375             nI.remat = li.remat;
 376             assert(nI.empty());
 377
 378             // the spill weight is now infinity as it
 379             // cannot be spilled again
 380             nI.weight = HUGE_VALF;
 381
 382             if (HasUse) {
 383               LiveRange LR(getLoadIndex(index), getUseIndex(index),
 384                            nI.getNextValue(~0U, 0));
 385               DOUT << " +" << LR;
 386               nI.addRange(LR);
 387             }
 388             if (HasDef) {
 389               LiveRange LR(getDefIndex(index), getStoreIndex(index),
 390                            nI.getNextValue(~0U, 0));
 391               DOUT << " +" << LR;
 392               nI.addRange(LR);
 393             }
 394
 395             added.push_back(&nI);
 396
 397             // update live variables if it is available
 398             if (lv_)
 399               lv_->addVirtualRegisterKilled(NewVReg, MI);
 400
 401             DOUT << "\t\t\t\tadded new interval: ";
 402             nI.print(DOUT, mri_);
 403             DOUT << '\n';
 404           }
 405         }
 406       }
 407     }
 408   }
 409
 410   return added;
 411 }
 412
 413 void LiveIntervals::printRegName(unsigned reg) const {
 414   if (MRegisterInfo::isPhysicalRegister(reg))
 415     cerr << mri_->getName(reg);
 416   else
 417     cerr << "%reg" << reg;
 418 }
 419
 420 /// isReDefinedByTwoAddr - Returns true if the Reg re-definition is due to
 421 /// two addr elimination.
 422 static bool isReDefinedByTwoAddr(MachineInstr *MI, unsigned Reg,
 423                                 const TargetInstrInfo *TII) {
 424   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 425     MachineOperand &MO1 = MI->getOperand(i);
 426     if (MO1.isRegister() && MO1.isDef() && MO1.getReg() == Reg) {
 427       for (unsigned j = i+1; j < e; ++j) {
 428         MachineOperand &MO2 = MI->getOperand(j);
 429         if (MO2.isRegister() && MO2.isUse() && MO2.getReg() == Reg &&
 430             MI->getInstrDescriptor()->
 431             getOperandConstraint(j, TOI::TIED_TO) == (int)i)
 432           return true;
 433       }
 434     }
 435   }
 436   return false;
 437 }
 438
 439 void LiveIntervals::handleVirtualRegisterDef(MachineBasicBlock *mbb,
 440                                              MachineBasicBlock::iterator mi,
 441                                              unsigned MIIdx,
 442                                              LiveInterval &interval) {
 443   DOUT << "\t\tregister: "; DEBUG(printRegName(interval.reg));
 444   LiveVariables::VarInfo& vi = lv_->getVarInfo(interval.reg);
 445
 446   // Virtual registers may be defined multiple times (due to phi
 447   // elimination and 2-addr elimination).  Much of what we do only has to be
 448   // done once for the vreg.  We use an empty interval to detect the first
 449   // time we see a vreg.
 450   if (interval.empty()) {
 451     // Remember if the definition can be rematerialized. All load's from fixed
 452     // stack slots are re-materializable.
 453     int FrameIdx = 0;
 454     if (vi.DefInst &&
 455         (tii_->isReMaterializable(vi.DefInst->getOpcode()) ||
 456          (tii_->isLoadFromStackSlot(vi.DefInst, FrameIdx) &&
 457           mf_->getFrameInfo()->isFixedObjectIndex(FrameIdx))))
 458       interval.remat = vi.DefInst;
 459
 460     // Get the Idx of the defining instructions.
 461     unsigned defIndex = getDefIndex(MIIdx);
 462
 463     unsigned ValNum;
 464     unsigned SrcReg, DstReg;
 465     if (!tii_->isMoveInstr(*mi, SrcReg, DstReg))
 466       ValNum = interval.getNextValue(~0U, 0);
 467     else
 468       ValNum = interval.getNextValue(defIndex, SrcReg);
 469
 470     assert(ValNum == 0 && "First value in interval is not 0?");
 471     ValNum = 0;  // Clue in the optimizer.
 472
 473     // Loop over all of the blocks that the vreg is defined in.  There are
 474     // two cases we have to handle here.  The most common case is a vreg
 475     // whose lifetime is contained within a basic block.  In this case there
 476     // will be a single kill, in MBB, which comes after the definition.
 477     if (vi.Kills.size() == 1 && vi.Kills[0]->getParent() == mbb) {
 478       // FIXME: what about dead vars?
 479       unsigned killIdx;
 480       if (vi.Kills[0] != mi)
 481         killIdx = getUseIndex(getInstructionIndex(vi.Kills[0]))+1;
 482       else
 483         killIdx = defIndex+1;
 484
 485       // If the kill happens after the definition, we have an intra-block
 486       // live range.
 487       if (killIdx > defIndex) {
 488         assert(vi.AliveBlocks.none() &&
 489                "Shouldn't be alive across any blocks!");
 490         LiveRange LR(defIndex, killIdx, ValNum);
 491         interval.addRange(LR);
 492         DOUT << " +" << LR << "\n";
 493         return;
 494       }
 495     }
 496
 497     // The other case we handle is when a virtual register lives to the end
 498     // of the defining block, potentially live across some blocks, then is
 499     // live into some number of blocks, but gets killed.  Start by adding a
 500     // range that goes from this definition to the end of the defining block.
 501     LiveRange NewLR(defIndex,
 502                     getInstructionIndex(&mbb->back()) + InstrSlots::NUM,
 503                     ValNum);
 504     DOUT << " +" << NewLR;
 505     interval.addRange(NewLR);
 506
 507     // Iterate over all of the blocks that the variable is completely
 508     // live in, adding [insrtIndex(begin), instrIndex(end)+4) to the
 509     // live interval.
 510     for (unsigned i = 0, e = vi.AliveBlocks.size(); i != e; ++i) {
 511       if (vi.AliveBlocks[i]) {
 512         MachineBasicBlock *MBB = mf_->getBlockNumbered(i);
 513         if (!MBB->empty()) {
 514           LiveRange LR(getMBBStartIdx(i),
 515                        getInstructionIndex(&MBB->back()) + InstrSlots::NUM,
 516                        ValNum);
 517           interval.addRange(LR);
 518           DOUT << " +" << LR;
 519         }
 520       }
 521     }
 522
 523     // Finally, this virtual register is live from the start of any killing
 524     // block to the 'use' slot of the killing instruction.
 525     for (unsigned i = 0, e = vi.Kills.size(); i != e; ++i) {
 526       MachineInstr *Kill = vi.Kills[i];
 527       LiveRange LR(getMBBStartIdx(Kill->getParent()),
 528                    getUseIndex(getInstructionIndex(Kill))+1,
 529                    ValNum);
 530       interval.addRange(LR);
 531       DOUT << " +" << LR;
 532     }
 533
 534   } else {
 535     // Can no longer safely assume definition is rematerializable.
 536     interval.remat = NULL;
 537
 538     // If this is the second time we see a virtual register definition, it
 539     // must be due to phi elimination or two addr elimination.  If this is
 540     // the result of two address elimination, then the vreg is one of the
 541     // def-and-use register operand.
 542     if (isReDefinedByTwoAddr(mi, interval.reg, tii_)) {
 543       // If this is a two-address definition, then we have already processed
 544       // the live range.  The only problem is that we didn't realize there
 545       // are actually two values in the live interval.  Because of this we
 546       // need to take the LiveRegion that defines this register and split it
 547       // into two values.
 548       unsigned DefIndex = getDefIndex(getInstructionIndex(vi.DefInst));
 549       unsigned RedefIndex = getDefIndex(MIIdx);
 550
 551       // Delete the initial value, which should be short and continuous,
 552       // because the 2-addr copy must be in the same MBB as the redef.
 553       interval.removeRange(DefIndex, RedefIndex);
 554
 555       // Two-address vregs should always only be redefined once.  This means
 556       // that at this point, there should be exactly one value number in it.
 557       assert(interval.containsOneValue() && "Unexpected 2-addr liveint!");
 558
 559       // The new value number (#1) is defined by the instruction we claimed
 560       // defined value #0.
 561       unsigned ValNo = interval.getNextValue(0, 0);
 562       interval.setValueNumberInfo(1, interval.getValNumInfo(0));
 563
 564       // Value#0 is now defined by the 2-addr instruction.
 565       interval.setValueNumberInfo(0, std::make_pair(~0U, 0U));
 566
 567       // Add the new live interval which replaces the range for the input copy.
 568       LiveRange LR(DefIndex, RedefIndex, ValNo);
 569       DOUT << " replace range with " << LR;
 570       interval.addRange(LR);
 571
 572       // If this redefinition is dead, we need to add a dummy unit live
 573       // range covering the def slot.
 574       if (lv_->RegisterDefIsDead(mi, interval.reg))
 575         interval.addRange(LiveRange(RedefIndex, RedefIndex+1, 0));
 576
 577       DOUT << " RESULT: ";
 578       interval.print(DOUT, mri_);
 579
 580     } else {
 581       // Otherwise, this must be because of phi elimination.  If this is the
 582       // first redefinition of the vreg that we have seen, go back and change
 583       // the live range in the PHI block to be a different value number.
 584       if (interval.containsOneValue()) {
 585         assert(vi.Kills.size() == 1 &&
 586                "PHI elimination vreg should have one kill, the PHI itself!");
 587
 588         // Remove the old range that we now know has an incorrect number.
 589         MachineInstr *Killer = vi.Kills[0];
 590         unsigned Start = getMBBStartIdx(Killer->getParent());
 591         unsigned End = getUseIndex(getInstructionIndex(Killer))+1;
 592         DOUT << " Removing [" << Start << "," << End << "] from: ";
 593         interval.print(DOUT, mri_); DOUT << "\n";
 594         interval.removeRange(Start, End);
 595         DOUT << " RESULT: "; interval.print(DOUT, mri_);
 596
 597         // Replace the interval with one of a NEW value number.  Note that this
 598         // value number isn't actually defined by an instruction, weird huh? :)
 599         LiveRange LR(Start, End, interval.getNextValue(~0U, 0));
 600         DOUT << " replace range with " << LR;
 601         interval.addRange(LR);
 602         DOUT << " RESULT: "; interval.print(DOUT, mri_);
 603       }
 604
 605       // In the case of PHI elimination, each variable definition is only
 606       // live until the end of the block.  We've already taken care of the
 607       // rest of the live range.
 608       unsigned defIndex = getDefIndex(MIIdx);
 609
 610       unsigned ValNum;
 611       unsigned SrcReg, DstReg;
 612       if (!tii_->isMoveInstr(*mi, SrcReg, DstReg))
 613         ValNum = interval.getNextValue(~0U, 0);
 614       else
 615         ValNum = interval.getNextValue(defIndex, SrcReg);
 616
 617       LiveRange LR(defIndex,
 618                    getInstructionIndex(&mbb->back()) + InstrSlots::NUM, ValNum);
 619       interval.addRange(LR);
 620       DOUT << " +" << LR;
 621     }
 622   }
 623
 624   DOUT << '\n';
 625 }
 626
 627 void LiveIntervals::handlePhysicalRegisterDef(MachineBasicBlock *MBB,
 628                                               MachineBasicBlock::iterator mi,
 629                                               unsigned MIIdx,
 630                                               LiveInterval &interval,
 631                                               unsigned SrcReg) {
 632   // A physical register cannot be live across basic block, so its
 633   // lifetime must end somewhere in its defining basic block.
 634   DOUT << "\t\tregister: "; DEBUG(printRegName(interval.reg));
 635
 636   unsigned baseIndex = MIIdx;
 637   unsigned start = getDefIndex(baseIndex);
 638   unsigned end = start;
 639
 640   // If it is not used after definition, it is considered dead at
 641   // the instruction defining it. Hence its interval is:
 642   // [defSlot(def), defSlot(def)+1)
 643   if (lv_->RegisterDefIsDead(mi, interval.reg)) {
 644     DOUT << " dead";
 645     end = getDefIndex(start) + 1;
 646     goto exit;
 647   }
 648
 649   // If it is not dead on definition, it must be killed by a
 650   // subsequent instruction. Hence its interval is:
 651   // [defSlot(def), useSlot(kill)+1)
 652   while (++mi != MBB->end()) {
 653     baseIndex += InstrSlots::NUM;
 654     if (lv_->KillsRegister(mi, interval.reg)) {
 655       DOUT << " killed";
 656       end = getUseIndex(baseIndex) + 1;
 657       goto exit;
 658     } else if (lv_->ModifiesRegister(mi, interval.reg)) {
 659       // Another instruction redefines the register before it is ever read.
 660       // Then the register is essentially dead at the instruction that defines
 661       // it. Hence its interval is:
 662       // [defSlot(def), defSlot(def)+1)
 663       DOUT << " dead";
 664       end = getDefIndex(start) + 1;
 665       goto exit;
 666     }
 667   }
 668
 669   // The only case we should have a dead physreg here without a killing or
 670   // instruction where we know it's dead is if it is live-in to the function
 671   // and never used.
 672   assert(!SrcReg && "physreg was not killed in defining block!");
 673   end = getDefIndex(start) + 1;  // It's dead.
 674
 675 exit:
 676   assert(start < end && "did not find end of interval?");
 677
 678   LiveRange LR(start, end, interval.getNextValue(SrcReg != 0 ? start : ~0U,
 679                                                  SrcReg));
 680   interval.addRange(LR);
 681   DOUT << " +" << LR << '\n';
 682 }
 683
 684 void LiveIntervals::handleRegisterDef(MachineBasicBlock *MBB,
 685                                       MachineBasicBlock::iterator MI,
 686                                       unsigned MIIdx,
 687                                       unsigned reg) {
 688   if (MRegisterInfo::isVirtualRegister(reg))
 689     handleVirtualRegisterDef(MBB, MI, MIIdx, getOrCreateInterval(reg));
 690   else if (allocatableRegs_[reg]) {
 691     unsigned SrcReg, DstReg;
 692     if (!tii_->isMoveInstr(*MI, SrcReg, DstReg))
 693       SrcReg = 0;
 694     handlePhysicalRegisterDef(MBB, MI, MIIdx, getOrCreateInterval(reg), SrcReg);
 695     for (const unsigned* AS = mri_->getAliasSet(reg); *AS; ++AS)
 696       handlePhysicalRegisterDef(MBB, MI, MIIdx, getOrCreateInterval(*AS), 0);
 697   }
 698 }
 699
 700 void LiveIntervals::handleLiveInRegister(MachineBasicBlock *MBB,
 701                                          unsigned MIIdx,
 702                                          LiveInterval &interval) {
 703   DOUT << "\t\tlivein register: "; DEBUG(printRegName(interval.reg));
 704
 705   // Look for kills, if it reaches a def before it's killed, then it shouldn't
 706   // be considered a livein.
 707   MachineBasicBlock::iterator mi = MBB->begin();
 708   unsigned baseIndex = MIIdx;
 709   unsigned start = baseIndex;
 710   unsigned end = start;
 711   while (mi != MBB->end()) {
 712     if (lv_->KillsRegister(mi, interval.reg)) {
 713       DOUT << " killed";
 714       end = getUseIndex(baseIndex) + 1;
 715       goto exit;
 716     } else if (lv_->ModifiesRegister(mi, interval.reg)) {
 717       // Another instruction redefines the register before it is ever read.
 718       // Then the register is essentially dead at the instruction that defines
 719       // it. Hence its interval is:
 720       // [defSlot(def), defSlot(def)+1)
 721       DOUT << " dead";
 722       end = getDefIndex(start) + 1;
 723       goto exit;
 724     }
 725
 726     baseIndex += InstrSlots::NUM;
 727     ++mi;
 728   }
 729
 730 exit:
 731   assert(start < end && "did not find end of interval?");
 732
 733   LiveRange LR(start, end, interval.getNextValue(~0U, 0));
 734   DOUT << " +" << LR << '\n';
 735   interval.addRange(LR);
 736 }
 737
 738 /// computeIntervals - computes the live intervals for virtual
 739 /// registers. for some ordering of the machine instructions [1,N] a
 740 /// live interval is an interval [i, j) where 1 <= i <= j < N for
 741 /// which a variable is live
 742 void LiveIntervals::computeIntervals() {
 743   DOUT << "********** COMPUTING LIVE INTERVALS **********\n"
 744        << "********** Function: "
 745        << ((Value*)mf_->getFunction())->getName() << '\n';
 746   // Track the index of the current machine instr.
 747   unsigned MIIndex = 0;
 748   for (MachineFunction::iterator MBBI = mf_->begin(), E = mf_->end();
 749        MBBI != E; ++MBBI) {
 750     MachineBasicBlock *MBB = MBBI;
 751     DOUT << ((Value*)MBB->getBasicBlock())->getName() << ":\n";
 752
 753     MachineBasicBlock::iterator MI = MBB->begin(), miEnd = MBB->end();
 754
 755     if (MBB->livein_begin() != MBB->livein_end()) {
 756       // Create intervals for live-ins to this BB first.
 757       for (MachineBasicBlock::const_livein_iterator LI = MBB->livein_begin(),
 758              LE = MBB->livein_end(); LI != LE; ++LI) {
 759         handleLiveInRegister(MBB, MIIndex, getOrCreateInterval(*LI));
 760         for (const unsigned* AS = mri_->getAliasSet(*LI); *AS; ++AS)
 761           handleLiveInRegister(MBB, MIIndex, getOrCreateInterval(*AS));
 762       }
 763     }
 764
 765     for (; MI != miEnd; ++MI) {
 766       DOUT << MIIndex << "\t" << *MI;
 767
 768       // Handle defs.
 769       for (int i = MI->getNumOperands() - 1; i >= 0; --i) {
 770         MachineOperand &MO = MI->getOperand(i);
 771         // handle register defs - build intervals
 772         if (MO.isRegister() && MO.getReg() && MO.isDef())
 773           handleRegisterDef(MBB, MI, MIIndex, MO.getReg());
 774       }
 775
 776       MIIndex += InstrSlots::NUM;
 777     }
 778   }
 779 }
 780
 781 /// AdjustCopiesBackFrom - We found a non-trivially-coallescable copy with IntA
 782 /// being the source and IntB being the dest, thus this defines a value number
 783 /// in IntB.  If the source value number (in IntA) is defined by a copy from B,
 784 /// see if we can merge these two pieces of B into a single value number,
 785 /// eliminating a copy.  For example:
 786 ///
 787 ///  A3 = B0
 788 ///    ...
 789 ///  B1 = A3      <- this copy
 790 ///
 791 /// In this case, B0 can be extended to where the B1 copy lives, allowing the B1
 792 /// value number to be replaced with B0 (which simplifies the B liveinterval).
 793 ///
 794 /// This returns true if an interval was modified.
 795 ///
 796 bool LiveIntervals::AdjustCopiesBackFrom(LiveInterval &IntA, LiveInterval &IntB,
 797                                          MachineInstr *CopyMI) {
 798   unsigned CopyIdx = getDefIndex(getInstructionIndex(CopyMI));
 799
 800   // BValNo is a value number in B that is defined by a copy from A.  'B3' in
 801   // the example above.
 802   LiveInterval::iterator BLR = IntB.FindLiveRangeContaining(CopyIdx);
 803   unsigned BValNo = BLR->ValId;
 804
 805   // Get the location that B is defined at.  Two options: either this value has
 806   // an unknown definition point or it is defined at CopyIdx.  If unknown, we
 807   // can't process it.
 808   unsigned BValNoDefIdx = IntB.getInstForValNum(BValNo);
 809   if (BValNoDefIdx == ~0U) return false;
 810   assert(BValNoDefIdx == CopyIdx &&
 811          "Copy doesn't define the value?");
 812
 813   // AValNo is the value number in A that defines the copy, A0 in the example.
 814   LiveInterval::iterator AValLR = IntA.FindLiveRangeContaining(CopyIdx-1);
 815   unsigned AValNo = AValLR->ValId;
 816
 817   // If AValNo is defined as a copy from IntB, we can potentially process this.
 818
 819   // Get the instruction that defines this value number.
 820   unsigned SrcReg = IntA.getSrcRegForValNum(AValNo);
 821   if (!SrcReg) return false;  // Not defined by a copy.
 822
 823   // If the value number is not defined by a copy instruction, ignore it.
 824
 825   // If the source register comes from an interval other than IntB, we can't
 826   // handle this.
 827   if (rep(SrcReg) != IntB.reg) return false;
 828
 829   // Get the LiveRange in IntB that this value number starts with.
 830   unsigned AValNoInstIdx = IntA.getInstForValNum(AValNo);
 831   LiveInterval::iterator ValLR = IntB.FindLiveRangeContaining(AValNoInstIdx-1);
 832
 833   // Make sure that the end of the live range is inside the same block as
 834   // CopyMI.
 835   MachineInstr *ValLREndInst = getInstructionFromIndex(ValLR->end-1);
 836   if (!ValLREndInst ||
 837       ValLREndInst->getParent() != CopyMI->getParent()) return false;
 838
 839   // Okay, we now know that ValLR ends in the same block that the CopyMI
 840   // live-range starts.  If there are no intervening live ranges between them in
 841   // IntB, we can merge them.
 842   if (ValLR+1 != BLR) return false;
 843
 844   DOUT << "\nExtending: "; IntB.print(DOUT, mri_);
 845
 846   // We are about to delete CopyMI, so need to remove it as the 'instruction
 847   // that defines this value #'.
 848   IntB.setValueNumberInfo(BValNo, std::make_pair(~0U, 0));
 849
 850   // Okay, we can merge them.  We need to insert a new liverange:
 851   // [ValLR.end, BLR.begin) of either value number, then we merge the
 852   // two value numbers.
 853   unsigned FillerStart = ValLR->end, FillerEnd = BLR->start;
 854   IntB.addRange(LiveRange(FillerStart, FillerEnd, BValNo));
 855
 856   // If the IntB live range is assigned to a physical register, and if that
 857   // physreg has aliases,
 858   if (MRegisterInfo::isPhysicalRegister(IntB.reg)) {
 859     for (const unsigned *AS = mri_->getAliasSet(IntB.reg); *AS; ++AS) {
 860       LiveInterval &AliasLI = getInterval(*AS);
 861       AliasLI.addRange(LiveRange(FillerStart, FillerEnd,
 862                                  AliasLI.getNextValue(~0U, 0)));
 863     }
 864   }
 865
 866   // Okay, merge "B1" into the same value number as "B0".
 867   if (BValNo != ValLR->ValId)
 868     IntB.MergeValueNumberInto(BValNo, ValLR->ValId);
 869   DOUT << "   result = "; IntB.print(DOUT, mri_);
 870   DOUT << "\n";
 871
 872   // If the source instruction was killing the source register before the
 873   // merge, unset the isKill marker given the live range has been extended.
 874   int UIdx = ValLREndInst->findRegisterUseOperand(IntB.reg, true);
 875   if (UIdx != -1)
 876     ValLREndInst->getOperand(UIdx).unsetIsKill();
 877
 878   // Finally, delete the copy instruction.
 879   RemoveMachineInstrFromMaps(CopyMI);
 880   CopyMI->eraseFromParent();
 881   ++numPeep;
 882   return true;
 883 }
 884
 885
 886 /// JoinCopy - Attempt to join intervals corresponding to SrcReg/DstReg,
 887 /// which are the src/dst of the copy instruction CopyMI.  This returns true
 888 /// if the copy was successfully coallesced away, or if it is never possible
 889 /// to coallesce this copy, due to register constraints.  It returns
 890 /// false if it is not currently possible to coallesce this interval, but
 891 /// it may be possible if other things get coallesced.
 892 bool LiveIntervals::JoinCopy(MachineInstr *CopyMI,
 893                              unsigned SrcReg, unsigned DstReg, bool PhysOnly) {
 894   DOUT << getInstructionIndex(CopyMI) << '\t' << *CopyMI;
 895
 896   // Get representative registers.
 897   unsigned repSrcReg = rep(SrcReg);
 898   unsigned repDstReg = rep(DstReg);
 899
 900   // If they are already joined we continue.
 901   if (repSrcReg == repDstReg) {
 902     DOUT << "\tCopy already coallesced.\n";
 903     return true;  // Not coallescable.
 904   }
 905
 906   bool SrcIsPhys = MRegisterInfo::isPhysicalRegister(repSrcReg);
 907   bool DstIsPhys = MRegisterInfo::isPhysicalRegister(repDstReg);
 908   if (PhysOnly && !SrcIsPhys && !DstIsPhys)
 909     // Only joining physical registers with virtual registers in this round.
 910     return true;
 911
 912   // If they are both physical registers, we cannot join them.
 913   if (SrcIsPhys && DstIsPhys) {
 914     DOUT << "\tCan not coallesce physregs.\n";
 915     return true;  // Not coallescable.
 916   }
 917
 918   // We only join virtual registers with allocatable physical registers.
 919   if (SrcIsPhys && !allocatableRegs_[repSrcReg]) {
 920     DOUT << "\tSrc reg is unallocatable physreg.\n";
 921     return true;  // Not coallescable.
 922   }
 923   if (DstIsPhys && !allocatableRegs_[repDstReg]) {
 924     DOUT << "\tDst reg is unallocatable physreg.\n";
 925     return true;  // Not coallescable.
 926   }
 927
 928   // If they are not of the same register class, we cannot join them.
 929   if (differingRegisterClasses(repSrcReg, repDstReg)) {
 930     DOUT << "\tSrc/Dest are different register classes.\n";
 931     return true;  // Not coallescable.
 932   }
 933
 934   LiveInterval &SrcInt = getInterval(repSrcReg);
 935   LiveInterval &DstInt = getInterval(repDstReg);
 936   assert(SrcInt.reg == repSrcReg && DstInt.reg == repDstReg &&
 937          "Register mapping is horribly broken!");
 938
 939   DOUT << "\t\tInspecting "; SrcInt.print(DOUT, mri_);
 940   DOUT << " and "; DstInt.print(DOUT, mri_);
 941   DOUT << ": ";
 942
 943   // Check if it is necessary to propagate "isDead" property before intervals
 944   // are joined.
 945   MachineOperand *mopd = CopyMI->findRegisterDefOperand(DstReg);
 946   bool isDead = mopd->isDead();
 947   bool isShorten = false;
 948   unsigned SrcStart = 0, RemoveStart = 0;
 949   unsigned SrcEnd = 0, RemoveEnd = 0;
 950   if (isDead) {
 951     unsigned CopyIdx = getInstructionIndex(CopyMI);
 952     LiveInterval::iterator SrcLR =
 953       SrcInt.FindLiveRangeContaining(getUseIndex(CopyIdx));
 954     RemoveStart = SrcStart = SrcLR->start;
 955     RemoveEnd   = SrcEnd   = SrcLR->end;
 956     // The instruction which defines the src is only truly dead if there are
 957     // no intermediate uses and there isn't a use beyond the copy.
 958     // FIXME: find the last use, mark is kill and shorten the live range.
 959     if (SrcEnd > getDefIndex(CopyIdx)) {
 960       isDead = false;
 961     } else {
 962       MachineOperand *MOU;
 963       MachineInstr *LastUse= lastRegisterUse(repSrcReg, SrcStart, CopyIdx, MOU);
 964       if (LastUse) {
 965         // Shorten the liveinterval to the end of last use.
 966         MOU->setIsKill();
 967         isDead = false;
 968         isShorten = true;
 969         RemoveStart = getDefIndex(getInstructionIndex(LastUse));
 970         RemoveEnd   = SrcEnd;
 971       } else {
 972         MachineInstr *SrcMI = getInstructionFromIndex(SrcStart);
 973         if (SrcMI) {
 974           MachineOperand *mops = findDefOperand(SrcMI, repSrcReg);
 975           if (mops)
 976             // A dead def should have a single cycle interval.
 977             ++RemoveStart;
 978         }
 979       }
 980     }
 981   }
 982
 983   // We need to be careful about coalescing a source physical register with a
 984   // virtual register. Once the coalescing is done, it cannot be broken and
 985   // these are not spillable! If the destination interval uses are far away,
 986   // think twice about coalescing them!
 987   if (!mopd->isDead() && (SrcIsPhys || DstIsPhys)) {
 988     LiveInterval &JoinVInt = SrcIsPhys ? DstInt : SrcInt;
 989     unsigned JoinVReg = SrcIsPhys ? repDstReg : repSrcReg;
 990     unsigned JoinPReg = SrcIsPhys ? repSrcReg : repDstReg;
 991     const TargetRegisterClass *RC = mf_->getSSARegMap()->getRegClass(JoinVReg);
 992     unsigned Threshold = allocatableRCRegs_[RC].count();
 993
 994     // If the virtual register live interval is long has it has low use desity,
 995     // do not join them, instead mark the physical register as its allocation
 996     // preference.
 997     unsigned Length = JoinVInt.getSize() / InstrSlots::NUM;
 998     LiveVariables::VarInfo &vi = lv_->getVarInfo(JoinVReg);
 999     if (Length > Threshold &&
1000         (((float)vi.NumUses / Length) < (1.0 / Threshold))) {
1001       JoinVInt.preference = JoinPReg;
1002       ++numAborts;
1003       DOUT << "\tMay tie down a physical register, abort!\n";
1004       return false;
1005     }
1006   }
1007
1008   // Okay, attempt to join these two intervals.  On failure, this returns false.
1009   // Otherwise, if one of the intervals being joined is a physreg, this method
1010   // always canonicalizes DstInt to be it.  The output "SrcInt" will not have
1011   // been modified, so we can use this information below to update aliases.
1012   if (JoinIntervals(DstInt, SrcInt)) {
1013     if (isDead) {
1014       // Result of the copy is dead. Propagate this property.
1015       if (SrcStart == 0) {
1016         assert(MRegisterInfo::isPhysicalRegister(repSrcReg) &&
1017                "Live-in must be a physical register!");
1018         // Live-in to the function but dead. Remove it from entry live-in set.
1019         // JoinIntervals may end up swapping the two intervals.
1020         mf_->begin()->removeLiveIn(repSrcReg);
1021       } else {
1022         MachineInstr *SrcMI = getInstructionFromIndex(SrcStart);
1023         if (SrcMI) {
1024           MachineOperand *mops = findDefOperand(SrcMI, repSrcReg);
1025           if (mops)
1026             mops->setIsDead();
1027         }
1028       }
1029     }
1030
1031     if (isShorten || isDead) {
1032       // Shorten the live interval.
1033       LiveInterval &LiveInInt = (repSrcReg == DstInt.reg) ? DstInt : SrcInt;
1034       LiveInInt.removeRange(RemoveStart, RemoveEnd);
1035     }
1036   } else {
1037     // Coallescing failed.
1038
1039     // If we can eliminate the copy without merging the live ranges, do so now.
1040     if (AdjustCopiesBackFrom(SrcInt, DstInt, CopyMI))
1041       return true;
1042
1043     // Otherwise, we are unable to join the intervals.
1044     DOUT << "Interference!\n";
1045     return false;
1046   }
1047
1048   bool Swapped = repSrcReg == DstInt.reg;
1049   if (Swapped)
1050     std::swap(repSrcReg, repDstReg);
1051   assert(MRegisterInfo::isVirtualRegister(repSrcReg) &&
1052          "LiveInterval::join didn't work right!");
1053
1054   // If we're about to merge live ranges into a physical register live range,
1055   // we have to update any aliased register's live ranges to indicate that they
1056   // have clobbered values for this range.
1057   if (MRegisterInfo::isPhysicalRegister(repDstReg)) {
1058     for (const unsigned *AS = mri_->getAliasSet(repDstReg); *AS; ++AS)
1059       getInterval(*AS).MergeInClobberRanges(SrcInt);
1060   } else {
1061     // Merge use info if the destination is a virtual register.
1062     LiveVariables::VarInfo& dVI = lv_->getVarInfo(repDstReg);
1063     LiveVariables::VarInfo& sVI = lv_->getVarInfo(repSrcReg);
1064     dVI.NumUses += sVI.NumUses;
1065   }
1066
1067   DOUT << "\n\t\tJoined.  Result = "; DstInt.print(DOUT, mri_);
1068   DOUT << "\n";
1069
1070   // Remember these liveintervals have been joined.
1071   JoinedLIs.set(repSrcReg - MRegisterInfo::FirstVirtualRegister);
1072   if (MRegisterInfo::isVirtualRegister(repDstReg))
1073     JoinedLIs.set(repDstReg - MRegisterInfo::FirstVirtualRegister);
1074
1075   // If the intervals were swapped by Join, swap them back so that the register
1076   // mapping (in the r2i map) is correct.
1077   if (Swapped) SrcInt.swap(DstInt);
1078   removeInterval(repSrcReg);
1079   r2rMap_[repSrcReg] = repDstReg;
1080
1081   // Finally, delete the copy instruction.
1082   RemoveMachineInstrFromMaps(CopyMI);
1083   CopyMI->eraseFromParent();
1084   ++numPeep;
1085   ++numJoins;
1086   return true;
1087 }
1088
1089 /// ComputeUltimateVN - Assuming we are going to join two live intervals,
1090 /// compute what the resultant value numbers for each value in the input two
1091 /// ranges will be.  This is complicated by copies between the two which can
1092 /// and will commonly cause multiple value numbers to be merged into one.
1093 ///
1094 /// VN is the value number that we're trying to resolve.  InstDefiningValue
1095 /// keeps track of the new InstDefiningValue assignment for the result
1096 /// LiveInterval.  ThisFromOther/OtherFromThis are sets that keep track of
1097 /// whether a value in this or other is a copy from the opposite set.
1098 /// ThisValNoAssignments/OtherValNoAssignments keep track of value #'s that have
1099 /// already been assigned.
1100 ///
1101 /// ThisFromOther[x] - If x is defined as a copy from the other interval, this
1102 /// contains the value number the copy is from.
1103 ///
1104 static unsigned ComputeUltimateVN(unsigned VN,
1105                                   SmallVector<std::pair<unsigned,
1106                                                 unsigned>, 16> &ValueNumberInfo,
1107                                   SmallVector<int, 16> &ThisFromOther,
1108                                   SmallVector<int, 16> &OtherFromThis,
1109                                   SmallVector<int, 16> &ThisValNoAssignments,
1110                                   SmallVector<int, 16> &OtherValNoAssignments,
1111                                   LiveInterval &ThisLI, LiveInterval &OtherLI) {
1112   // If the VN has already been computed, just return it.
1113   if (ThisValNoAssignments[VN] >= 0)
1114     return ThisValNoAssignments[VN];
1115 //  assert(ThisValNoAssignments[VN] != -2 && "Cyclic case?");
1116
1117   // If this val is not a copy from the other val, then it must be a new value
1118   // number in the destination.
1119   int OtherValNo = ThisFromOther[VN];
1120   if (OtherValNo == -1) {
1121     ValueNumberInfo.push_back(ThisLI.getValNumInfo(VN));
1122     return ThisValNoAssignments[VN] = ValueNumberInfo.size()-1;
1123   }
1124
1125   // Otherwise, this *is* a copy from the RHS.  If the other side has already
1126   // been computed, return it.
1127   if (OtherValNoAssignments[OtherValNo] >= 0)
1128     return ThisValNoAssignments[VN] = OtherValNoAssignments[OtherValNo];
1129
1130   // Mark this value number as currently being computed, then ask what the
1131   // ultimate value # of the other value is.
1132   ThisValNoAssignments[VN] = -2;
1133   unsigned UltimateVN =
1134     ComputeUltimateVN(OtherValNo, ValueNumberInfo,
1135                       OtherFromThis, ThisFromOther,
1136                       OtherValNoAssignments, ThisValNoAssignments,
1137                       OtherLI, ThisLI);
1138   return ThisValNoAssignments[VN] = UltimateVN;
1139 }
1140
1141 static bool InVector(unsigned Val, const SmallVector<unsigned, 8> &V) {
1142   return std::find(V.begin(), V.end(), Val) != V.end();
1143 }
1144
1145 /// SimpleJoin - Attempt to joint the specified interval into this one. The
1146 /// caller of this method must guarantee that the RHS only contains a single
1147 /// value number and that the RHS is not defined by a copy from this
1148 /// interval.  This returns false if the intervals are not joinable, or it
1149 /// joins them and returns true.
1150 bool LiveIntervals::SimpleJoin(LiveInterval &LHS, LiveInterval &RHS) {
1151   assert(RHS.containsOneValue());
1152
1153   // Some number (potentially more than one) value numbers in the current
1154   // interval may be defined as copies from the RHS.  Scan the overlapping
1155   // portions of the LHS and RHS, keeping track of this and looking for
1156   // overlapping live ranges that are NOT defined as copies.  If these exist, we
1157   // cannot coallesce.
1158
1159   LiveInterval::iterator LHSIt = LHS.begin(), LHSEnd = LHS.end();
1160   LiveInterval::iterator RHSIt = RHS.begin(), RHSEnd = RHS.end();
1161
1162   if (LHSIt->start < RHSIt->start) {
1163     LHSIt = std::upper_bound(LHSIt, LHSEnd, RHSIt->start);
1164     if (LHSIt != LHS.begin()) --LHSIt;
1165   } else if (RHSIt->start < LHSIt->start) {
1166     RHSIt = std::upper_bound(RHSIt, RHSEnd, LHSIt->start);
1167     if (RHSIt != RHS.begin()) --RHSIt;
1168   }
1169
1170   SmallVector<unsigned, 8> EliminatedLHSVals;
1171
1172   while (1) {
1173     // Determine if these live intervals overlap.
1174     bool Overlaps = false;
1175     if (LHSIt->start <= RHSIt->start)
1176       Overlaps = LHSIt->end > RHSIt->start;
1177     else
1178       Overlaps = RHSIt->end > LHSIt->start;
1179
1180     // If the live intervals overlap, there are two interesting cases: if the
1181     // LHS interval is defined by a copy from the RHS, it's ok and we record
1182     // that the LHS value # is the same as the RHS.  If it's not, then we cannot
1183     // coallesce these live ranges and we bail out.
1184     if (Overlaps) {
1185       // If we haven't already recorded that this value # is safe, check it.
1186       if (!InVector(LHSIt->ValId, EliminatedLHSVals)) {
1187         // Copy from the RHS?
1188         unsigned SrcReg = LHS.getSrcRegForValNum(LHSIt->ValId);
1189         if (rep(SrcReg) != RHS.reg)
1190           return false;    // Nope, bail out.
1191
1192         EliminatedLHSVals.push_back(LHSIt->ValId);
1193       }
1194
1195       // We know this entire LHS live range is okay, so skip it now.
1196       if (++LHSIt == LHSEnd) break;
1197       continue;
1198     }
1199
1200     if (LHSIt->end < RHSIt->end) {
1201       if (++LHSIt == LHSEnd) break;
1202     } else {
1203       // One interesting case to check here.  It's possible that we have
1204       // something like "X3 = Y" which defines a new value number in the LHS,
1205       // and is the last use of this liverange of the RHS.  In this case, we
1206       // want to notice this copy (so that it gets coallesced away) even though
1207       // the live ranges don't actually overlap.
1208       if (LHSIt->start == RHSIt->end) {
1209         if (InVector(LHSIt->ValId, EliminatedLHSVals)) {
1210           // We already know that this value number is going to be merged in
1211           // if coallescing succeeds.  Just skip the liverange.
1212           if (++LHSIt == LHSEnd) break;
1213         } else {
1214           // Otherwise, if this is a copy from the RHS, mark it as being merged
1215           // in.
1216           if (rep(LHS.getSrcRegForValNum(LHSIt->ValId)) == RHS.reg) {
1217             EliminatedLHSVals.push_back(LHSIt->ValId);
1218
1219             // We know this entire LHS live range is okay, so skip it now.
1220             if (++LHSIt == LHSEnd) break;
1221           }
1222         }
1223       }
1224
1225       if (++RHSIt == RHSEnd) break;
1226     }
1227   }
1228
1229   // If we got here, we know that the coallescing will be successful and that
1230   // the value numbers in EliminatedLHSVals will all be merged together.  Since
1231   // the most common case is that EliminatedLHSVals has a single number, we
1232   // optimize for it: if there is more than one value, we merge them all into
1233   // the lowest numbered one, then handle the interval as if we were merging
1234   // with one value number.
1235   unsigned LHSValNo;
1236   if (EliminatedLHSVals.size() > 1) {
1237     // Loop through all the equal value numbers merging them into the smallest
1238     // one.
1239     unsigned Smallest = EliminatedLHSVals[0];
1240     for (unsigned i = 1, e = EliminatedLHSVals.size(); i != e; ++i) {
1241       if (EliminatedLHSVals[i] < Smallest) {
1242         // Merge the current notion of the smallest into the smaller one.
1243         LHS.MergeValueNumberInto(Smallest, EliminatedLHSVals[i]);
1244         Smallest = EliminatedLHSVals[i];
1245       } else {
1246         // Merge into the smallest.
1247         LHS.MergeValueNumberInto(EliminatedLHSVals[i], Smallest);
1248       }
1249     }
1250     LHSValNo = Smallest;
1251   } else {
1252     assert(!EliminatedLHSVals.empty() && "No copies from the RHS?");
1253     LHSValNo = EliminatedLHSVals[0];
1254   }
1255
1256   // Okay, now that there is a single LHS value number that we're merging the
1257   // RHS into, update the value number info for the LHS to indicate that the
1258   // value number is defined where the RHS value number was.
1259   LHS.setValueNumberInfo(LHSValNo, RHS.getValNumInfo(0));
1260
1261   // Okay, the final step is to loop over the RHS live intervals, adding them to
1262   // the LHS.
1263   LHS.MergeRangesInAsValue(RHS, LHSValNo);
1264   LHS.weight += RHS.weight;
1265   if (RHS.preference && !LHS.preference)
1266     LHS.preference = RHS.preference;
1267
1268   return true;
1269 }
1270
1271 /// JoinIntervals - Attempt to join these two intervals.  On failure, this
1272 /// returns false.  Otherwise, if one of the intervals being joined is a
1273 /// physreg, this method always canonicalizes LHS to be it.  The output
1274 /// "RHS" will not have been modified, so we can use this information
1275 /// below to update aliases.
1276 bool LiveIntervals::JoinIntervals(LiveInterval &LHS, LiveInterval &RHS) {
1277   // Compute the final value assignment, assuming that the live ranges can be
1278   // coallesced.
1279   SmallVector<int, 16> LHSValNoAssignments;
1280   SmallVector<int, 16> RHSValNoAssignments;
1281   SmallVector<std::pair<unsigned,unsigned>, 16> ValueNumberInfo;
1282
1283   // Compute ultimate value numbers for the LHS and RHS values.
1284   if (RHS.containsOneValue()) {
1285     // Copies from a liveinterval with a single value are simple to handle and
1286     // very common, handle the special case here.  This is important, because
1287     // often RHS is small and LHS is large (e.g. a physreg).
1288
1289     // Find out if the RHS is defined as a copy from some value in the LHS.
1290     int RHSValID = -1;
1291     std::pair<unsigned,unsigned> RHSValNoInfo;
1292     unsigned RHSSrcReg = RHS.getSrcRegForValNum(0);
1293     if ((RHSSrcReg == 0 || rep(RHSSrcReg) != LHS.reg)) {
1294       // If RHS is not defined as a copy from the LHS, we can use simpler and
1295       // faster checks to see if the live ranges are coallescable.  This joiner
1296       // can't swap the LHS/RHS intervals though.
1297       if (!MRegisterInfo::isPhysicalRegister(RHS.reg)) {
1298         return SimpleJoin(LHS, RHS);
1299       } else {
1300         RHSValNoInfo = RHS.getValNumInfo(0);
1301       }
1302     } else {
1303       // It was defined as a copy from the LHS, find out what value # it is.
1304       unsigned ValInst = RHS.getInstForValNum(0);
1305       RHSValID = LHS.getLiveRangeContaining(ValInst-1)->ValId;
1306       RHSValNoInfo = LHS.getValNumInfo(RHSValID);
1307     }
1308
1309     LHSValNoAssignments.resize(LHS.getNumValNums(), -1);
1310     RHSValNoAssignments.resize(RHS.getNumValNums(), -1);
1311     ValueNumberInfo.resize(LHS.getNumValNums());
1312
1313     // Okay, *all* of the values in LHS that are defined as a copy from RHS
1314     // should now get updated.
1315     for (unsigned VN = 0, e = LHS.getNumValNums(); VN != e; ++VN) {
1316       if (unsigned LHSSrcReg = LHS.getSrcRegForValNum(VN)) {
1317         if (rep(LHSSrcReg) != RHS.reg) {
1318           // If this is not a copy from the RHS, its value number will be
1319           // unmodified by the coallescing.
1320           ValueNumberInfo[VN] = LHS.getValNumInfo(VN);
1321           LHSValNoAssignments[VN] = VN;
1322         } else if (RHSValID == -1) {
1323           // Otherwise, it is a copy from the RHS, and we don't already have a
1324           // value# for it.  Keep the current value number, but remember it.
1325           LHSValNoAssignments[VN] = RHSValID = VN;
1326           ValueNumberInfo[VN] = RHSValNoInfo;
1327         } else {
1328           // Otherwise, use the specified value #.
1329           LHSValNoAssignments[VN] = RHSValID;
1330           if (VN != (unsigned)RHSValID)
1331             ValueNumberInfo[VN].first = ~1U;
1332           else
1333             ValueNumberInfo[VN] = RHSValNoInfo;
1334         }
1335       } else {
1336         ValueNumberInfo[VN] = LHS.getValNumInfo(VN);
1337         LHSValNoAssignments[VN] = VN;
1338       }
1339     }
1340
1341     assert(RHSValID != -1 && "Didn't find value #?");
1342     RHSValNoAssignments[0] = RHSValID;
1343
1344   } else {
1345     // Loop over the value numbers of the LHS, seeing if any are defined from
1346     // the RHS.
1347     SmallVector<int, 16> LHSValsDefinedFromRHS;
1348     LHSValsDefinedFromRHS.resize(LHS.getNumValNums(), -1);
1349     for (unsigned VN = 0, e = LHS.getNumValNums(); VN != e; ++VN) {
1350       unsigned ValSrcReg = LHS.getSrcRegForValNum(VN);
1351       if (ValSrcReg == 0)  // Src not defined by a copy?
1352         continue;
1353
1354       // DstReg is known to be a register in the LHS interval.  If the src is
1355       // from the RHS interval, we can use its value #.
1356       if (rep(ValSrcReg) != RHS.reg)
1357         continue;
1358
1359       // Figure out the value # from the RHS.
1360       unsigned ValInst = LHS.getInstForValNum(VN);
1361       LHSValsDefinedFromRHS[VN] = RHS.getLiveRangeContaining(ValInst-1)->ValId;
1362     }
1363
1364     // Loop over the value numbers of the RHS, seeing if any are defined from
1365     // the LHS.
1366     SmallVector<int, 16> RHSValsDefinedFromLHS;
1367     RHSValsDefinedFromLHS.resize(RHS.getNumValNums(), -1);
1368     for (unsigned VN = 0, e = RHS.getNumValNums(); VN != e; ++VN) {
1369       unsigned ValSrcReg = RHS.getSrcRegForValNum(VN);
1370       if (ValSrcReg == 0)  // Src not defined by a copy?
1371         continue;
1372
1373       // DstReg is known to be a register in the RHS interval.  If the src is
1374       // from the LHS interval, we can use its value #.
1375       if (rep(ValSrcReg) != LHS.reg)
1376         continue;
1377
1378       // Figure out the value # from the LHS.
1379       unsigned ValInst = RHS.getInstForValNum(VN);
1380       RHSValsDefinedFromLHS[VN] = LHS.getLiveRangeContaining(ValInst-1)->ValId;
1381     }
1382
1383     LHSValNoAssignments.resize(LHS.getNumValNums(), -1);
1384     RHSValNoAssignments.resize(RHS.getNumValNums(), -1);
1385     ValueNumberInfo.reserve(LHS.getNumValNums() + RHS.getNumValNums());
1386
1387     for (unsigned VN = 0, e = LHS.getNumValNums(); VN != e; ++VN) {
1388       if (LHSValNoAssignments[VN] >= 0 || LHS.getInstForValNum(VN) == ~2U)
1389         continue;
1390       ComputeUltimateVN(VN, ValueNumberInfo,
1391                         LHSValsDefinedFromRHS, RHSValsDefinedFromLHS,
1392                         LHSValNoAssignments, RHSValNoAssignments, LHS, RHS);
1393     }
1394     for (unsigned VN = 0, e = RHS.getNumValNums(); VN != e; ++VN) {
1395       if (RHSValNoAssignments[VN] >= 0 || RHS.getInstForValNum(VN) == ~2U)
1396         continue;
1397       // If this value number isn't a copy from the LHS, it's a new number.
1398       if (RHSValsDefinedFromLHS[VN] == -1) {
1399         ValueNumberInfo.push_back(RHS.getValNumInfo(VN));
1400         RHSValNoAssignments[VN] = ValueNumberInfo.size()-1;
1401         continue;
1402       }
1403
1404       ComputeUltimateVN(VN, ValueNumberInfo,
1405                         RHSValsDefinedFromLHS, LHSValsDefinedFromRHS,
1406                         RHSValNoAssignments, LHSValNoAssignments, RHS, LHS);
1407     }
1408   }
1409
1410   // Armed with the mappings of LHS/RHS values to ultimate values, walk the
1411   // interval lists to see if these intervals are coallescable.
1412   LiveInterval::const_iterator I = LHS.begin();
1413   LiveInterval::const_iterator IE = LHS.end();
1414   LiveInterval::const_iterator J = RHS.begin();
1415   LiveInterval::const_iterator JE = RHS.end();
1416
1417   // Skip ahead until the first place of potential sharing.
1418   if (I->start < J->start) {
1419     I = std::upper_bound(I, IE, J->start);
1420     if (I != LHS.begin()) --I;
1421   } else if (J->start < I->start) {
1422     J = std::upper_bound(J, JE, I->start);
1423     if (J != RHS.begin()) --J;
1424   }
1425
1426   while (1) {
1427     // Determine if these two live ranges overlap.
1428     bool Overlaps;
1429     if (I->start < J->start) {
1430       Overlaps = I->end > J->start;
1431     } else {
1432       Overlaps = J->end > I->start;
1433     }
1434
1435     // If so, check value # info to determine if they are really different.
1436     if (Overlaps) {
1437       // If the live range overlap will map to the same value number in the
1438       // result liverange, we can still coallesce them.  If not, we can't.
1439       if (LHSValNoAssignments[I->ValId] != RHSValNoAssignments[J->ValId])
1440         return false;
1441     }
1442
1443     if (I->end < J->end) {
1444       ++I;
1445       if (I == IE) break;
1446     } else {
1447       ++J;
1448       if (J == JE) break;
1449     }
1450   }
1451
1452   // If we get here, we know that we can coallesce the live ranges.  Ask the
1453   // intervals to coallesce themselves now.
1454   LHS.join(RHS, &LHSValNoAssignments[0], &RHSValNoAssignments[0],
1455            ValueNumberInfo);
1456   return true;
1457 }
1458
1459
1460 namespace {
1461   // DepthMBBCompare - Comparison predicate that sort first based on the loop
1462   // depth of the basic block (the unsigned), and then on the MBB number.
1463   struct DepthMBBCompare {
1464     typedef std::pair<unsigned, MachineBasicBlock*> DepthMBBPair;
1465     bool operator()(const DepthMBBPair &LHS, const DepthMBBPair &RHS) const {
1466       if (LHS.first > RHS.first) return true;   // Deeper loops first
1467       return LHS.first == RHS.first &&
1468         LHS.second->getNumber() < RHS.second->getNumber();
1469     }
1470   };
1471 }
1472
1473
1474 void LiveIntervals::CopyCoallesceInMBB(MachineBasicBlock *MBB,
1475                                 std::vector<CopyRec> *TryAgain, bool PhysOnly) {
1476   DOUT << ((Value*)MBB->getBasicBlock())->getName() << ":\n";
1477
1478   for (MachineBasicBlock::iterator MII = MBB->begin(), E = MBB->end();
1479        MII != E;) {
1480     MachineInstr *Inst = MII++;
1481
1482     // If this isn't a copy, we can't join intervals.
1483     unsigned SrcReg, DstReg;
1484     if (!tii_->isMoveInstr(*Inst, SrcReg, DstReg)) continue;
1485
1486     if (TryAgain && !JoinCopy(Inst, SrcReg, DstReg, PhysOnly))
1487       TryAgain->push_back(getCopyRec(Inst, SrcReg, DstReg));
1488   }
1489 }
1490
1491
1492 void LiveIntervals::joinIntervals() {
1493   DOUT << "********** JOINING INTERVALS ***********\n";
1494
1495   JoinedLIs.resize(getNumIntervals());
1496   JoinedLIs.reset();
1497
1498   std::vector<CopyRec> TryAgainList;
1499   const LoopInfo &LI = getAnalysis<LoopInfo>();
1500   if (LI.begin() == LI.end()) {
1501     // If there are no loops in the function, join intervals in function order.
1502     for (MachineFunction::iterator I = mf_->begin(), E = mf_->end();
1503          I != E; ++I)
1504       CopyCoallesceInMBB(I, &TryAgainList);
1505   } else {
1506     // Otherwise, join intervals in inner loops before other intervals.
1507     // Unfortunately we can't just iterate over loop hierarchy here because
1508     // there may be more MBB's than BB's.  Collect MBB's for sorting.
1509
1510     // Join intervals in the function prolog first. We want to join physical
1511     // registers with virtual registers before the intervals got too long.
1512     std::vector<std::pair<unsigned, MachineBasicBlock*> > MBBs;
1513     for (MachineFunction::iterator I = mf_->begin(), E = mf_->end(); I != E;++I)
1514       MBBs.push_back(std::make_pair(LI.getLoopDepth(I->getBasicBlock()), I));
1515
1516     // Sort by loop depth.
1517     std::sort(MBBs.begin(), MBBs.end(), DepthMBBCompare());
1518
1519     // Finally, join intervals in loop nest order.
1520     for (unsigned i = 0, e = MBBs.size(); i != e; ++i)
1521       CopyCoallesceInMBB(MBBs[i].second, NULL, true);
1522     for (unsigned i = 0, e = MBBs.size(); i != e; ++i)
1523       CopyCoallesceInMBB(MBBs[i].second, &TryAgainList, false);
1524   }
1525
1526   // Joining intervals can allow other intervals to be joined.  Iteratively join
1527   // until we make no progress.
1528   bool ProgressMade = true;
1529   while (ProgressMade) {
1530     ProgressMade = false;
1531
1532     for (unsigned i = 0, e = TryAgainList.size(); i != e; ++i) {
1533       CopyRec &TheCopy = TryAgainList[i];
1534       if (TheCopy.MI &&
1535           JoinCopy(TheCopy.MI, TheCopy.SrcReg, TheCopy.DstReg)) {
1536         TheCopy.MI = 0;   // Mark this one as done.
1537         ProgressMade = true;
1538       }
1539     }
1540   }
1541
1542   // Some live range has been lengthened due to colaescing, eliminate the
1543   // unnecessary kills.
1544   int RegNum = JoinedLIs.find_first();
1545   while (RegNum != -1) {
1546     unsigned Reg = RegNum + MRegisterInfo::FirstVirtualRegister;
1547     unsigned repReg = rep(Reg);
1548     LiveInterval &LI = getInterval(repReg);
1549     LiveVariables::VarInfo& svi = lv_->getVarInfo(Reg);
1550     for (unsigned i = 0, e = svi.Kills.size(); i != e; ++i) {
1551       MachineInstr *Kill = svi.Kills[i];
1552       // Suppose vr1 = op vr2, x
1553       // and vr1 and vr2 are coalesced. vr2 should still be marked kill
1554       // unless it is a two-address operand.
1555       if (isRemoved(Kill) || hasRegisterDef(Kill, repReg))
1556         continue;
1557       if (LI.liveAt(getInstructionIndex(Kill) + InstrSlots::NUM))
1558         unsetRegisterKill(Kill, repReg);
1559     }
1560     RegNum = JoinedLIs.find_next(RegNum);
1561   }
1562
1563   DOUT << "*** Register mapping ***\n";
1564   for (int i = 0, e = r2rMap_.size(); i != e; ++i)
1565     if (r2rMap_[i]) {
1566       DOUT << "  reg " << i << " -> ";
1567       DEBUG(printRegName(r2rMap_[i]));
1568       DOUT << "\n";
1569     }
1570 }
1571
1572 /// Return true if the two specified registers belong to different register
1573 /// classes.  The registers may be either phys or virt regs.
1574 bool LiveIntervals::differingRegisterClasses(unsigned RegA,
1575                                              unsigned RegB) const {
1576
1577   // Get the register classes for the first reg.
1578   if (MRegisterInfo::isPhysicalRegister(RegA)) {
1579     assert(MRegisterInfo::isVirtualRegister(RegB) &&
1580            "Shouldn't consider two physregs!");
1581     return !mf_->getSSARegMap()->getRegClass(RegB)->contains(RegA);
1582   }
1583
1584   // Compare against the regclass for the second reg.
1585   const TargetRegisterClass *RegClass = mf_->getSSARegMap()->getRegClass(RegA);
1586   if (MRegisterInfo::isVirtualRegister(RegB))
1587     return RegClass != mf_->getSSARegMap()->getRegClass(RegB);
1588   else
1589     return !RegClass->contains(RegB);
1590 }
1591
1592 /// lastRegisterUse - Returns the last use of the specific register between
1593 /// cycles Start and End. It also returns the use operand by reference. It
1594 /// returns NULL if there are no uses.
1595 MachineInstr *
1596 LiveIntervals::lastRegisterUse(unsigned Reg, unsigned Start, unsigned End,
1597                                MachineOperand *&MOU) {
1598   int e = (End-1) / InstrSlots::NUM * InstrSlots::NUM;
1599   int s = Start;
1600   while (e >= s) {
1601     // Skip deleted instructions
1602     MachineInstr *MI = getInstructionFromIndex(e);
1603     while ((e - InstrSlots::NUM) >= s && !MI) {
1604       e -= InstrSlots::NUM;
1605       MI = getInstructionFromIndex(e);
1606     }
1607     if (e < s || MI == NULL)
1608       return NULL;
1609
1610     for (unsigned i = 0, NumOps = MI->getNumOperands(); i != NumOps; ++i) {
1611       MachineOperand &MO = MI->getOperand(i);
1612       if (MO.isReg() && MO.isUse() && MO.getReg() &&
1613           mri_->regsOverlap(rep(MO.getReg()), Reg)) {
1614         MOU = &MO;
1615         return MI;
1616       }
1617     }
1618
1619     e -= InstrSlots::NUM;
1620   }
1621
1622   return NULL;
1623 }
1624
1625
1626 /// findDefOperand - Returns the MachineOperand that is a def of the specific
1627 /// register. It returns NULL if the def is not found.
1628 MachineOperand *LiveIntervals::findDefOperand(MachineInstr *MI, unsigned Reg) {
1629   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1630     MachineOperand &MO = MI->getOperand(i);
1631     if (MO.isReg() && MO.isDef() &&
1632         mri_->regsOverlap(rep(MO.getReg()), Reg))
1633       return &MO;
1634   }
1635   return NULL;
1636 }
1637
1638 /// unsetRegisterKill - Unset IsKill property of all uses of specific register
1639 /// of the specific instruction.
1640 void LiveIntervals::unsetRegisterKill(MachineInstr *MI, unsigned Reg) {
1641   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1642     MachineOperand &MO = MI->getOperand(i);
1643     if (MO.isReg() && MO.isUse() && MO.isKill() && MO.getReg() &&
1644         mri_->regsOverlap(rep(MO.getReg()), Reg))
1645       MO.unsetIsKill();
1646   }
1647 }
1648
1649 /// hasRegisterDef - True if the instruction defines the specific register.
1650 ///
1651 bool LiveIntervals::hasRegisterDef(MachineInstr *MI, unsigned Reg) {
1652   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1653     MachineOperand &MO = MI->getOperand(i);
1654     if (MO.isReg() && MO.isDef() &&
1655         mri_->regsOverlap(rep(MO.getReg()), Reg))
1656       return true;
1657   }
1658   return false;
1659 }
1660
1661 LiveInterval LiveIntervals::createInterval(unsigned reg) {
1662   float Weight = MRegisterInfo::isPhysicalRegister(reg) ?
1663                        HUGE_VALF : 0.0F;
1664   return LiveInterval(reg, Weight);
1665 }