include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/rkfb/rk_fb.h>
  27 #endif
  28
  29 #define RK30_MAX_LCDC_SUPPORT   4
  30 #define RK30_MAX_LAYER_SUPPORT  4
  31 #define RK_MAX_FB_SUPPORT       8
  32
  33 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  34 #define FB0_IOCTL_SET_PANEL                             0x6002
  35
  36 #ifdef CONFIG_FB_WIMO
  37 #define FB_WIMO_FLAG
  38 #endif
  39 #ifdef FB_WIMO_FLAG
  40 #define FB0_IOCTL_SET_BUF                               0x6017
  41 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  42 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  43 #endif
  44
  45 #define RK_FBIOGET_PANEL_SIZE           0x5001
  46 #define RK_FBIOSET_YUV_ADDR             0x5002
  47 #define RK_FBIOGET_SCREEN_STATE         0X4620
  48 #define RK_FBIOGET_16OR32               0X4621
  49 #define RK_FBIOGET_IDLEFBUff_16OR32     0X4622
  50 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS    0X4623
  51
  52 #define RK_FBIOGET_DMABUF_FD            0x5003
  53 #define RK_FBIOSET_DMABUF_FD            0x5004
  54 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR       0x5005
  55 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR      0x5006
  56 #define RK_FBIOSET_OVERLAY_STATE        0x5018
  57 #define RK_FBIOGET_OVERLAY_STATE        0X4619
  58 #define RK_FBIOSET_ENABLE               0x5019
  59 #define RK_FBIOGET_ENABLE               0x5020
  60 #define RK_FBIOSET_CONFIG_DONE          0x4628
  61 #define RK_FBIOSET_VSYNC_ENABLE         0x4629
  62 #define RK_FBIOPUT_NUM_BUFFERS          0x4625
  63 #define RK_FBIOPUT_COLOR_KEY_CFG        0x4626
  64
  65 /**rk fb events**/
  66 #define RK_LF_STATUS_FC                  0xef
  67 #define RK_LF_STATUS_FR                  0xee
  68 #define RK_LF_STATUS_NC                  0xfe
  69 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  70
  71 #if defined(CONFIG_ION_ROCKCHIP)
  72 extern struct ion_client *rockchip_ion_client_create(const char * name);
  73 #endif
  74
  75 extern int rk_fb_poll_prmry_screen_vblank(void);
  76 extern int rk_fb_get_prmry_screen_ft(void);
  77 extern bool rk_fb_poll_wait_frame_complete(void);
  78
  79 /********************************************************************
  80 **          display output interface supported by rockchip lcdc                       *
  81 ********************************************************************/
  82 /* */
  83 #define OUT_P888            0   //24bit screen,connect to lcdc D0~D23
  84 #define OUT_P666            1   //18bit screen,connect to lcdc D0~D17
  85 #define OUT_P565            2
  86 #define OUT_S888x           4
  87 #define OUT_CCIR656         6
  88 #define OUT_S888            8
  89 #define OUT_S888DUMY        12
  90 #define OUT_P16BPP4         24
  91 #define OUT_D888_P666       0x21        //18bit screen,connect to lcdc D2~D7, D10~D15, D18~D23
  92 #define OUT_D888_P565       0x22
  93
  94 /**
  95  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
  96  */
  97
  98 enum {
  99         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 100         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 101         HAL_PIXEL_FORMAT_RGB_888 = 3,
 102         HAL_PIXEL_FORMAT_RGB_565 = 4,
 103         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 104         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 105         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 106
 107         /* 0x8 - 0xFF range unavailable */
 108
 109         /*
 110          * 0x100 - 0x1FF
 111          *
 112          * This range is reserved for pixel formats that are specific to the HAL
 113          * implementation.  Implementations can use any value in this range to
 114          * communicate video pixel formats between their HAL modules.  These formats
 115          * must not have an alpha channel.  Additionally, an EGLimage created from a
 116          * gralloc buffer of one of these formats must be supported for use with the
 117          * GL_OES_EGL_image_external OpenGL ES extension.
 118          */
 119
 120         /*
 121          * Android YUV format:
 122          *
 123          * This format is exposed outside of the HAL to software decoders and
 124          * applications.  EGLImageKHR must support it in conjunction with the
 125          * OES_EGL_image_external extension.
 126          *
 127          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 128          * by (W/2) x (H/2) Cr and Cb planes.
 129          *
 130          * This format assumes
 131          * - an even width
 132          * - an even height
 133          * - a horizontal stride multiple of 16 pixels
 134          * - a vertical stride equal to the height
 135          *
 136          *   y_size = stride * height
 137          *   c_size = ALIGN(stride/2, 16) * height/2
 138          *   size = y_size + c_size * 2
 139          *   cr_offset = y_size
 140          *   cb_offset = y_size + c_size
 141          *
 142          */
 143         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 144
 145         /* Legacy formats (deprecated), used by ImageFormat.java */
 146         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 147         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 148         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 149         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 150         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 151         HAL_PIXEL_FORMAT_YCrCb_444 = 0x22,      //yuv444
 152
 153 };
 154
 155 //display data format
 156 enum data_format {
 157         ARGB888 = 0,
 158         RGB888,
 159         RGB565,
 160         YUV420 = 4,
 161         YUV422,
 162         YUV444,
 163         XRGB888,
 164         XBGR888,
 165         ABGR888,
 166 };
 167
 168 enum fb_win_map_order {
 169         FB_DEFAULT_ORDER = 0,
 170         FB0_WIN2_FB1_WIN1_FB2_WIN0 = 12,
 171         FB0_WIN1_FB1_WIN2_FB2_WIN0 = 21,
 172         FB0_WIN2_FB1_WIN0_FB2_WIN1 = 102,
 173         FB0_WIN0_FB1_WIN2_FB2_WIN1 = 120,
 174         FB0_WIN0_FB1_WIN1_FB2_WIN2 = 210,
 175         FB0_WIN1_FB1_WIN0_FB2_WIN2 = 201,
 176 };
 177
 178 struct rk_fb_rgb {
 179         struct fb_bitfield red;
 180         struct fb_bitfield green;
 181         struct fb_bitfield blue;
 182         struct fb_bitfield transp;
 183 };
 184
 185 struct rk_fb_vsync {
 186         wait_queue_head_t wait;
 187         ktime_t timestamp;
 188         bool active;
 189         bool irq_stop;
 190         int irq_refcount;
 191         struct mutex irq_lock;
 192         struct task_struct *thread;
 193 };
 194
 195 struct color_key_cfg {
 196         u32 win0_color_key_cfg;
 197         u32 win1_color_key_cfg;
 198         u32 win2_color_key_cfg;
 199 };
 200
 201 struct pwr_ctr {
 202         char name[32];
 203         int type;
 204         int is_rst;
 205         int gpio;
 206         int atv_val;
 207         char rgl_name[32];
 208         int volt;
 209         int delay;
 210 };
 211
 212 struct rk_disp_pwr_ctr_list {
 213         struct list_head list;
 214         struct pwr_ctr pwr_ctr;
 215 };
 216
 217 typedef enum _TRSP_MODE {
 218         TRSP_CLOSE = 0,
 219         TRSP_FMREG,
 220         TRSP_FMREGEX,
 221         TRSP_FMRAM,
 222         TRSP_FMRAMEX,
 223         TRSP_MASK,
 224         TRSP_INVAL
 225 } TRSP_MODE;
 226
 227 struct rk_lcdc_win {
 228         char name[5];
 229         int id;
 230         bool state;             /*on or off*/
 231         u32 pseudo_pal[16];
 232         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 233         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 234         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 235         u32 ypos;
 236         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 237         u16 ysize;
 238         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 239         u16 yact;
 240         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 241         u16 yvir;
 242         unsigned long smem_start;
 243         unsigned long cbr_start;        /*Cbr memory start address*/
 244         enum data_format format;
 245 #if defined(CONFIG_ION_ROCKCHIP)
 246         struct ion_handle *ion_hdl;
 247         int dma_buf_fd;
 248 #endif
 249         bool support_3d;
 250         u32 scale_yrgb_x;
 251         u32 scale_yrgb_y;
 252         u32 scale_cbcr_x;
 253         u32 scale_cbcr_y;
 254         u32 dsp_stx;
 255         u32 dsp_sty;
 256         u32 vir_stride;
 257         u32 y_addr;
 258         u32 uv_addr;
 259         u8 fmt_cfg;
 260         u8 swap_rb;
 261         u32 reserved;
 262 };
 263
 264 struct rk_lcdc_driver;
 265
 266 struct rk_lcdc_drv_ops {
 267         int (*open) (struct rk_lcdc_driver * dev_drv, int layer_id, bool open);
 268         int (*init_lcdc) (struct rk_lcdc_driver * dev_drv);
 269         int (*ioctl) (struct rk_lcdc_driver * dev_drv, unsigned int cmd,
 270                       unsigned long arg, int layer_id);
 271         int (*suspend) (struct rk_lcdc_driver * dev_drv);
 272         int (*resume) (struct rk_lcdc_driver * dev_drv);
 273         int (*blank) (struct rk_lcdc_driver * dev_drv, int layer_id,
 274                       int blank_mode);
 275         int (*set_par) (struct rk_lcdc_driver * dev_drv, int layer_id);
 276         int (*pan_display) (struct rk_lcdc_driver * dev_drv, int layer_id);
 277         int (*lcdc_reg_update) (struct rk_lcdc_driver * dev_drv);
 278          ssize_t(*get_disp_info) (struct rk_lcdc_driver * dev_drv, char *buf,
 279                                   int layer_id);
 280         int (*load_screen) (struct rk_lcdc_driver * dev_drv, bool initscreen);
 281         int (*get_win_state) (struct rk_lcdc_driver * dev_drv, int layer_id);
 282         int (*ovl_mgr) (struct rk_lcdc_driver * dev_drv, int swap, bool set);   //overlay manager
 283         int (*fps_mgr) (struct rk_lcdc_driver * dev_drv, int fps, bool set);
 284         int (*fb_get_win_id) (struct rk_lcdc_driver * dev_drv, const char *id); //find layer for fb
 285         int (*fb_win_remap) (struct rk_lcdc_driver * dev_drv,
 286                                enum fb_win_map_order order);
 287         int (*set_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 288         int (*read_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 289         int (*lcdc_hdmi_process) (struct rk_lcdc_driver * dev_drv, int mode);   //some lcdc need to some process in hdmi mode
 290         int (*poll_vblank) (struct rk_lcdc_driver * dev_drv);
 291         int (*lcdc_rst) (struct rk_lcdc_driver * dev_drv);
 292         int (*dpi_open) (struct rk_lcdc_driver * dev_drv, bool open);
 293         int (*dpi_win_sel) (struct rk_lcdc_driver * dev_drv, int layer_id);
 294         int (*dpi_status) (struct rk_lcdc_driver * dev_drv);
 295
 296 };
 297
 298 struct rk_lcdc_driver {
 299         char name[6];
 300         int id;
 301         int prop;
 302         struct device *dev;
 303
 304         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 305         int num_win;
 306         int num_buf;            //the num_of buffer
 307         int fb_index_base;      //the first fb index of the lcdc device
 308         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 309         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 310         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 311         u32 pixclock;
 312
 313         char fb0_win_id;
 314         char fb1_win_id;
 315         char fb2_win_id;
 316         struct mutex fb_win_id_mutex;
 317
 318         struct completion frame_done;   //sync for pan_display,whe we set a new frame address to lcdc register,we must make sure the frame begain to display
 319         spinlock_t cpl_lock;    //lock for completion  frame done
 320         int first_frame;
 321         struct rk_fb_vsync vsync_info;
 322         int wait_fs;            //wait for new frame start in kernel
 323
 324         struct rk29fb_info *screen_ctr_info;
 325         struct list_head pwrlist_head;
 326         struct rk_lcdc_drv_ops *ops;
 327
 328 };
 329
 330 /*disp_mode: dual display mode
 331 *               NO_DUAL,no dual display,
 332                 ONE_DUAL,use one lcdc + rk61x for dual display
 333                 DUAL,use 2 lcdcs for dual display
 334   num_fb:       the total number of fb
 335   num_lcdc:    the total number of lcdc
 336 */
 337
 338 struct rk_fb {
 339         int disp_mode;
 340         struct rk29fb_info *mach_info;
 341         struct fb_info *fb[RK_MAX_FB_SUPPORT];
 342         int num_fb;
 343
 344         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 345         int num_lcdc;
 346
 347 #if defined(CONFIG_ION_ROCKCHIP)
 348        struct ion_client * ion_client;
 349 #endif
 350
 351
 352 };
 353 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 354                                 struct rk_lcdc_win *win, int id);
 355 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 356 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 357 extern struct rk_screen *rk_fb_get_prmry_screen(void);
 358 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 359 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 360 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 361 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 362 extern bool is_prmry_rk_lcdc_registered(void);
 363
 364 static int inline support_uboot_display(void)
 365 {
 366         return 0;
 367 }
 368
 369 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 370
 371 extern int rk_fb_dpi_open(bool open);
 372 extern int rk_fb_dpi_layer_sel(int layer_id);
 373 extern int rk_fb_dpi_status(void);
 374
 375 extern int rk_fb_switch_screen(struct rk_screen * screen, int enable, int lcdc_id);
 376 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 377 extern int rkfb_create_sysfs(struct fb_info *fbi);
 378 extern char *get_format_string(enum data_format, char *fmt);
 379 extern int support_uboot_display(void);
 380 extern int  rk_fb_calc_fps(struct rk_screen * screen, u32 pixclock);
 381
 382 #if defined(CONFIG_BACKLIGHT_RK29_BL)
 383 void rk29_backlight_set(bool on);
 384 bool rk29_get_backlight_status(void);
 385 #else
 386 static void rk29_backlight_set(bool on)
 387 {
 388         while (0) ;
 389 }
 390
 391 static bool rk29_get_backlight_status(void)
 392 {
 393         return false;
 394 }
 395 #endif
 396
 397 #endif