include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/rkfb/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31
  32
  33 #define RK30_MAX_LCDC_SUPPORT   4
  34 #define RK30_MAX_LAYER_SUPPORT  4
  35 #define RK_MAX_FB_SUPPORT       4
  36 #define RK_WIN_MAX_AREA         4
  37 #define RK_MAX_BUF_NUM          10
  38
  39 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  40 #define FB0_IOCTL_SET_PANEL                             0x6002
  41
  42 #ifdef CONFIG_FB_WIMO
  43 #define FB_WIMO_FLAG
  44 #endif
  45 #ifdef FB_WIMO_FLAG
  46 #define FB0_IOCTL_SET_BUF                               0x6017
  47 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  48 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  49 #endif
  50
  51 #define RK_FBIOGET_PANEL_SIZE           0x5001
  52 #define RK_FBIOSET_YUV_ADDR             0x5002
  53 #define RK_FBIOGET_SCREEN_STATE         0X4620
  54 #define RK_FBIOGET_16OR32               0X4621
  55 #define RK_FBIOGET_IDLEFBUff_16OR32     0X4622
  56 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS    0X4623
  57
  58 #define RK_FBIOGET_DMABUF_FD            0x5003
  59 #define RK_FBIOSET_DMABUF_FD            0x5004
  60 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR       0x5005
  61 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR      0x5006
  62 #define RK_FBIOSET_OVERLAY_STATE        0x5018
  63 #define RK_FBIOGET_OVERLAY_STATE        0X4619
  64 #define RK_FBIOSET_ENABLE               0x5019
  65 #define RK_FBIOGET_ENABLE               0x5020
  66 #define RK_FBIOSET_CONFIG_DONE          0x4628
  67 #define RK_FBIOSET_VSYNC_ENABLE         0x4629
  68 #define RK_FBIOPUT_NUM_BUFFERS          0x4625
  69 #define RK_FBIOPUT_COLOR_KEY_CFG        0x4626
  70 #define RK_FBIOGET_DSP_ADDR             0x4630
  71 #define RK_FBIOGET_LIST_STAT            0X4631
  72
  73
  74 /**rk fb events**/
  75 #define RK_LF_STATUS_FC                  0xef
  76 #define RK_LF_STATUS_FR                  0xee
  77 #define RK_LF_STATUS_NC                  0xfe
  78 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  79
  80 #if defined(CONFIG_ION_ROCKCHIP)
  81 extern struct ion_client *rockchip_ion_client_create(const char * name);
  82 #endif
  83
  84 extern int rk_fb_poll_prmry_screen_vblank(void);
  85 extern int rk_fb_get_prmry_screen_ft(void);
  86 extern bool rk_fb_poll_wait_frame_complete(void);
  87
  88 /********************************************************************
  89 **          display output interface supported by rockchip lcdc                       *
  90 ********************************************************************/
  91 /* */
  92 #define OUT_P888            0   //24bit screen,connect to lcdc D0~D23
  93 #define OUT_P666            1   //18bit screen,connect to lcdc D0~D17
  94 #define OUT_P565            2
  95 #define OUT_S888x           4
  96 #define OUT_CCIR656         6
  97 #define OUT_S888            8
  98 #define OUT_S888DUMY        12
  99 #define OUT_RGB_AAA         15
 100 #define OUT_P16BPP4         24
 101 #define OUT_D888_P666       0x21        //18bit screen,connect to lcdc D2~D7, D10~D15, D18~D23
 102 #define OUT_D888_P565       0x22
 103
 104 /**
 105  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 106  */
 107
 108 enum {
 109         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 110         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 111         HAL_PIXEL_FORMAT_RGB_888 = 3,
 112         HAL_PIXEL_FORMAT_RGB_565 = 4,
 113         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 114         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 115         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 116
 117         /* 0x8 - 0xFF range unavailable */
 118
 119         /*
 120          * 0x100 - 0x1FF
 121          *
 122          * This range is reserved for pixel formats that are specific to the HAL
 123          * implementation.  Implementations can use any value in this range to
 124          * communicate video pixel formats between their HAL modules.  These formats
 125          * must not have an alpha channel.  Additionally, an EGLimage created from a
 126          * gralloc buffer of one of these formats must be supported for use with the
 127          * GL_OES_EGL_image_external OpenGL ES extension.
 128          */
 129
 130         /*
 131          * Android YUV format:
 132          *
 133          * This format is exposed outside of the HAL to software decoders and
 134          * applications.  EGLImageKHR must support it in conjunction with the
 135          * OES_EGL_image_external extension.
 136          *
 137          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 138          * by (W/2) x (H/2) Cr and Cb planes.
 139          *
 140          * This format assumes
 141          * - an even width
 142          * - an even height
 143          * - a horizontal stride multiple of 16 pixels
 144          * - a vertical stride equal to the height
 145          *
 146          *   y_size = stride * height
 147          *   c_size = ALIGN(stride/2, 16) * height/2
 148          *   size = y_size + c_size * 2
 149          *   cr_offset = y_size
 150          *   cb_offset = y_size + c_size
 151          *
 152          */
 153         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 154
 155         /* Legacy formats (deprecated), used by ImageFormat.java */
 156         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 157         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 158         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 159         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 160         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 161         HAL_PIXEL_FORMAT_YCrCb_444 = 0x22,      //yuv444
 162         HAL_PIXEL_FORMAT_H265 = 0x23,   //yuv444
 163
 164 };
 165
 166 //display data format
 167 enum data_format {
 168         ARGB888 = 0,
 169         RGB888,
 170         RGB565,
 171         YUV420 = 4,
 172         YUV422,
 173         YUV444,
 174         XRGB888,
 175         XBGR888,
 176         ABGR888,
 177 };
 178
 179 enum fb_win_map_order {
 180         FB_DEFAULT_ORDER = 0,
 181         FB0_WIN2_FB1_WIN1_FB2_WIN0 = 12,
 182         FB0_WIN1_FB1_WIN2_FB2_WIN0 = 21,
 183         FB0_WIN2_FB1_WIN0_FB2_WIN1 = 102,
 184         FB0_WIN0_FB1_WIN2_FB2_WIN1 = 120,
 185         FB0_WIN0_FB1_WIN1_FB2_WIN2 = 210,
 186         FB0_WIN1_FB1_WIN0_FB2_WIN2 = 201,
 187         FB0_WIN0_FB1_WIN1_FB2_WIN2_FB3_WIN3 = 3210,
 188 };
 189
 190 enum
 191 {
 192     SCALE_NONE = 0x0,
 193     SCALE_UP   = 0x1,
 194     SCALE_DOWN = 0x2
 195 };
 196
 197
 198 struct rk_fb_rgb {
 199         struct fb_bitfield red;
 200         struct fb_bitfield green;
 201         struct fb_bitfield blue;
 202         struct fb_bitfield transp;
 203 };
 204
 205 struct rk_fb_vsync {
 206         wait_queue_head_t wait;
 207         ktime_t timestamp;
 208         bool active;
 209         bool irq_stop;
 210         int irq_refcount;
 211         struct mutex irq_lock;
 212         struct task_struct *thread;
 213 };
 214
 215 struct color_key_cfg {
 216         u32 win0_color_key_cfg;
 217         u32 win1_color_key_cfg;
 218         u32 win2_color_key_cfg;
 219 };
 220
 221 struct pwr_ctr {
 222         char name[32];
 223         int type;
 224         int is_rst;
 225         int gpio;
 226         int atv_val;
 227         char rgl_name[32];
 228         int volt;
 229         int delay;
 230 };
 231
 232 struct rk_disp_pwr_ctr_list {
 233         struct list_head list;
 234         struct pwr_ctr pwr_ctr;
 235 };
 236
 237 typedef enum _TRSP_MODE {
 238         TRSP_CLOSE = 0,
 239         TRSP_FMREG,
 240         TRSP_FMREGEX,
 241         TRSP_FMRAM,
 242         TRSP_FMRAMEX,
 243         TRSP_MASK,
 244         TRSP_INVAL
 245 } TRSP_MODE;
 246
 247 struct rk_lcdc_post_cfg{
 248         u32 xpos;
 249         u32 ypos;
 250         u32 xsize;
 251         u32 ysize;
 252 };
 253
 254 struct rk_lcdc_area{
 255         bool state;
 256         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 257         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 258         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 259         u32 ypos;
 260         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 261         u16 ysize;
 262         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 263         u16 yact;
 264         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 265         u16 yvir;
 266         unsigned long smem_start;
 267         unsigned long cbr_start;        /*Cbr memory start address*/
 268 #if defined(CONFIG_ION_ROCKCHIP)
 269                 struct ion_handle *ion_hdl;
 270                 int dma_buf_fd;
 271 #endif
 272         u32 dsp_stx;
 273         u32 dsp_sty;
 274         u32 y_vir_stride;
 275         u32 uv_vir_stride;
 276         u32 y_addr;
 277         u32 uv_addr;
 278
 279 };
 280
 281
 282 struct rk_lcdc_win {
 283         char name[5];
 284         int id;
 285         bool state;             /*on or off*/
 286         u32 pseudo_pal[16];
 287         enum data_format format;
 288         u8 z_order;             /*win sel layer*/
 289         u8 fmt_cfg;
 290         u8 fmt_10;;
 291         u8 swap_rb;
 292         u32 reserved;
 293         u32 area_num;
 294         u32 scale_yrgb_x;
 295         u32 scale_yrgb_y;
 296         u32 scale_cbcr_x;
 297         u32 scale_cbcr_y;
 298         bool support_3d;
 299
 300         u8 win_lb_mode;
 301
 302         u8 bic_coe_el;
 303         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 304         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 305         u8 yrgb_hsd_mode;//h scale down mode
 306         u8 yrgb_vsu_mode;//v scale up mode
 307         u8 yrgb_vsd_mode;//v scale down mode
 308         u8 cbr_hor_scl_mode;
 309         u8 cbr_ver_scl_mode;
 310         u8 cbr_hsd_mode;
 311         u8 cbr_vsu_mode;
 312         u8 cbr_vsd_mode;
 313         u8 vsd_yrgb_gt4;
 314         u8 vsd_yrgb_gt2;
 315         u8 vsd_cbr_gt4;
 316         u8 vsd_cbr_gt2;
 317
 318         u8 alpha_en;
 319         u32 alpha_mode;
 320         u32 g_alpha_val;
 321         u32 color_key_val;
 322
 323         struct rk_lcdc_area area[RK_WIN_MAX_AREA];
 324         struct rk_lcdc_post_cfg post_cfg;
 325 };
 326
 327 struct rk_lcdc_driver;
 328
 329
 330 struct rk_lcdc_drv_ops {
 331         int (*open) (struct rk_lcdc_driver * dev_drv, int layer_id, bool open);
 332         int (*init_lcdc) (struct rk_lcdc_driver * dev_drv);
 333         int (*ioctl) (struct rk_lcdc_driver * dev_drv, unsigned int cmd,
 334                       unsigned long arg, int layer_id);
 335         int (*suspend) (struct rk_lcdc_driver * dev_drv);
 336         int (*resume) (struct rk_lcdc_driver * dev_drv);
 337         int (*blank) (struct rk_lcdc_driver * dev_drv, int layer_id,
 338                       int blank_mode);
 339         int (*set_par) (struct rk_lcdc_driver * dev_drv, int layer_id);
 340         int (*pan_display) (struct rk_lcdc_driver * dev_drv, int layer_id);
 341         int (*lcdc_reg_update) (struct rk_lcdc_driver * dev_drv);
 342          ssize_t(*get_disp_info) (struct rk_lcdc_driver * dev_drv, char *buf,
 343                                   int layer_id);
 344         int (*load_screen) (struct rk_lcdc_driver * dev_drv, bool initscreen);
 345         int (*get_win_state) (struct rk_lcdc_driver * dev_drv, int layer_id);
 346         int (*ovl_mgr) (struct rk_lcdc_driver * dev_drv, int swap, bool set);   //overlay manager
 347         int (*fps_mgr) (struct rk_lcdc_driver * dev_drv, int fps, bool set);
 348         int (*fb_get_win_id) (struct rk_lcdc_driver * dev_drv, const char *id); //find layer for fb
 349         int (*fb_win_remap) (struct rk_lcdc_driver * dev_drv,
 350                                enum fb_win_map_order order);
 351         int (*set_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 352         int (*read_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 353         int (*lcdc_hdmi_process) (struct rk_lcdc_driver * dev_drv, int mode);   //some lcdc need to some process in hdmi mode
 354         int (*poll_vblank) (struct rk_lcdc_driver * dev_drv);
 355         int (*lcdc_rst) (struct rk_lcdc_driver * dev_drv);
 356         int (*dpi_open) (struct rk_lcdc_driver * dev_drv, bool open);
 357         int (*dpi_win_sel) (struct rk_lcdc_driver * dev_drv, int layer_id);
 358         int (*dpi_status) (struct rk_lcdc_driver * dev_drv);
 359         int (*get_dsp_addr)(struct rk_lcdc_driver * dev_drv,unsigned int *dsp_addr);
 360         int (*set_dsp_cabc) (struct rk_lcdc_driver * dev_drv, int mode);
 361         int (*set_dsp_hue) (struct rk_lcdc_driver *dev_drv,int hue);
 362         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,int bri,int con,int sat);
 363         int (*dump_reg) (struct rk_lcdc_driver * dev_drv);
 364 };
 365
 366 struct rk_fb_area_par {
 367         u16 ion_fd;
 368         unsigned long phy_addr;
 369         u16 acq_fence_fd;
 370         u32 x_offset;
 371         u32 y_offset;
 372         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 373         u32 ypos;
 374         u32 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 375         u32 ysize;
 376         u32 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 377         u32 yact;
 378         u32 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 379         u32 yvir;
 380 };
 381
 382
 383 struct rk_fb_win_par {
 384         u8 data_format;        /*layer data fmt*/
 385         u8 win_id;
 386         u8 z_order;             /*win sel layer*/
 387         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 388         u32 alpha_mode;
 389         u32 g_alpha_val;
 390 };
 391
 392 struct rk_fb_win_cfg_data {
 393         u16 ret_fence_fd;
 394         u16 rel_fence_fd[RK_MAX_BUF_NUM];
 395         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 396         struct  rk_lcdc_post_cfg post_cfg;
 397         u8      wait_fs;
 398         //u8      fence_begin;
 399 };
 400
 401 struct rk_fb_reg_area_data {
 402         struct sync_fence *acq_fence;
 403         u8  index_buf;          /*judge if the buffer is index*/
 404         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 405         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 406         u32 y_vir_stride;
 407         u32 uv_vir_stride;
 408         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 409         u32 ypos;
 410         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 411         u16 ysize;
 412         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 413         u16 yact;
 414         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 415         u16 yvir;
 416         unsigned long smem_start;
 417         unsigned long cbr_start;        /*Cbr memory start address*/
 418         u32 line_length;
 419 };
 420
 421 struct rk_fb_reg_win_data {
 422         u8 data_format;        /*layer data fmt*/
 423         u8 win_id;
 424         u8 z_order;             /*win sel layer*/
 425         u32 area_num;           /*maybe two region have the same dma buff,*/
 426         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 427         u8 alpha_en;
 428         u32 alpha_mode;
 429         u32 g_alpha_val;
 430         u32 color_key_val;
 431
 432         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 433 };
 434
 435 struct rk_fb_reg_data {
 436         struct list_head list;
 437         int     win_num;
 438         int     buf_num;
 439         int     acq_num;
 440         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 441         struct rk_lcdc_post_cfg post_cfg;
 442         //struct sync_fence *acq_fence[RK_MAX_BUF_NUM];
 443         //int     fence_wait_begin;
 444 };
 445
 446 struct rk_lcdc_driver {
 447         char name[6];
 448         int id;
 449         int prop;
 450         struct device *dev;
 451
 452         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 453         int lcdc_win_num;
 454         int num_buf;            //the num_of buffer
 455         int atv_layer_cnt;
 456         int fb_index_base;      //the first fb index of the lcdc device
 457         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 458         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 459         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 460         u32 pixclock;
 461
 462         char fb0_win_id;
 463         char fb1_win_id;
 464         char fb2_win_id;
 465         char fb3_win_id;
 466         struct mutex fb_win_id_mutex;
 467
 468         struct completion frame_done;   //sync for pan_display,whe we set a new frame address to lcdc register,we must make sure the frame begain to display
 469         spinlock_t cpl_lock;    //lock for completion  frame done
 470         int first_frame;
 471         struct rk_fb_vsync vsync_info;
 472         int wait_fs;            //wait for new frame start in kernel
 473         struct sw_sync_timeline *timeline;
 474         int                     timeline_max;
 475         int                     suspend_flag;
 476         struct list_head        update_regs_list;
 477         struct mutex            update_regs_list_lock;
 478         struct kthread_worker   update_regs_worker;
 479         struct task_struct      *update_regs_thread;
 480         struct kthread_work     update_regs_work;
 481
 482         struct mutex            output_lock;
 483         struct rk29fb_info *screen_ctr_info;
 484         struct list_head pwrlist_head;
 485         struct rk_lcdc_drv_ops *ops;
 486
 487 };
 488
 489 /*disp_mode: dual display mode
 490 *               NO_DUAL,no dual display,
 491                 ONE_DUAL,use one lcdc + rk61x for dual display
 492                 DUAL,use 2 lcdcs for dual display
 493   num_fb:       the total number of fb
 494   num_lcdc:    the total number of lcdc
 495 */
 496
 497 struct rk_fb {
 498         int disp_mode;
 499         struct rk29fb_info *mach_info;
 500         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 501         int num_fb;
 502
 503         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 504         int num_lcdc;
 505
 506 #if defined(CONFIG_ION_ROCKCHIP)
 507        struct ion_client * ion_client;
 508 #endif
 509
 510
 511 };
 512 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 513                                 struct rk_lcdc_win *win, int id);
 514 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 515 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 516 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 517 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 518 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 519 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 520 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 521 extern bool is_prmry_rk_lcdc_registered(void);
 522
 523 static int inline support_uboot_display(void)
 524 {
 525         return 0;
 526 }
 527
 528 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 529
 530 extern int rk_fb_dpi_open(bool open);
 531 extern int rk_fb_dpi_layer_sel(int layer_id);
 532 extern int rk_fb_dpi_status(void);
 533
 534 extern int rk_fb_switch_screen(struct rk_screen * screen, int enable, int lcdc_id);
 535 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 536 extern int rkfb_create_sysfs(struct fb_info *fbi);
 537 extern char *get_format_string(enum data_format, char *fmt);
 538 extern int support_uboot_display(void);
 539 extern int  rk_fb_calc_fps(struct rk_screen * screen, u32 pixclock);
 540 #endif