include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/rkfb/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31
  32
  33 #define RK30_MAX_LCDC_SUPPORT   4
  34 #define RK30_MAX_LAYER_SUPPORT  4
  35 #define RK_MAX_FB_SUPPORT       4
  36 #define RK_WIN_MAX_AREA         4
  37 #define RK_MAX_BUF_NUM          10
  38
  39 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  40 #define FB0_IOCTL_SET_PANEL                             0x6002
  41
  42 #ifdef CONFIG_FB_WIMO
  43 #define FB_WIMO_FLAG
  44 #endif
  45 #ifdef FB_WIMO_FLAG
  46 #define FB0_IOCTL_SET_BUF                               0x6017
  47 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  48 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  49 #endif
  50
  51 #define RK_FBIOGET_PANEL_SIZE                           0x5001
  52 #define RK_FBIOSET_YUV_ADDR                             0x5002
  53 #define RK_FBIOGET_SCREEN_STATE                         0X4620
  54 #define RK_FBIOGET_16OR32                               0X4621
  55 #define RK_FBIOGET_IDLEFBUff_16OR32                     0X4622
  56 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS                 0X4623
  57
  58 #define RK_FBIOGET_DMABUF_FD                            0x5003
  59 #define RK_FBIOSET_DMABUF_FD                            0x5004
  60 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR                    0x5005
  61 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR                   0x5006
  62 #define RK_FBIOSET_OVERLAY_STA                          0x5018
  63 #define RK_FBIOGET_OVERLAY_STA                          0X4619
  64 #define RK_FBIOSET_ENABLE                               0x5019
  65 #define RK_FBIOGET_ENABLE                               0x5020
  66 #define RK_FBIOSET_CONFIG_DONE                          0x4628
  67 #define RK_FBIOSET_VSYNC_ENABLE                         0x4629
  68 #define RK_FBIOPUT_NUM_BUFFERS                          0x4625
  69 #define RK_FBIOPUT_COLOR_KEY_CFG                        0x4626
  70 #define RK_FBIOGET_DSP_ADDR                             0x4630
  71 #define RK_FBIOGET_LIST_STA                             0X4631
  72 #define RK_FBIOGET_IOMMU_STA                            0x4632
  73 #define RK_FBIOSET_CLEAR_FB                             0x4633
  74
  75
  76 /**rk fb events**/
  77 #define RK_LF_STATUS_FC                  0xef
  78 #define RK_LF_STATUS_FR                  0xee
  79 #define RK_LF_STATUS_NC                  0xfe
  80 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  81
  82
  83 /*for x y mirror*/
  84 #define NO_MIRROR       0
  85 #define X_MIRROR        1
  86 #define Y_MIRROR        2
  87 #define X_Y_MIRROR      3
  88
  89
  90 /**
  91 * pixel align value for gpu,align as 64 bytes in an odd number of times
  92 */
  93 #define ALIGN_PIXEL_64BYTE_RGB565               32      /* 64/2*/
  94 #define ALIGN_PIXEL_64BYTE_RGB8888              16      /* 64/4*/
  95 #define ALIGN_N_TIMES(x, align)                 (((x) % (align) == 0) ? (x) : (((x) + ((align) - 1)) & (~((align) - 1))))
  96 #define ALIGN_ODD_TIMES(x, align)               (((x) % ((align) * 2) == 0) ? ((x) + (align)) : (x))
  97 #define ALIGN_64BYTE_ODD_TIMES(x, align)        ALIGN_ODD_TIMES(ALIGN_N_TIMES(x, align), align)
  98
  99
 100 //#define USE_ION_MMU 1
 101 #if defined(CONFIG_ION_ROCKCHIP)
 102 extern struct ion_client *rockchip_ion_client_create(const char * name);
 103 #endif
 104
 105 extern int rk_fb_poll_prmry_screen_vblank(void);
 106 extern u32 rk_fb_get_prmry_screen_ft(void);
 107 extern u32 rk_fb_get_prmry_screen_vbt(void);
 108 extern u64 rk_fb_get_prmry_screen_framedone_t(void);
 109 extern bool rk_fb_poll_wait_frame_complete(void);
 110
 111 /********************************************************************
 112 **          display output interface supported by rockchip lcdc                       *
 113 ********************************************************************/
 114 /* */
 115 #define OUT_P888            0   //24bit screen,connect to lcdc D0~D23
 116 #define OUT_P666            1   //18bit screen,connect to lcdc D0~D17
 117 #define OUT_P565            2
 118 #define OUT_S888x           4
 119 #define OUT_CCIR656         6
 120 #define OUT_S888            8
 121 #define OUT_S888DUMY        12
 122 #define OUT_RGB_AAA         15
 123 #define OUT_P16BPP4         24
 124 #define OUT_D888_P666       0x21        //18bit screen,connect to lcdc D2~D7, D10~D15, D18~D23
 125 #define OUT_D888_P565       0x22
 126
 127 /**
 128  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 129  */
 130
 131 enum {
 132         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 133         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 134         HAL_PIXEL_FORMAT_RGB_888 = 3,
 135         HAL_PIXEL_FORMAT_RGB_565 = 4,
 136         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 137         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 138         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 139
 140         /* 0x8 - 0xFF range unavailable */
 141
 142         /*
 143          * 0x100 - 0x1FF
 144          *
 145          * This range is reserved for pixel formats that are specific to the HAL
 146          * implementation.  Implementations can use any value in this range to
 147          * communicate video pixel formats between their HAL modules.  These formats
 148          * must not have an alpha channel.  Additionally, an EGLimage created from a
 149          * gralloc buffer of one of these formats must be supported for use with the
 150          * GL_OES_EGL_image_external OpenGL ES extension.
 151          */
 152
 153         /*
 154          * Android YUV format:
 155          *
 156          * This format is exposed outside of the HAL to software decoders and
 157          * applications.  EGLImageKHR must support it in conjunction with the
 158          * OES_EGL_image_external extension.
 159          *
 160          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 161          * by (W/2) x (H/2) Cr and Cb planes.
 162          *
 163          * This format assumes
 164          * - an even width
 165          * - an even height
 166          * - a horizontal stride multiple of 16 pixels
 167          * - a vertical stride equal to the height
 168          *
 169          *   y_size = stride * height
 170          *   c_size = ALIGN(stride/2, 16) * height/2
 171          *   size = y_size + c_size * 2
 172          *   cr_offset = y_size
 173          *   cb_offset = y_size + c_size
 174          *
 175          */
 176         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 177
 178         /* Legacy formats (deprecated), used by ImageFormat.java */
 179         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 180         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 181         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 182         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 183         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 184
 185         HAL_PIXEL_FORMAT_YCrCb_NV12_10      = 0x22, // YUV420_1obit
 186         HAL_PIXEL_FORMAT_YCbCr_422_SP_10        = 0x23, // YUV422_1obit
 187         HAL_PIXEL_FORMAT_YCrCb_420_SP_10        = 0x24, //YUV444_1obit
 188
 189         HAL_PIXEL_FORMAT_YCrCb_444 = 0x25,      //yuv444
 190
 191
 192 };
 193
 194 //display data format
 195 enum data_format {
 196         ARGB888 = 0,
 197         RGB888,
 198         RGB565,
 199         YUV420 = 4,
 200         YUV422,
 201         YUV444,
 202         XRGB888,
 203         XBGR888,
 204         ABGR888,
 205         YUV420_A = 10,
 206         YUV422_A,
 207         YUV444_A,
 208 };
 209
 210 enum fb_win_map_order {
 211         FB_DEFAULT_ORDER = 0,
 212         FB0_WIN2_FB1_WIN1_FB2_WIN0 = 12,
 213         FB0_WIN1_FB1_WIN2_FB2_WIN0 = 21,
 214         FB0_WIN2_FB1_WIN0_FB2_WIN1 = 102,
 215         FB0_WIN0_FB1_WIN2_FB2_WIN1 = 120,
 216         FB0_WIN0_FB1_WIN1_FB2_WIN2 = 210,
 217         FB0_WIN1_FB1_WIN0_FB2_WIN2 = 201,
 218         FB0_WIN0_FB1_WIN1_FB2_WIN2_FB3_WIN3 = 3210,
 219 };
 220
 221 enum
 222 {
 223     SCALE_NONE = 0x0,
 224     SCALE_UP   = 0x1,
 225     SCALE_DOWN = 0x2
 226 };
 227
 228 typedef enum {
 229         BRIGHTNESS      = 0x0,
 230         CONTRAST        = 0x1,
 231         SAT_CON         = 0x2
 232 } bcsh_bcs_mode;
 233
 234 typedef enum {
 235         H_SIN           = 0x0,
 236         H_COS           = 0x1
 237 } bcsh_hue_mode;
 238
 239
 240 struct rk_fb_rgb {
 241         struct fb_bitfield red;
 242         struct fb_bitfield green;
 243         struct fb_bitfield blue;
 244         struct fb_bitfield transp;
 245 };
 246
 247 struct rk_fb_frame_time {
 248         u64 last_framedone_t;
 249         u64 framedone_t;
 250         u32 ft;
 251 };
 252
 253 struct rk_fb_vsync {
 254         wait_queue_head_t wait;
 255         ktime_t timestamp;
 256         bool active;
 257         bool irq_stop;
 258         int irq_refcount;
 259         struct mutex irq_lock;
 260         struct task_struct *thread;
 261 };
 262
 263 struct color_key_cfg {
 264         u32 win0_color_key_cfg;
 265         u32 win1_color_key_cfg;
 266         u32 win2_color_key_cfg;
 267 };
 268
 269 struct pwr_ctr {
 270         char name[32];
 271         int type;
 272         int is_rst;
 273         int gpio;
 274         int atv_val;
 275         char rgl_name[32];
 276         int volt;
 277         int delay;
 278 };
 279
 280 struct rk_disp_pwr_ctr_list {
 281         struct list_head list;
 282         struct pwr_ctr pwr_ctr;
 283 };
 284
 285 typedef enum _TRSP_MODE {
 286         TRSP_CLOSE = 0,
 287         TRSP_FMREG,
 288         TRSP_FMREGEX,
 289         TRSP_FMRAM,
 290         TRSP_FMRAMEX,
 291         TRSP_MASK,
 292         TRSP_INVAL
 293 } TRSP_MODE;
 294
 295 struct rk_lcdc_post_cfg{
 296         u32 xpos;
 297         u32 ypos;
 298         u32 xsize;
 299         u32 ysize;
 300 };
 301
 302 struct rk_lcdc_win_area{
 303         bool state;
 304         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 305         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 306         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 307         u32 ypos;
 308         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 309         u16 ysize;
 310         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 311         u16 yact;
 312         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 313         u16 yvir;
 314         unsigned long smem_start;
 315         unsigned long cbr_start;        /*Cbr memory start address*/
 316 #if defined(CONFIG_ION_ROCKCHIP)
 317                 struct ion_handle *ion_hdl;
 318                 int dma_buf_fd;
 319                 struct dma_buf *dma_buf;
 320 #endif
 321         u32 dsp_stx;
 322         u32 dsp_sty;
 323         u32 y_vir_stride;
 324         u32 uv_vir_stride;
 325         u32 y_addr;
 326         u32 uv_addr;
 327
 328 };
 329
 330
 331 struct rk_lcdc_win {
 332         char name[5];
 333         int id;
 334         bool state;             /*on or off*/
 335         bool last_state;                /*on or off*/
 336         u32 pseudo_pal[16];
 337         enum data_format format;
 338         int z_order;            /*win sel layer*/
 339         u8 fmt_cfg;
 340         u8 fmt_10;;
 341         u8 swap_rb;
 342         u32 reserved;
 343         u32 area_num;
 344         u32 scale_yrgb_x;
 345         u32 scale_yrgb_y;
 346         u32 scale_cbcr_x;
 347         u32 scale_cbcr_y;
 348         bool support_3d;
 349
 350         u8 win_lb_mode;
 351
 352         u8 bic_coe_el;
 353         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 354         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 355         u8 yrgb_hsd_mode;//h scale down mode
 356         u8 yrgb_vsu_mode;//v scale up mode
 357         u8 yrgb_vsd_mode;//v scale down mode
 358         u8 cbr_hor_scl_mode;
 359         u8 cbr_ver_scl_mode;
 360         u8 cbr_hsd_mode;
 361         u8 cbr_vsu_mode;
 362         u8 cbr_vsd_mode;
 363         u8 vsd_yrgb_gt4;
 364         u8 vsd_yrgb_gt2;
 365         u8 vsd_cbr_gt4;
 366         u8 vsd_cbr_gt2;
 367
 368         u8 alpha_en;
 369         u32 alpha_mode;
 370         u32 g_alpha_val;
 371         u32 color_key_val;
 372
 373         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
 374         struct rk_lcdc_post_cfg post_cfg;
 375 };
 376
 377 struct rk_lcdc_driver;
 378
 379 struct rk_fb_trsm_ops {
 380         int (*enable)(void);
 381         int (*disable)(void);
 382 };
 383
 384 struct rk_lcdc_drv_ops {
 385         int (*open) (struct rk_lcdc_driver * dev_drv, int layer_id, bool open);
 386         int (*win_direct_en)(struct rk_lcdc_driver *dev_drv, int win_id, int en);
 387         int (*init_lcdc) (struct rk_lcdc_driver * dev_drv);
 388         int (*ioctl) (struct rk_lcdc_driver * dev_drv, unsigned int cmd,
 389                       unsigned long arg, int layer_id);
 390         int (*suspend) (struct rk_lcdc_driver * dev_drv);
 391         int (*resume) (struct rk_lcdc_driver * dev_drv);
 392         int (*blank) (struct rk_lcdc_driver * dev_drv, int layer_id,
 393                       int blank_mode);
 394         int (*set_par) (struct rk_lcdc_driver * dev_drv, int layer_id);
 395         int (*pan_display) (struct rk_lcdc_driver * dev_drv, int layer_id);
 396         int (*direct_set_addr)(struct rk_lcdc_driver *drv, int win_id, u32 addr);
 397         int (*lcdc_reg_update) (struct rk_lcdc_driver * dev_drv);
 398         ssize_t(*get_disp_info) (struct rk_lcdc_driver * dev_drv, char *buf,
 399                                   int layer_id);
 400         int (*load_screen) (struct rk_lcdc_driver * dev_drv, bool initscreen);
 401         int (*get_win_state) (struct rk_lcdc_driver * dev_drv, int layer_id);
 402         int (*ovl_mgr) (struct rk_lcdc_driver * dev_drv, int swap, bool set);   //overlay manager
 403         int (*fps_mgr) (struct rk_lcdc_driver * dev_drv, int fps, bool set);
 404         int (*fb_get_win_id) (struct rk_lcdc_driver * dev_drv, const char *id); //find layer for fb
 405         int (*fb_win_remap) (struct rk_lcdc_driver * dev_drv,
 406                                enum fb_win_map_order order);
 407         int (*set_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 408         int (*read_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 409         int (*lcdc_hdmi_process) (struct rk_lcdc_driver * dev_drv, int mode);   //some lcdc need to some process in hdmi mode
 410         int (*set_irq_to_cpu)(struct rk_lcdc_driver *dev_drv,int enable);
 411         int (*poll_vblank) (struct rk_lcdc_driver * dev_drv);
 412         int (*lcdc_rst) (struct rk_lcdc_driver * dev_drv);
 413         int (*dpi_open) (struct rk_lcdc_driver * dev_drv, bool open);
 414         int (*dpi_win_sel) (struct rk_lcdc_driver * dev_drv, int layer_id);
 415         int (*dpi_status) (struct rk_lcdc_driver * dev_drv);
 416         int (*get_dsp_addr)(struct rk_lcdc_driver * dev_drv,unsigned int *dsp_addr);
 417         int (*set_dsp_cabc) (struct rk_lcdc_driver * dev_drv, int mode);
 418         int (*set_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,int sin_hue, int cos_hue);
 419         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode,int value);
 420         int (*get_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,bcsh_hue_mode mode);
 421         int (*get_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode);
 422         int (*open_bcsh)(struct rk_lcdc_driver *dev_drv, bool open);
 423         int (*dump_reg) (struct rk_lcdc_driver * dev_drv);
 424         int (*mmu_en) (struct rk_lcdc_driver * dev_drv);
 425         int (*cfg_done) (struct rk_lcdc_driver * dev_drv);
 426 };
 427
 428 struct rk_fb_area_par {
 429         int ion_fd;
 430         unsigned long phy_addr;
 431         int acq_fence_fd;
 432         u32 x_offset;
 433         u32 y_offset;
 434         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 435         u32 ypos;
 436         u32 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 437         u32 ysize;
 438         u32 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 439         u32 yact;
 440         u32 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 441         u32 yvir;
 442 };
 443
 444
 445 struct rk_fb_win_par {
 446         u8 data_format;        /*layer data fmt*/
 447         u8 win_id;
 448         u8 z_order;             /*win sel layer*/
 449         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 450         u32 alpha_mode;
 451         u32 g_alpha_val;
 452 };
 453
 454 struct rk_fb_win_cfg_data {
 455         int ret_fence_fd;
 456         int rel_fence_fd[RK_MAX_BUF_NUM];
 457         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 458         struct  rk_lcdc_post_cfg post_cfg;
 459         u8      wait_fs;
 460         //u8      fence_begin;
 461 };
 462
 463 struct rk_fb_reg_area_data {
 464         struct sync_fence *acq_fence;
 465         u8  index_buf;          /*judge if the buffer is index*/
 466         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 467         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 468         u32 y_vir_stride;
 469         u32 uv_vir_stride;
 470         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 471         u32 ypos;
 472         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 473         u16 ysize;
 474         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 475         u16 yact;
 476         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 477         u16 yvir;
 478         unsigned long smem_start;
 479         unsigned long cbr_start;        /*Cbr memory start address*/
 480         u32 line_length;
 481         struct ion_handle *ion_handle;
 482 #ifdef  USE_ION_MMU
 483         struct dma_buf *dma_buf;
 484         struct dma_buf_attachment *attachment;
 485         struct sg_table *sg_table;
 486         dma_addr_t dma_addr;
 487 #endif
 488 };
 489
 490 struct rk_fb_reg_win_data {
 491         u8 data_format;        /*layer data fmt*/
 492         u8 win_id;
 493         u8 z_order;             /*win sel layer*/
 494         u32 area_num;           /*maybe two region have the same dma buff,*/
 495         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 496         u8 alpha_en;
 497         u32 alpha_mode;
 498         u32 g_alpha_val;
 499         u32 color_key_val;
 500
 501         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 502 };
 503
 504 struct rk_fb_reg_data {
 505         struct list_head list;
 506         int     win_num;
 507         int     buf_num;
 508         int     acq_num;
 509         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 510         struct rk_lcdc_post_cfg post_cfg;
 511         //struct sync_fence *acq_fence[RK_MAX_BUF_NUM];
 512         //int     fence_wait_begin;
 513 };
 514
 515 struct rk_lcdc_driver {
 516         char name[6];
 517         int id;
 518         int prop;
 519         struct device *dev;
 520
 521         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 522         int lcdc_win_num;
 523         int num_buf;            //the num_of buffer
 524         int atv_layer_cnt;
 525         int fb_index_base;      //the first fb index of the lcdc device
 526         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 527         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 528         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 529         u32 pixclock;
 530
 531         char fb0_win_id;
 532         char fb1_win_id;
 533         char fb2_win_id;
 534         char fb3_win_id;
 535         char mmu_dts_name[40];
 536         int iommu_enabled;
 537         struct rk_fb_reg_area_data reg_area_data;
 538         struct mutex fb_win_id_mutex;
 539
 540         struct completion frame_done;   //sync for pan_display,whe we set a new frame address to lcdc register,we must make sure the frame begain to display
 541         spinlock_t cpl_lock;    //lock for completion  frame done
 542         int first_frame;
 543         struct rk_fb_vsync vsync_info;
 544         struct rk_fb_frame_time frame_time;
 545         int wait_fs;            //wait for new frame start in kernel
 546         struct sw_sync_timeline *timeline;
 547         int                     timeline_max;
 548         int                     suspend_flag;
 549         int                     cabc_mode;
 550         struct list_head        update_regs_list;
 551         struct mutex            update_regs_list_lock;
 552         struct kthread_worker   update_regs_worker;
 553         struct task_struct      *update_regs_thread;
 554         struct kthread_work     update_regs_work;
 555         wait_queue_head_t       update_regs_wait;
 556
 557         struct mutex            output_lock;
 558         struct rk29fb_info *screen_ctr_info;
 559         struct list_head pwrlist_head;
 560         struct rk_lcdc_drv_ops *ops;
 561         struct rk_fb_trsm_ops *trsm_ops;
 562 #ifdef CONFIG_DRM_ROCKCHIP
 563         void (*irq_call_back)(struct rk_lcdc_driver *driver);
 564 #endif
 565
 566 };
 567
 568 /*disp_mode: dual display mode
 569 *               NO_DUAL,no dual display,
 570                 ONE_DUAL,use one lcdc + rk61x for dual display
 571                 DUAL,use 2 lcdcs for dual display
 572   num_fb:       the total number of fb
 573   num_lcdc:    the total number of lcdc
 574 */
 575
 576 struct rk_fb {
 577         int disp_mode;
 578         struct rk29fb_info *mach_info;
 579         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 580         int num_fb;
 581
 582         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 583         int num_lcdc;
 584
 585 #if defined(CONFIG_ION_ROCKCHIP)
 586        struct ion_client * ion_client;
 587 #endif
 588
 589
 590 };
 591
 592 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
 593 extern struct rk_fb_trsm_ops * rk_fb_trsm_ops_get(int type);
 594 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 595                                 struct rk_lcdc_win *win, int id);
 596 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 597 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 598 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 599 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
 600 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 601 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 602 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 603 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 604 extern bool is_prmry_rk_lcdc_registered(void);
 605 extern int rk_fb_prase_timing_dt(struct device_node *np,
 606                 struct rk_screen *screen);
 607 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 608
 609 extern int rk_fb_dpi_open(bool open);
 610 extern int rk_fb_dpi_layer_sel(int layer_id);
 611 extern int rk_fb_dpi_status(void);
 612
 613 extern int rk_fb_switch_screen(struct rk_screen * screen, int enable, int lcdc_id);
 614 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 615 extern int rkfb_create_sysfs(struct fb_info *fbi);
 616 extern char *get_format_string(enum data_format, char *fmt);
 617 extern int support_uboot_display(void);
 618 extern int  rk_fb_calc_fps(struct rk_screen * screen, u32 pixclock);
 619 extern int rk_get_real_fps(int time);
 620 #endif