drivers/video/tegra/dc/dc_reg.h

   1 /*
   2  * drivers/video/tegra/dc/dc_reg.h
   3  *
   4  * Copyright (C) 2010 Google, Inc.
   5  * Author: Erik Gilling <konkers@android.com>
   6  *
   7  * This software is licensed under the terms of the GNU General Public
   8  * License version 2, as published by the Free Software Foundation, and
   9  * may be copied, distributed, and modified under those terms.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  */
  17
  18 #ifndef __DRIVERS_VIDEO_TEGRA_DC_DC_REG_H
  19 #define __DRIVERS_VIDEO_TEGRA_DC_DC_REG_H
  20
  21 #define DC_CMD_GENERAL_INCR_SYNCPT              0x000
  22 #define DC_CMD_GENERAL_INCR_SYNCPT_CNTRL        0x001
  23 #define DC_CMD_GENERAL_INCR_SYNCPT_ERROR        0x002
  24 #define DC_CMD_WIN_A_INCR_SYNCPT                0x008
  25 #define DC_CMD_WIN_A_INCR_SYNCPT_CNTRL          0x009
  26 #define DC_CMD_WIN_A_INCR_SYNCPT_ERROR          0x00a
  27 #define DC_CMD_WIN_B_INCR_SYNCPT                0x010
  28 #define DC_CMD_WIN_B_INCR_SYNCPT_CNTRL          0x011
  29 #define DC_CMD_WIN_B_INCR_SYNCPT_ERROR          0x012
  30 #define DC_CMD_WIN_C_INCR_SYNCPT                0x018
  31 #define DC_CMD_WIN_C_INCR_SYNCPT_CNTRL          0x019
  32 #define DC_CMD_WIN_C_INCR_SYNCPT_ERROR          0x01a
  33 #define DC_CMD_CONT_SYNCPT_VSYNC                0x028
  34 #define DC_CMD_DISPLAY_COMMAND_OPTION0          0x031
  35 #define DC_CMD_DISPLAY_COMMAND                  0x032
  36 #define  DISP_COMMAND_RAISE             (1 << 0)
  37 #define  DISP_CTRL_MODE_STOP            (0 << 5)
  38 #define  DISP_CTRL_MODE_C_DISPLAY       (1 << 5)
  39 #define  DISP_CTRL_MODE_NC_DISPLAY      (2 << 5)
  40 #define  DISP_COMMAND_RAISE_VECTOR(x)   (((x) & 0x1f) << 22)
  41 #define  DISP_COMMAND_RAISE_CHANNEL_ID(x)       (((x) & 0xf) << 27)
  42
  43 #define DC_CMD_SIGNAL_RAISE                     0x033
  44 #define DC_CMD_DISPLAY_POWER_CONTROL            0x036
  45 #define  PW0_ENABLE             (1 << 0)
  46 #define  PW1_ENABLE             (1 << 2)
  47 #define  PW2_ENABLE             (1 << 4)
  48 #define  PW3_ENABLE             (1 << 6)
  49 #define  PW4_ENABLE             (1 << 8)
  50 #define  PM0_ENABLE             (1 << 16)
  51 #define  PM1_ENABLE             (1 << 18)
  52 #define  SPI_ENABLE             (1 << 24)
  53 #define  HSPI_ENABLE            (1 << 25)
  54
  55 #define DC_CMD_INT_STATUS                       0x037
  56 #define DC_CMD_INT_MASK                         0x038
  57 #define DC_CMD_INT_ENABLE                       0x039
  58 #define DC_CMD_INT_TYPE                         0x03a
  59 #define DC_CMD_INT_POLARITY                     0x03b
  60 #define  CTXSW_INT              (1 << 0)
  61 #define  FRAME_END_INT          (1 << 1)
  62 #define  V_BLANK_INT            (1 << 2)
  63 #define  H_BLANK_INT            (1 << 3)
  64 #define  V_PULSE3_INT           (1 << 4)
  65 #define  SPI_BUSY_INT           (1 << 7)
  66 #define  WIN_A_UF_INT           (1 << 8)
  67 #define  WIN_B_UF_INT           (1 << 9)
  68 #define  WIN_C_UF_INT           (1 << 10)
  69 #define  MSF_INT                (1 << 12)
  70 #define  SSF_INT                (1 << 13)
  71 #define  WIN_A_OF_INT           (1 << 14)
  72 #define  WIN_B_OF_INT           (1 << 15)
  73 #define  WIN_C_OF_INT           (1 << 16)
  74 #define  GPIO_0_INT             (1 << 18)
  75 #define  GPIO_1_INT             (1 << 19)
  76 #define  GPIO_2_INT             (1 << 20)
  77
  78 #define DC_CMD_SIGNAL_RAISE1                    0x03c
  79 #define DC_CMD_SIGNAL_RAISE2                    0x03d
  80 #define DC_CMD_SIGNAL_RAISE3                    0x03e
  81 #define DC_CMD_STATE_ACCESS                     0x040
  82 #define  READ_MUX_ASSEMBLY      (0 << 0)
  83 #define  READ_MUX_ACTIVE        (1 << 0)
  84 #define  WRITE_MUX_ASSEMBLY     (0 << 2)
  85 #define  WRITE_MUX_ACTIVE       (1 << 2)
  86
  87 #define DC_CMD_STATE_CONTROL                    0x041
  88 #define  GENERAL_ACT_REQ        (1 << 0)
  89 #define  WIN_A_ACT_REQ          (1 << 1)
  90 #define  WIN_B_ACT_REQ          (1 << 2)
  91 #define  WIN_C_ACT_REQ          (1 << 3)
  92
  93 #define DC_CMD_DISPLAY_WINDOW_HEADER            0x042
  94 #define  WINDOW_A_SELECT                (1 << 4)
  95 #define  WINDOW_B_SELECT                (1 << 5)
  96 #define  WINDOW_C_SELECT                (1 << 6)
  97
  98 #define DC_CMD_REG_ACT_CONTROL                  0x043
  99
 100 #define DC_COM_CRC_CONTROL                      0x300
 101 #define DC_COM_CRC_CHECKSUM                     0x301
 102 #define DC_COM_PIN_OUTPUT_ENABLE0               0x302
 103 #define DC_COM_PIN_OUTPUT_ENABLE1               0x303
 104 #define DC_COM_PIN_OUTPUT_ENABLE2               0x304
 105 #define DC_COM_PIN_OUTPUT_ENABLE3               0x305
 106 #define DC_COM_PIN_OUTPUT_POLARITY0             0x306
 107 #define DC_COM_PIN_OUTPUT_POLARITY1             0x307
 108 #define DC_COM_PIN_OUTPUT_POLARITY2             0x308
 109 #define DC_COM_PIN_OUTPUT_POLARITY3             0x309
 110 #define DC_COM_PIN_OUTPUT_DATA0                 0x30a
 111 #define DC_COM_PIN_OUTPUT_DATA1                 0x30b
 112 #define DC_COM_PIN_OUTPUT_DATA2                 0x30c
 113 #define DC_COM_PIN_OUTPUT_DATA3                 0x30d
 114 #define DC_COM_PIN_INPUT_ENABLE0                0x30e
 115 #define DC_COM_PIN_INPUT_ENABLE1                0x30f
 116 #define DC_COM_PIN_INPUT_ENABLE2                0x310
 117 #define DC_COM_PIN_INPUT_ENABLE3                0x311
 118 #define DC_COM_PIN_INPUT_DATA0                  0x312
 119 #define DC_COM_PIN_INPUT_DATA1                  0x313
 120 #define DC_COM_PIN_OUTPUT_SELECT0               0x314
 121 #define DC_COM_PIN_OUTPUT_SELECT1               0x315
 122 #define DC_COM_PIN_OUTPUT_SELECT2               0x316
 123 #define DC_COM_PIN_OUTPUT_SELECT3               0x317
 124 #define DC_COM_PIN_OUTPUT_SELECT4               0x318
 125 #define DC_COM_PIN_OUTPUT_SELECT5               0x319
 126 #define DC_COM_PIN_OUTPUT_SELECT6               0x31a
 127 #define DC_COM_PIN_MISC_CONTROL                 0x31b
 128 #define DC_COM_PM0_CONTROL                      0x31c
 129 #define DC_COM_PM0_DUTY_CYCLE                   0x31d
 130 #define DC_COM_PM1_CONTROL                      0x31e
 131 #define DC_COM_PM1_DUTY_CYCLE                   0x31f
 132 #define DC_COM_SPI_CONTROL                      0x320
 133 #define DC_COM_SPI_START_BYTE                   0x321
 134 #define DC_COM_HSPI_WRITE_DATA_AB               0x322
 135 #define DC_COM_HSPI_WRITE_DATA_CD               0x323
 136 #define DC_COM_HSPI_CS_DC                       0x324
 137 #define DC_COM_SCRATCH_REGISTER_A               0x325
 138 #define DC_COM_SCRATCH_REGISTER_B               0x326
 139 #define DC_COM_GPIO_CTRL                        0x327
 140 #define DC_COM_GPIO_DEBOUNCE_COUNTER            0x328
 141 #define DC_COM_CRC_CHECKSUM_LATCHED             0x329
 142
 143 #define DC_DISP_DISP_SIGNAL_OPTIONS0            0x400
 144 #define  H_PULSE_0_ENABLE               (1 << 8)
 145 #define  H_PULSE_1_ENABLE               (1 << 10)
 146 #define  H_PULSE_2_ENABLE               (1 << 12)
 147 #define  V_PULSE_0_ENABLE               (1 << 16)
 148 #define  V_PULSE_1_ENABLE               (1 << 18)
 149 #define  V_PULSE_2_ENABLE               (1 << 19)
 150 #define  V_PULSE_3_ENABLE               (1 << 20)
 151 #define  M0_ENABLE                      (1 << 24)
 152 #define  M1_ENABLE                      (1 << 26)
 153
 154 #define DC_DISP_DISP_SIGNAL_OPTIONS1            0x401
 155 #define  DI_ENABLE                      (1 << 16)
 156 #define  PP_ENABLE                      (1 << 18)
 157
 158 #define DC_DISP_DISP_WIN_OPTIONS                0x402
 159 #define  CURSOR_ENABLE                  (1 << 16)
 160 #define  TVO_ENABLE                     (1 << 28)
 161 #define  DSI_ENABLE                     (1 << 29)
 162 #define  HDMI_ENABLE                    (1 << 30)
 163
 164 #define DC_DISP_MEM_HIGH_PRIORITY               0x403
 165 #define DC_DISP_MEM_HIGH_PRIORITY_TIMER         0x404
 166 #define DC_DISP_DISP_TIMING_OPTIONS             0x405
 167 #define  VSYNC_H_POSITION(x)            ((x) & 0xfff)
 168
 169 #define DC_DISP_REF_TO_SYNC                     0x406
 170 #define DC_DISP_SYNC_WIDTH                      0x407
 171 #define DC_DISP_BACK_PORCH                      0x408
 172 #define DC_DISP_DISP_ACTIVE                     0x409
 173 #define DC_DISP_FRONT_PORCH                     0x40a
 174 #define DC_DISP_H_PULSE0_CONTROL                0x40b
 175 #define DC_DISP_H_PULSE0_POSITION_A             0x40c
 176 #define DC_DISP_H_PULSE0_POSITION_B             0x40d
 177 #define DC_DISP_H_PULSE0_POSITION_C             0x40e
 178 #define DC_DISP_H_PULSE0_POSITION_D             0x40f
 179 #define DC_DISP_H_PULSE1_CONTROL                0x410
 180 #define DC_DISP_H_PULSE1_POSITION_A             0x411
 181 #define DC_DISP_H_PULSE1_POSITION_B             0x412
 182 #define DC_DISP_H_PULSE1_POSITION_C             0x413
 183 #define DC_DISP_H_PULSE1_POSITION_D             0x414
 184 #define DC_DISP_H_PULSE2_CONTROL                0x415
 185 #define DC_DISP_H_PULSE2_POSITION_A             0x416
 186 #define DC_DISP_H_PULSE2_POSITION_B             0x417
 187 #define DC_DISP_H_PULSE2_POSITION_C             0x418
 188 #define DC_DISP_H_PULSE2_POSITION_D             0x419
 189 #define DC_DISP_V_PULSE0_CONTROL                0x41a
 190 #define DC_DISP_V_PULSE0_POSITION_A             0x41b
 191 #define DC_DISP_V_PULSE0_POSITION_B             0x41c
 192 #define DC_DISP_V_PULSE0_POSITION_C             0x41d
 193 #define DC_DISP_V_PULSE1_CONTROL                0x41e
 194 #define DC_DISP_V_PULSE1_POSITION_A             0x41f
 195 #define DC_DISP_V_PULSE1_POSITION_B             0x420
 196 #define DC_DISP_V_PULSE1_POSITION_C             0x421
 197 #define DC_DISP_V_PULSE2_CONTROL                0x422
 198 #define DC_DISP_V_PULSE2_POSITION_A             0x423
 199 #define DC_DISP_V_PULSE3_CONTROL                0x424
 200 #define DC_DISP_V_PULSE3_POSITION_A             0x425
 201 #define DC_DISP_M0_CONTROL                      0x426
 202 #define DC_DISP_M1_CONTROL                      0x427
 203 #define DC_DISP_DI_CONTROL                      0x428
 204 #define DC_DISP_PP_CONTROL                      0x429
 205 #define DC_DISP_PP_SELECT_A                     0x42a
 206 #define DC_DISP_PP_SELECT_B                     0x42b
 207 #define DC_DISP_PP_SELECT_C                     0x42c
 208 #define DC_DISP_PP_SELECT_D                     0x42d
 209
 210 #define  PULSE_MODE_NORMAL              (0 << 3)
 211 #define  PULSE_MODE_ONE_CLOCK           (1 << 3)
 212 #define  PULSE_POLARITY_HIGH            (0 << 4)
 213 #define  PULSE_POLARITY_LOW             (1 << 4)
 214 #define  PULSE_QUAL_ALWAYS              (0 << 6)
 215 #define  PULSE_QUAL_VACTIVE             (2 << 6)
 216 #define  PULSE_QUAL_VACTIVE1            (3 << 6)
 217 #define  PULSE_LAST_START_A             (0 << 8)
 218 #define  PULSE_LAST_END_A               (1 << 8)
 219 #define  PULSE_LAST_START_B             (2 << 8)
 220 #define  PULSE_LAST_END_B               (3 << 8)
 221 #define  PULSE_LAST_START_C             (4 << 8)
 222 #define  PULSE_LAST_END_C               (5 << 8)
 223 #define  PULSE_LAST_START_D             (6 << 8)
 224 #define  PULSE_LAST_END_D               (7 << 8)
 225
 226 #define  PULSE_START(x)                 ((x) & 0xfff)
 227 #define  PULSE_END(x)                   (((x) & 0xfff) << 16)
 228
 229 #define DC_DISP_DISP_CLOCK_CONTROL              0x42e
 230 #define  PIXEL_CLK_DIVIDER_PCD1         (0 << 8)
 231 #define  PIXEL_CLK_DIVIDER_PCD1H        (1 << 8)
 232 #define  PIXEL_CLK_DIVIDER_PCD2         (2 << 8)
 233 #define  PIXEL_CLK_DIVIDER_PCD3         (3 << 8)
 234 #define  PIXEL_CLK_DIVIDER_PCD4         (4 << 8)
 235 #define  PIXEL_CLK_DIVIDER_PCD6         (5 << 8)
 236 #define  PIXEL_CLK_DIVIDER_PCD8         (6 << 8)
 237 #define  PIXEL_CLK_DIVIDER_PCD9         (7 << 8)
 238 #define  PIXEL_CLK_DIVIDER_PCD12        (8 << 8)
 239 #define  PIXEL_CLK_DIVIDER_PCD16        (9 << 8)
 240 #define  PIXEL_CLK_DIVIDER_PCD18        (10 << 8)
 241 #define  PIXEL_CLK_DIVIDER_PCD24        (11 << 8)
 242 #define  PIXEL_CLK_DIVIDER_PCD13        (12 << 8)
 243 #define  SHIFT_CLK_DIVIDER(x)           ((x) & 0xff)
 244
 245 #define DC_DISP_DISP_INTERFACE_CONTROL          0x42f
 246 #define  DISP_DATA_FORMAT_DF1P1C        (0 << 0)
 247 #define  DISP_DATA_FORMAT_DF1P2C24B     (1 << 0)
 248 #define  DISP_DATA_FORMAT_DF1P2C18B     (2 << 0)
 249 #define  DISP_DATA_FORMAT_DF1P2C16B     (3 << 0)
 250 #define  DISP_DATA_FORMAT_DF2S          (5 << 0)
 251 #define  DISP_DATA_FORMAT_DF3S          (6 << 0)
 252 #define  DISP_DATA_FORMAT_DFSPI         (7 << 0)
 253 #define  DISP_DATA_FORMAT_DF1P3C24B     (8 << 0)
 254 #define  DISP_DATA_FORMAT_DF1P3C18B     (9 << 0)
 255 #define  DISP_DATA_ALIGNMENT_MSB        (0 << 8)
 256 #define  DISP_DATA_ALIGNMENT_LSB        (1 << 8)
 257 #define  DISP_DATA_ORDER_RED_BLUE       (0 << 9)
 258 #define  DISP_DATA_ORDER_BLUE_RED       (1 << 9)
 259
 260 #define DC_DISP_DISP_COLOR_CONTROL              0x430
 261 #define  BASE_COLOR_SIZE666             (0 << 0)
 262 #define  BASE_COLOR_SIZE111             (1 << 0)
 263 #define  BASE_COLOR_SIZE222             (2 << 0)
 264 #define  BASE_COLOR_SIZE333             (3 << 0)
 265 #define  BASE_COLOR_SIZE444             (4 << 0)
 266 #define  BASE_COLOR_SIZE555             (5 << 0)
 267 #define  BASE_COLOR_SIZE565             (6 << 0)
 268 #define  BASE_COLOR_SIZE332             (7 << 0)
 269 #define  BASE_COLOR_SIZE888             (8 << 0)
 270
 271 #define  DITHER_CONTROL_DISABLE         (0 << 8)
 272 #define  DITHER_CONTROL_ORDERED         (2 << 8)
 273 #define  DITHER_CONTROL_ERRDIFF         (3 << 8)
 274
 275 #define DC_DISP_SHIFT_CLOCK_OPTIONS             0x431
 276 #define DC_DISP_DATA_ENABLE_OPTIONS             0x432
 277 #define   DE_SELECT_ACTIVE_BLANK        0x0
 278 #define   DE_SELECT_ACTIVE              0x1
 279 #define   DE_SELECT_ACTIVE_IS           0x2
 280 #define   DE_CONTROL_ONECLK             (0 << 2)
 281 #define   DE_CONTROL_NORMAL             (1 << 2)
 282 #define   DE_CONTROL_EARLY_EXT          (2 << 2)
 283 #define   DE_CONTROL_EARLY              (3 << 2)
 284 #define   DE_CONTROL_ACTIVE_BLANK       (4 << 2)
 285
 286 #define DC_DISP_SERIAL_INTERFACE_OPTIONS        0x433
 287 #define DC_DISP_LCD_SPI_OPTIONS                 0x434
 288 #define DC_DISP_BORDER_COLOR                    0x435
 289 #define DC_DISP_COLOR_KEY0_LOWER                0x436
 290 #define DC_DISP_COLOR_KEY0_UPPER                0x437
 291 #define DC_DISP_COLOR_KEY1_LOWER                0x438
 292 #define DC_DISP_COLOR_KEY1_UPPER                0x439
 293 #define DC_DISP_CURSOR_FOREGROUND               0x43c
 294 #define DC_DISP_CURSOR_BACKGROUND               0x43d
 295 #define DC_DISP_CURSOR_START_ADDR               0x43e
 296 #define DC_DISP_CURSOR_START_ADDR_NS            0x43f
 297 #define DC_DISP_CURSOR_POSITION                 0x440
 298 #define DC_DISP_CURSOR_POSITION_NS              0x441
 299 #define DC_DISP_INIT_SEQ_CONTROL                0x442
 300 #define DC_DISP_SPI_INIT_SEQ_DATA_A             0x443
 301 #define DC_DISP_SPI_INIT_SEQ_DATA_B             0x444
 302 #define DC_DISP_SPI_INIT_SEQ_DATA_C             0x445
 303 #define DC_DISP_SPI_INIT_SEQ_DATA_D             0x446
 304 #define DC_DISP_DC_MCCIF_FIFOCTRL               0x480
 305 #define DC_DISP_MCCIF_DISPLAY0A_HYST            0x481
 306 #define DC_DISP_MCCIF_DISPLAY0B_HYST            0x482
 307 #define DC_DISP_MCCIF_DISPLAY0C_HYST            0x483
 308 #define DC_DISP_MCCIF_DISPLAY1B_HYST            0x484
 309 #define DC_DISP_DAC_CRT_CTRL                    0x4c0
 310 #define DC_DISP_DISP_MISC_CONTROL               0x4c1
 311
 312 #define DC_WINC_COLOR_PALETTE(x)                (0x500 + (x))
 313
 314 #define DC_WINC_PALETTE_COLOR_EXT               0x600
 315 #define DC_WINC_H_FILTER_P(x)                   (0x601 + (x))
 316 #define DC_WINC_CSC_YOF                         0x611
 317 #define DC_WINC_CSC_KYRGB                       0x612
 318 #define DC_WINC_CSC_KUR                         0x613
 319 #define DC_WINC_CSC_KVR                         0x614
 320 #define DC_WINC_CSC_KUG                         0x615
 321 #define DC_WINC_CSC_KVG                         0x616
 322 #define DC_WINC_CSC_KUB                         0x617
 323 #define DC_WINC_CSC_KVB                         0x618
 324 #define DC_WINC_V_FILTER_P(x)                   (0x619 + (x))
 325 #define DC_WIN_WIN_OPTIONS                      0x700
 326 #define  H_DIRECTION_INCREMENT          (0 << 0)
 327 #define  H_DIRECTION_DECREMENTT         (1 << 0)
 328 #define  V_DIRECTION_INCREMENT          (0 << 2)
 329 #define  V_DIRECTION_DECREMENTT         (1 << 2)
 330 #define  COLOR_EXPAND                   (1 << 6)
 331 #define  CP_ENABLE                      (1 << 16)
 332 #define  DV_ENABLE                      (1 << 20)
 333 #define  WIN_ENABLE                     (1 << 30)
 334
 335 #define DC_WIN_BYTE_SWAP                        0x701
 336 #define  BYTE_SWAP_NOSWAP               0
 337 #define  BYTE_SWAP_SWAP2                1
 338 #define  BYTE_SWAP_SWAP4                2
 339 #define  BYTE_SWAP_SWAP4HW              3
 340
 341 #define DC_WIN_BUFFER_CONTROL                   0x702
 342 #define  BUFFER_CONTROL_HOST            0
 343 #define  BUFFER_CONTROL_VI              1
 344 #define  BUFFER_CONTROL_EPP             2
 345 #define  BUFFER_CONTROL_MPEGE           3
 346 #define  BUFFER_CONTROL_SB2D            4
 347
 348 #define DC_WIN_COLOR_DEPTH                      0x703
 349
 350 #define DC_WIN_POSITION                         0x704
 351 #define  H_POSITION(x)          (((x) & 0xfff) << 0)
 352 #define  V_POSITION(x)          (((x) & 0xfff) << 16)
 353
 354 #define DC_WIN_SIZE                             0x705
 355 #define  H_SIZE(x)              (((x) & 0xfff) << 0)
 356 #define  V_SIZE(x)              (((x) & 0xfff) << 16)
 357
 358 #define DC_WIN_PRESCALED_SIZE                   0x706
 359 #define  H_PRESCALED_SIZE(x)    (((x) & 0x3fff) << 0)
 360 #define  V_PRESCALED_SIZE(x)    (((x) & 0xfff) << 16)
 361
 362 #define DC_WIN_H_INITIAL_DDA                    0x707
 363 #define DC_WIN_V_INITIAL_DDA                    0x708
 364 #define DC_WIN_DDA_INCREMENT                    0x709
 365 #define  H_DDA_INC(x)           (((x) & 0xffff) << 0)
 366 #define  V_DDA_INC(x)           (((x) & 0xffff) << 16)
 367
 368 #define DC_WIN_LINE_STRIDE                      0x70a
 369 #define DC_WIN_BUF_STRIDE                       0x70b
 370 #define DC_WIN_UV_BUF_STRIDE                    0x70c
 371 #define DC_WIN_BUFFER_ADDR_MODE                 0x70d
 372 #define DC_WIN_DV_CONTROL                       0x70e
 373 #define DC_WIN_BLEND_NOKEY                      0x70f
 374 #define DC_WIN_BLEND_1WIN                       0x710
 375 #define DC_WIN_BLEND_2WIN_X                     0x711
 376 #define DC_WIN_BLEND_2WIN_Y                     0x712
 377 #define DC_WIN_BLEND_3WIN_XY                    0x713
 378 #define  CKEY_NOKEY                     (0 << 0)
 379 #define  CKEY_KEY0                      (1 << 0)
 380 #define  CKEY_KEY1                      (2 << 0)
 381 #define  CKEY_KEY01                     (3 << 0)
 382 #define  BLEND_CONTROL_FIX              (0 << 2)
 383 #define  BLEND_CONTROL_ALPHA            (1 << 2)
 384 #define  BLEND_CONTROL_DEPENDANT        (2 << 2)
 385 #define  BLEND_CONTROL_PREMULT          (3 << 2)
 386 #define  BLEND_WEIGHT0(x)               (((x) & 0xff) << 8)
 387 #define  BLEND_WEIGHT1(x)               (((x) & 0xff) << 16)
 388 #define  BLEND(key, control, weight0, weight1)                  \
 389           (CKEY_ ## key | BLEND_CONTROL_ ## control |           \
 390            BLEND_WEIGHT0(weight0) | BLEND_WEIGHT0(weight1))
 391
 392
 393 #define DC_WIN_HP_FETCH_CONTROL                 0x714
 394 #define DC_WINBUF_START_ADDR                    0x800
 395 #define DC_WINBUF_START_ADDR_NS                 0x801
 396 #define DC_WINBUF_START_ADDR_U                  0x802
 397 #define DC_WINBUF_START_ADDR_U_NS               0x803
 398 #define DC_WINBUF_START_ADDR_V                  0x804
 399 #define DC_WINBUF_START_ADDR_V_NS               0x805
 400 #define DC_WINBUF_ADDR_H_OFFSET                 0x806
 401 #define DC_WINBUF_ADDR_H_OFFSET_NS              0x807
 402 #define DC_WINBUF_ADDR_V_OFFSET                 0x808
 403 #define DC_WINBUF_ADDR_V_OFFSET_NS              0x809
 404 #define DC_WINBUF_UFLOW_STATUS                  0x80a
 405
 406 #endif