drivers/pinctrl/nomadik/pinctrl-nomadik.c

   1 /*
   2  * Generic GPIO driver for logic cells found in the Nomadik SoC
   3  *
   4  * Copyright (C) 2008,2009 STMicroelectronics
   5  * Copyright (C) 2009 Alessandro Rubini <rubini@unipv.it>
   6  *   Rewritten based on work by Prafulla WADASKAR <prafulla.wadaskar@st.com>
   7  * Copyright (C) 2011-2013 Linus Walleij <linus.walleij@linaro.org>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13 #include <linux/kernel.h>
  14 #include <linux/module.h>
  15 #include <linux/init.h>
  16 #include <linux/device.h>
  17 #include <linux/platform_device.h>
  18 #include <linux/io.h>
  19 #include <linux/clk.h>
  20 #include <linux/err.h>
  21 #include <linux/gpio.h>
  22 #include <linux/spinlock.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/slab.h>
  25 #include <linux/of_device.h>
  26 #include <linux/of_address.h>
  27 #include <linux/pinctrl/machine.h>
  28 #include <linux/pinctrl/pinctrl.h>
  29 #include <linux/pinctrl/pinmux.h>
  30 #include <linux/pinctrl/pinconf.h>
  31 /* Since we request GPIOs from ourself */
  32 #include <linux/pinctrl/consumer.h>
  33 #include "pinctrl-nomadik.h"
  34 #include "../core.h"
  35 #include "../pinctrl-utils.h"
  36
  37 /*
  38  * The GPIO module in the Nomadik family of Systems-on-Chip is an
  39  * AMBA device, managing 32 pins and alternate functions.  The logic block
  40  * is currently used in the Nomadik and ux500.
  41  *
  42  * Symbols in this file are called "nmk_gpio" for "nomadik gpio"
  43  */
  44
  45 /*
  46  * pin configurations are represented by 32-bit integers:
  47  *
  48  *      bit  0.. 8 - Pin Number (512 Pins Maximum)
  49  *      bit  9..10 - Alternate Function Selection
  50  *      bit 11..12 - Pull up/down state
  51  *      bit     13 - Sleep mode behaviour
  52  *      bit     14 - Direction
  53  *      bit     15 - Value (if output)
  54  *      bit 16..18 - SLPM pull up/down state
  55  *      bit 19..20 - SLPM direction
  56  *      bit 21..22 - SLPM Value (if output)
  57  *      bit 23..25 - PDIS value (if input)
  58  *      bit     26 - Gpio mode
  59  *      bit     27 - Sleep mode
  60  *
  61  * to facilitate the definition, the following macros are provided
  62  *
  63  * PIN_CFG_DEFAULT - default config (0):
  64  *                   pull up/down = disabled
  65  *                   sleep mode = input/wakeup
  66  *                   direction = input
  67  *                   value = low
  68  *                   SLPM direction = same as normal
  69  *                   SLPM pull = same as normal
  70  *                   SLPM value = same as normal
  71  *
  72  * PIN_CFG         - default config with alternate function
  73  */
  74
  75 typedef unsigned long pin_cfg_t;
  76
  77 #define PIN_NUM_MASK            0x1ff
  78 #define PIN_NUM(x)              ((x) & PIN_NUM_MASK)
  79
  80 #define PIN_ALT_SHIFT           9
  81 #define PIN_ALT_MASK            (0x3 << PIN_ALT_SHIFT)
  82 #define PIN_ALT(x)              (((x) & PIN_ALT_MASK) >> PIN_ALT_SHIFT)
  83 #define PIN_GPIO                (NMK_GPIO_ALT_GPIO << PIN_ALT_SHIFT)
  84 #define PIN_ALT_A               (NMK_GPIO_ALT_A << PIN_ALT_SHIFT)
  85 #define PIN_ALT_B               (NMK_GPIO_ALT_B << PIN_ALT_SHIFT)
  86 #define PIN_ALT_C               (NMK_GPIO_ALT_C << PIN_ALT_SHIFT)
  87
  88 #define PIN_PULL_SHIFT          11
  89 #define PIN_PULL_MASK           (0x3 << PIN_PULL_SHIFT)
  90 #define PIN_PULL(x)             (((x) & PIN_PULL_MASK) >> PIN_PULL_SHIFT)
  91 #define PIN_PULL_NONE           (NMK_GPIO_PULL_NONE << PIN_PULL_SHIFT)
  92 #define PIN_PULL_UP             (NMK_GPIO_PULL_UP << PIN_PULL_SHIFT)
  93 #define PIN_PULL_DOWN           (NMK_GPIO_PULL_DOWN << PIN_PULL_SHIFT)
  94
  95 #define PIN_SLPM_SHIFT          13
  96 #define PIN_SLPM_MASK           (0x1 << PIN_SLPM_SHIFT)
  97 #define PIN_SLPM(x)             (((x) & PIN_SLPM_MASK) >> PIN_SLPM_SHIFT)
  98 #define PIN_SLPM_MAKE_INPUT     (NMK_GPIO_SLPM_INPUT << PIN_SLPM_SHIFT)
  99 #define PIN_SLPM_NOCHANGE       (NMK_GPIO_SLPM_NOCHANGE << PIN_SLPM_SHIFT)
 100 /* These two replace the above in DB8500v2+ */
 101 #define PIN_SLPM_WAKEUP_ENABLE  (NMK_GPIO_SLPM_WAKEUP_ENABLE << PIN_SLPM_SHIFT)
 102 #define PIN_SLPM_WAKEUP_DISABLE (NMK_GPIO_SLPM_WAKEUP_DISABLE << PIN_SLPM_SHIFT)
 103 #define PIN_SLPM_USE_MUX_SETTINGS_IN_SLEEP PIN_SLPM_WAKEUP_DISABLE
 104
 105 #define PIN_SLPM_GPIO  PIN_SLPM_WAKEUP_ENABLE /* In SLPM, pin is a gpio */
 106 #define PIN_SLPM_ALTFUNC PIN_SLPM_WAKEUP_DISABLE /* In SLPM, pin is altfunc */
 107
 108 #define PIN_DIR_SHIFT           14
 109 #define PIN_DIR_MASK            (0x1 << PIN_DIR_SHIFT)
 110 #define PIN_DIR(x)              (((x) & PIN_DIR_MASK) >> PIN_DIR_SHIFT)
 111 #define PIN_DIR_INPUT           (0 << PIN_DIR_SHIFT)
 112 #define PIN_DIR_OUTPUT          (1 << PIN_DIR_SHIFT)
 113
 114 #define PIN_VAL_SHIFT           15
 115 #define PIN_VAL_MASK            (0x1 << PIN_VAL_SHIFT)
 116 #define PIN_VAL(x)              (((x) & PIN_VAL_MASK) >> PIN_VAL_SHIFT)
 117 #define PIN_VAL_LOW             (0 << PIN_VAL_SHIFT)
 118 #define PIN_VAL_HIGH            (1 << PIN_VAL_SHIFT)
 119
 120 #define PIN_SLPM_PULL_SHIFT     16
 121 #define PIN_SLPM_PULL_MASK      (0x7 << PIN_SLPM_PULL_SHIFT)
 122 #define PIN_SLPM_PULL(x)        \
 123         (((x) & PIN_SLPM_PULL_MASK) >> PIN_SLPM_PULL_SHIFT)
 124 #define PIN_SLPM_PULL_NONE      \
 125         ((1 + NMK_GPIO_PULL_NONE) << PIN_SLPM_PULL_SHIFT)
 126 #define PIN_SLPM_PULL_UP        \
 127         ((1 + NMK_GPIO_PULL_UP) << PIN_SLPM_PULL_SHIFT)
 128 #define PIN_SLPM_PULL_DOWN      \
 129         ((1 + NMK_GPIO_PULL_DOWN) << PIN_SLPM_PULL_SHIFT)
 130
 131 #define PIN_SLPM_DIR_SHIFT      19
 132 #define PIN_SLPM_DIR_MASK       (0x3 << PIN_SLPM_DIR_SHIFT)
 133 #define PIN_SLPM_DIR(x)         \
 134         (((x) & PIN_SLPM_DIR_MASK) >> PIN_SLPM_DIR_SHIFT)
 135 #define PIN_SLPM_DIR_INPUT      ((1 + 0) << PIN_SLPM_DIR_SHIFT)
 136 #define PIN_SLPM_DIR_OUTPUT     ((1 + 1) << PIN_SLPM_DIR_SHIFT)
 137
 138 #define PIN_SLPM_VAL_SHIFT      21
 139 #define PIN_SLPM_VAL_MASK       (0x3 << PIN_SLPM_VAL_SHIFT)
 140 #define PIN_SLPM_VAL(x)         \
 141         (((x) & PIN_SLPM_VAL_MASK) >> PIN_SLPM_VAL_SHIFT)
 142 #define PIN_SLPM_VAL_LOW        ((1 + 0) << PIN_SLPM_VAL_SHIFT)
 143 #define PIN_SLPM_VAL_HIGH       ((1 + 1) << PIN_SLPM_VAL_SHIFT)
 144
 145 #define PIN_SLPM_PDIS_SHIFT             23
 146 #define PIN_SLPM_PDIS_MASK              (0x3 << PIN_SLPM_PDIS_SHIFT)
 147 #define PIN_SLPM_PDIS(x)        \
 148         (((x) & PIN_SLPM_PDIS_MASK) >> PIN_SLPM_PDIS_SHIFT)
 149 #define PIN_SLPM_PDIS_NO_CHANGE         (0 << PIN_SLPM_PDIS_SHIFT)
 150 #define PIN_SLPM_PDIS_DISABLED          (1 << PIN_SLPM_PDIS_SHIFT)
 151 #define PIN_SLPM_PDIS_ENABLED           (2 << PIN_SLPM_PDIS_SHIFT)
 152
 153 #define PIN_LOWEMI_SHIFT        25
 154 #define PIN_LOWEMI_MASK         (0x1 << PIN_LOWEMI_SHIFT)
 155 #define PIN_LOWEMI(x)           (((x) & PIN_LOWEMI_MASK) >> PIN_LOWEMI_SHIFT)
 156 #define PIN_LOWEMI_DISABLED     (0 << PIN_LOWEMI_SHIFT)
 157 #define PIN_LOWEMI_ENABLED      (1 << PIN_LOWEMI_SHIFT)
 158
 159 #define PIN_GPIOMODE_SHIFT      26
 160 #define PIN_GPIOMODE_MASK       (0x1 << PIN_GPIOMODE_SHIFT)
 161 #define PIN_GPIOMODE(x)         (((x) & PIN_GPIOMODE_MASK) >> PIN_GPIOMODE_SHIFT)
 162 #define PIN_GPIOMODE_DISABLED   (0 << PIN_GPIOMODE_SHIFT)
 163 #define PIN_GPIOMODE_ENABLED    (1 << PIN_GPIOMODE_SHIFT)
 164
 165 #define PIN_SLEEPMODE_SHIFT     27
 166 #define PIN_SLEEPMODE_MASK      (0x1 << PIN_SLEEPMODE_SHIFT)
 167 #define PIN_SLEEPMODE(x)        (((x) & PIN_SLEEPMODE_MASK) >> PIN_SLEEPMODE_SHIFT)
 168 #define PIN_SLEEPMODE_DISABLED  (0 << PIN_SLEEPMODE_SHIFT)
 169 #define PIN_SLEEPMODE_ENABLED   (1 << PIN_SLEEPMODE_SHIFT)
 170
 171
 172 /* Shortcuts.  Use these instead of separate DIR, PULL, and VAL.  */
 173 #define PIN_INPUT_PULLDOWN      (PIN_DIR_INPUT | PIN_PULL_DOWN)
 174 #define PIN_INPUT_PULLUP        (PIN_DIR_INPUT | PIN_PULL_UP)
 175 #define PIN_INPUT_NOPULL        (PIN_DIR_INPUT | PIN_PULL_NONE)
 176 #define PIN_OUTPUT_LOW          (PIN_DIR_OUTPUT | PIN_VAL_LOW)
 177 #define PIN_OUTPUT_HIGH         (PIN_DIR_OUTPUT | PIN_VAL_HIGH)
 178
 179 #define PIN_SLPM_INPUT_PULLDOWN (PIN_SLPM_DIR_INPUT | PIN_SLPM_PULL_DOWN)
 180 #define PIN_SLPM_INPUT_PULLUP   (PIN_SLPM_DIR_INPUT | PIN_SLPM_PULL_UP)
 181 #define PIN_SLPM_INPUT_NOPULL   (PIN_SLPM_DIR_INPUT | PIN_SLPM_PULL_NONE)
 182 #define PIN_SLPM_OUTPUT_LOW     (PIN_SLPM_DIR_OUTPUT | PIN_SLPM_VAL_LOW)
 183 #define PIN_SLPM_OUTPUT_HIGH    (PIN_SLPM_DIR_OUTPUT | PIN_SLPM_VAL_HIGH)
 184
 185 #define PIN_CFG_DEFAULT         (0)
 186
 187 #define PIN_CFG(num, alt)               \
 188         (PIN_CFG_DEFAULT |\
 189          (PIN_NUM(num) | PIN_##alt))
 190
 191 #define PIN_CFG_INPUT(num, alt, pull)           \
 192         (PIN_CFG_DEFAULT |\
 193          (PIN_NUM(num) | PIN_##alt | PIN_INPUT_##pull))
 194
 195 #define PIN_CFG_OUTPUT(num, alt, val)           \
 196         (PIN_CFG_DEFAULT |\
 197          (PIN_NUM(num) | PIN_##alt | PIN_OUTPUT_##val))
 198
 199 /*
 200  * "nmk_gpio" and "NMK_GPIO" stand for "Nomadik GPIO", leaving
 201  * the "gpio" namespace for generic and cross-machine functions
 202  */
 203
 204 #define GPIO_BLOCK_SHIFT 5
 205 #define NMK_GPIO_PER_CHIP (1 << GPIO_BLOCK_SHIFT)
 206
 207 /* Register in the logic block */
 208 #define NMK_GPIO_DAT    0x00
 209 #define NMK_GPIO_DATS   0x04
 210 #define NMK_GPIO_DATC   0x08
 211 #define NMK_GPIO_PDIS   0x0c
 212 #define NMK_GPIO_DIR    0x10
 213 #define NMK_GPIO_DIRS   0x14
 214 #define NMK_GPIO_DIRC   0x18
 215 #define NMK_GPIO_SLPC   0x1c
 216 #define NMK_GPIO_AFSLA  0x20
 217 #define NMK_GPIO_AFSLB  0x24
 218 #define NMK_GPIO_LOWEMI 0x28
 219
 220 #define NMK_GPIO_RIMSC  0x40
 221 #define NMK_GPIO_FIMSC  0x44
 222 #define NMK_GPIO_IS     0x48
 223 #define NMK_GPIO_IC     0x4c
 224 #define NMK_GPIO_RWIMSC 0x50
 225 #define NMK_GPIO_FWIMSC 0x54
 226 #define NMK_GPIO_WKS    0x58
 227 /* These appear in DB8540 and later ASICs */
 228 #define NMK_GPIO_EDGELEVEL 0x5C
 229 #define NMK_GPIO_LEVEL  0x60
 230
 231
 232 /* Pull up/down values */
 233 enum nmk_gpio_pull {
 234         NMK_GPIO_PULL_NONE,
 235         NMK_GPIO_PULL_UP,
 236         NMK_GPIO_PULL_DOWN,
 237 };
 238
 239 /* Sleep mode */
 240 enum nmk_gpio_slpm {
 241         NMK_GPIO_SLPM_INPUT,
 242         NMK_GPIO_SLPM_WAKEUP_ENABLE = NMK_GPIO_SLPM_INPUT,
 243         NMK_GPIO_SLPM_NOCHANGE,
 244         NMK_GPIO_SLPM_WAKEUP_DISABLE = NMK_GPIO_SLPM_NOCHANGE,
 245 };
 246
 247 struct nmk_gpio_chip {
 248         struct gpio_chip chip;
 249         void __iomem *addr;
 250         struct clk *clk;
 251         unsigned int bank;
 252         unsigned int parent_irq;
 253         int latent_parent_irq;
 254         u32 (*get_latent_status)(unsigned int bank);
 255         void (*set_ioforce)(bool enable);
 256         spinlock_t lock;
 257         bool sleepmode;
 258         /* Keep track of configured edges */
 259         u32 edge_rising;
 260         u32 edge_falling;
 261         u32 real_wake;
 262         u32 rwimsc;
 263         u32 fwimsc;
 264         u32 rimsc;
 265         u32 fimsc;
 266         u32 pull_up;
 267         u32 lowemi;
 268 };
 269
 270 /**
 271  * struct nmk_pinctrl - state container for the Nomadik pin controller
 272  * @dev: containing device pointer
 273  * @pctl: corresponding pin controller device
 274  * @soc: SoC data for this specific chip
 275  * @prcm_base: PRCM register range virtual base
 276  */
 277 struct nmk_pinctrl {
 278         struct device *dev;
 279         struct pinctrl_dev *pctl;
 280         const struct nmk_pinctrl_soc_data *soc;
 281         void __iomem *prcm_base;
 282 };
 283
 284 static struct nmk_gpio_chip *
 285 nmk_gpio_chips[DIV_ROUND_UP(ARCH_NR_GPIOS, NMK_GPIO_PER_CHIP)];
 286
 287 static DEFINE_SPINLOCK(nmk_gpio_slpm_lock);
 288
 289 #define NUM_BANKS ARRAY_SIZE(nmk_gpio_chips)
 290
 291 static void __nmk_gpio_set_mode(struct nmk_gpio_chip *nmk_chip,
 292                                 unsigned offset, int gpio_mode)
 293 {
 294         u32 bit = 1 << offset;
 295         u32 afunc, bfunc;
 296
 297         afunc = readl(nmk_chip->addr + NMK_GPIO_AFSLA) & ~bit;
 298         bfunc = readl(nmk_chip->addr + NMK_GPIO_AFSLB) & ~bit;
 299         if (gpio_mode & NMK_GPIO_ALT_A)
 300                 afunc |= bit;
 301         if (gpio_mode & NMK_GPIO_ALT_B)
 302                 bfunc |= bit;
 303         writel(afunc, nmk_chip->addr + NMK_GPIO_AFSLA);
 304         writel(bfunc, nmk_chip->addr + NMK_GPIO_AFSLB);
 305 }
 306
 307 static void __nmk_gpio_set_slpm(struct nmk_gpio_chip *nmk_chip,
 308                                 unsigned offset, enum nmk_gpio_slpm mode)
 309 {
 310         u32 bit = 1 << offset;
 311         u32 slpm;
 312
 313         slpm = readl(nmk_chip->addr + NMK_GPIO_SLPC);
 314         if (mode == NMK_GPIO_SLPM_NOCHANGE)
 315                 slpm |= bit;
 316         else
 317                 slpm &= ~bit;
 318         writel(slpm, nmk_chip->addr + NMK_GPIO_SLPC);
 319 }
 320
 321 static void __nmk_gpio_set_pull(struct nmk_gpio_chip *nmk_chip,
 322                                 unsigned offset, enum nmk_gpio_pull pull)
 323 {
 324         u32 bit = 1 << offset;
 325         u32 pdis;
 326
 327         pdis = readl(nmk_chip->addr + NMK_GPIO_PDIS);
 328         if (pull == NMK_GPIO_PULL_NONE) {
 329                 pdis |= bit;
 330                 nmk_chip->pull_up &= ~bit;
 331         } else {
 332                 pdis &= ~bit;
 333         }
 334
 335         writel(pdis, nmk_chip->addr + NMK_GPIO_PDIS);
 336
 337         if (pull == NMK_GPIO_PULL_UP) {
 338                 nmk_chip->pull_up |= bit;
 339                 writel(bit, nmk_chip->addr + NMK_GPIO_DATS);
 340         } else if (pull == NMK_GPIO_PULL_DOWN) {
 341                 nmk_chip->pull_up &= ~bit;
 342                 writel(bit, nmk_chip->addr + NMK_GPIO_DATC);
 343         }
 344 }
 345
 346 static void __nmk_gpio_set_lowemi(struct nmk_gpio_chip *nmk_chip,
 347                                   unsigned offset, bool lowemi)
 348 {
 349         u32 bit = BIT(offset);
 350         bool enabled = nmk_chip->lowemi & bit;
 351
 352         if (lowemi == enabled)
 353                 return;
 354
 355         if (lowemi)
 356                 nmk_chip->lowemi |= bit;
 357         else
 358                 nmk_chip->lowemi &= ~bit;
 359
 360         writel_relaxed(nmk_chip->lowemi,
 361                        nmk_chip->addr + NMK_GPIO_LOWEMI);
 362 }
 363
 364 static void __nmk_gpio_make_input(struct nmk_gpio_chip *nmk_chip,
 365                                   unsigned offset)
 366 {
 367         writel(1 << offset, nmk_chip->addr + NMK_GPIO_DIRC);
 368 }
 369
 370 static void __nmk_gpio_set_output(struct nmk_gpio_chip *nmk_chip,
 371                                   unsigned offset, int val)
 372 {
 373         if (val)
 374                 writel(1 << offset, nmk_chip->addr + NMK_GPIO_DATS);
 375         else
 376                 writel(1 << offset, nmk_chip->addr + NMK_GPIO_DATC);
 377 }
 378
 379 static void __nmk_gpio_make_output(struct nmk_gpio_chip *nmk_chip,
 380                                   unsigned offset, int val)
 381 {
 382         writel(1 << offset, nmk_chip->addr + NMK_GPIO_DIRS);
 383         __nmk_gpio_set_output(nmk_chip, offset, val);
 384 }
 385
 386 static void __nmk_gpio_set_mode_safe(struct nmk_gpio_chip *nmk_chip,
 387                                      unsigned offset, int gpio_mode,
 388                                      bool glitch)
 389 {
 390         u32 rwimsc = nmk_chip->rwimsc;
 391         u32 fwimsc = nmk_chip->fwimsc;
 392
 393         if (glitch && nmk_chip->set_ioforce) {
 394                 u32 bit = BIT(offset);
 395
 396                 /* Prevent spurious wakeups */
 397                 writel(rwimsc & ~bit, nmk_chip->addr + NMK_GPIO_RWIMSC);
 398                 writel(fwimsc & ~bit, nmk_chip->addr + NMK_GPIO_FWIMSC);
 399
 400                 nmk_chip->set_ioforce(true);
 401         }
 402
 403         __nmk_gpio_set_mode(nmk_chip, offset, gpio_mode);
 404
 405         if (glitch && nmk_chip->set_ioforce) {
 406                 nmk_chip->set_ioforce(false);
 407
 408                 writel(rwimsc, nmk_chip->addr + NMK_GPIO_RWIMSC);
 409                 writel(fwimsc, nmk_chip->addr + NMK_GPIO_FWIMSC);
 410         }
 411 }
 412
 413 static void
 414 nmk_gpio_disable_lazy_irq(struct nmk_gpio_chip *nmk_chip, unsigned offset)
 415 {
 416         u32 falling = nmk_chip->fimsc & BIT(offset);
 417         u32 rising = nmk_chip->rimsc & BIT(offset);
 418         int gpio = nmk_chip->chip.base + offset;
 419         int irq = irq_find_mapping(nmk_chip->chip.irqdomain, offset);
 420         struct irq_data *d = irq_get_irq_data(irq);
 421
 422         if (!rising && !falling)
 423                 return;
 424
 425         if (!d || !irqd_irq_disabled(d))
 426                 return;
 427
 428         if (rising) {
 429                 nmk_chip->rimsc &= ~BIT(offset);
 430                 writel_relaxed(nmk_chip->rimsc,
 431                                nmk_chip->addr + NMK_GPIO_RIMSC);
 432         }
 433
 434         if (falling) {
 435                 nmk_chip->fimsc &= ~BIT(offset);
 436                 writel_relaxed(nmk_chip->fimsc,
 437                                nmk_chip->addr + NMK_GPIO_FIMSC);
 438         }
 439
 440         dev_dbg(nmk_chip->chip.dev, "%d: clearing interrupt mask\n", gpio);
 441 }
 442
 443 static void nmk_write_masked(void __iomem *reg, u32 mask, u32 value)
 444 {
 445         u32 val;
 446
 447         val = readl(reg);
 448         val = ((val & ~mask) | (value & mask));
 449         writel(val, reg);
 450 }
 451
 452 static void nmk_prcm_altcx_set_mode(struct nmk_pinctrl *npct,
 453         unsigned offset, unsigned alt_num)
 454 {
 455         int i;
 456         u16 reg;
 457         u8 bit;
 458         u8 alt_index;
 459         const struct prcm_gpiocr_altcx_pin_desc *pin_desc;
 460         const u16 *gpiocr_regs;
 461
 462         if (!npct->prcm_base)
 463                 return;
 464
 465         if (alt_num > PRCM_IDX_GPIOCR_ALTC_MAX) {
 466                 dev_err(npct->dev, "PRCM GPIOCR: alternate-C%i is invalid\n",
 467                         alt_num);
 468                 return;
 469         }
 470
 471         for (i = 0 ; i < npct->soc->npins_altcx ; i++) {
 472                 if (npct->soc->altcx_pins[i].pin == offset)
 473                         break;
 474         }
 475         if (i == npct->soc->npins_altcx) {
 476                 dev_dbg(npct->dev, "PRCM GPIOCR: pin %i is not found\n",
 477                         offset);
 478                 return;
 479         }
 480
 481         pin_desc = npct->soc->altcx_pins + i;
 482         gpiocr_regs = npct->soc->prcm_gpiocr_registers;
 483
 484         /*
 485          * If alt_num is NULL, just clear current ALTCx selection
 486          * to make sure we come back to a pure ALTC selection
 487          */
 488         if (!alt_num) {
 489                 for (i = 0 ; i < PRCM_IDX_GPIOCR_ALTC_MAX ; i++) {
 490                         if (pin_desc->altcx[i].used == true) {
 491                                 reg = gpiocr_regs[pin_desc->altcx[i].reg_index];
 492                                 bit = pin_desc->altcx[i].control_bit;
 493                                 if (readl(npct->prcm_base + reg) & BIT(bit)) {
 494                                         nmk_write_masked(npct->prcm_base + reg, BIT(bit), 0);
 495                                         dev_dbg(npct->dev,
 496                                                 "PRCM GPIOCR: pin %i: alternate-C%i has been disabled\n",
 497                                                 offset, i+1);
 498                                 }
 499                         }
 500                 }
 501                 return;
 502         }
 503
 504         alt_index = alt_num - 1;
 505         if (pin_desc->altcx[alt_index].used == false) {
 506                 dev_warn(npct->dev,
 507                         "PRCM GPIOCR: pin %i: alternate-C%i does not exist\n",
 508                         offset, alt_num);
 509                 return;
 510         }
 511
 512         /*
 513          * Check if any other ALTCx functions are activated on this pin
 514          * and disable it first.
 515          */
 516         for (i = 0 ; i < PRCM_IDX_GPIOCR_ALTC_MAX ; i++) {
 517                 if (i == alt_index)
 518                         continue;
 519                 if (pin_desc->altcx[i].used == true) {
 520                         reg = gpiocr_regs[pin_desc->altcx[i].reg_index];
 521                         bit = pin_desc->altcx[i].control_bit;
 522                         if (readl(npct->prcm_base + reg) & BIT(bit)) {
 523                                 nmk_write_masked(npct->prcm_base + reg, BIT(bit), 0);
 524                                 dev_dbg(npct->dev,
 525                                         "PRCM GPIOCR: pin %i: alternate-C%i has been disabled\n",
 526                                         offset, i+1);
 527                         }
 528                 }
 529         }
 530
 531         reg = gpiocr_regs[pin_desc->altcx[alt_index].reg_index];
 532         bit = pin_desc->altcx[alt_index].control_bit;
 533         dev_dbg(npct->dev, "PRCM GPIOCR: pin %i: alternate-C%i has been selected\n",
 534                 offset, alt_index+1);
 535         nmk_write_masked(npct->prcm_base + reg, BIT(bit), BIT(bit));
 536 }
 537
 538 /*
 539  * Safe sequence used to switch IOs between GPIO and Alternate-C mode:
 540  *  - Save SLPM registers
 541  *  - Set SLPM=0 for the IOs you want to switch and others to 1
 542  *  - Configure the GPIO registers for the IOs that are being switched
 543  *  - Set IOFORCE=1
 544  *  - Modify the AFLSA/B registers for the IOs that are being switched
 545  *  - Set IOFORCE=0
 546  *  - Restore SLPM registers
 547  *  - Any spurious wake up event during switch sequence to be ignored and
 548  *    cleared
 549  */
 550 static void nmk_gpio_glitch_slpm_init(unsigned int *slpm)
 551 {
 552         int i;
 553
 554         for (i = 0; i < NUM_BANKS; i++) {
 555                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
 556                 unsigned int temp = slpm[i];
 557
 558                 if (!chip)
 559                         break;
 560
 561                 clk_enable(chip->clk);
 562
 563                 slpm[i] = readl(chip->addr + NMK_GPIO_SLPC);
 564                 writel(temp, chip->addr + NMK_GPIO_SLPC);
 565         }
 566 }
 567
 568 static void nmk_gpio_glitch_slpm_restore(unsigned int *slpm)
 569 {
 570         int i;
 571
 572         for (i = 0; i < NUM_BANKS; i++) {
 573                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
 574
 575                 if (!chip)
 576                         break;
 577
 578                 writel(slpm[i], chip->addr + NMK_GPIO_SLPC);
 579
 580                 clk_disable(chip->clk);
 581         }
 582 }
 583
 584 static int __maybe_unused nmk_prcm_gpiocr_get_mode(struct pinctrl_dev *pctldev, int gpio)
 585 {
 586         int i;
 587         u16 reg;
 588         u8 bit;
 589         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 590         const struct prcm_gpiocr_altcx_pin_desc *pin_desc;
 591         const u16 *gpiocr_regs;
 592
 593         if (!npct->prcm_base)
 594                 return NMK_GPIO_ALT_C;
 595
 596         for (i = 0; i < npct->soc->npins_altcx; i++) {
 597                 if (npct->soc->altcx_pins[i].pin == gpio)
 598                         break;
 599         }
 600         if (i == npct->soc->npins_altcx)
 601                 return NMK_GPIO_ALT_C;
 602
 603         pin_desc = npct->soc->altcx_pins + i;
 604         gpiocr_regs = npct->soc->prcm_gpiocr_registers;
 605         for (i = 0; i < PRCM_IDX_GPIOCR_ALTC_MAX; i++) {
 606                 if (pin_desc->altcx[i].used == true) {
 607                         reg = gpiocr_regs[pin_desc->altcx[i].reg_index];
 608                         bit = pin_desc->altcx[i].control_bit;
 609                         if (readl(npct->prcm_base + reg) & BIT(bit))
 610                                 return NMK_GPIO_ALT_C+i+1;
 611                 }
 612         }
 613         return NMK_GPIO_ALT_C;
 614 }
 615
 616 int nmk_gpio_get_mode(int gpio)
 617 {
 618         struct nmk_gpio_chip *nmk_chip;
 619         u32 afunc, bfunc, bit;
 620
 621         nmk_chip = nmk_gpio_chips[gpio / NMK_GPIO_PER_CHIP];
 622         if (!nmk_chip)
 623                 return -EINVAL;
 624
 625         bit = 1 << (gpio % NMK_GPIO_PER_CHIP);
 626
 627         clk_enable(nmk_chip->clk);
 628
 629         afunc = readl(nmk_chip->addr + NMK_GPIO_AFSLA) & bit;
 630         bfunc = readl(nmk_chip->addr + NMK_GPIO_AFSLB) & bit;
 631
 632         clk_disable(nmk_chip->clk);
 633
 634         return (afunc ? NMK_GPIO_ALT_A : 0) | (bfunc ? NMK_GPIO_ALT_B : 0);
 635 }
 636 EXPORT_SYMBOL(nmk_gpio_get_mode);
 637
 638
 639 /* IRQ functions */
 640 static inline int nmk_gpio_get_bitmask(int gpio)
 641 {
 642         return 1 << (gpio % NMK_GPIO_PER_CHIP);
 643 }
 644
 645 static void nmk_gpio_irq_ack(struct irq_data *d)
 646 {
 647         struct gpio_chip *chip = irq_data_get_irq_chip_data(d);
 648         struct nmk_gpio_chip *nmk_chip = container_of(chip, struct nmk_gpio_chip, chip);
 649
 650         clk_enable(nmk_chip->clk);
 651         writel(nmk_gpio_get_bitmask(d->hwirq), nmk_chip->addr + NMK_GPIO_IC);
 652         clk_disable(nmk_chip->clk);
 653 }
 654
 655 enum nmk_gpio_irq_type {
 656         NORMAL,
 657         WAKE,
 658 };
 659
 660 static void __nmk_gpio_irq_modify(struct nmk_gpio_chip *nmk_chip,
 661                                   int gpio, enum nmk_gpio_irq_type which,
 662                                   bool enable)
 663 {
 664         u32 bitmask = nmk_gpio_get_bitmask(gpio);
 665         u32 *rimscval;
 666         u32 *fimscval;
 667         u32 rimscreg;
 668         u32 fimscreg;
 669
 670         if (which == NORMAL) {
 671                 rimscreg = NMK_GPIO_RIMSC;
 672                 fimscreg = NMK_GPIO_FIMSC;
 673                 rimscval = &nmk_chip->rimsc;
 674                 fimscval = &nmk_chip->fimsc;
 675         } else  {
 676                 rimscreg = NMK_GPIO_RWIMSC;
 677                 fimscreg = NMK_GPIO_FWIMSC;
 678                 rimscval = &nmk_chip->rwimsc;
 679                 fimscval = &nmk_chip->fwimsc;
 680         }
 681
 682         /* we must individually set/clear the two edges */
 683         if (nmk_chip->edge_rising & bitmask) {
 684                 if (enable)
 685                         *rimscval |= bitmask;
 686                 else
 687                         *rimscval &= ~bitmask;
 688                 writel(*rimscval, nmk_chip->addr + rimscreg);
 689         }
 690         if (nmk_chip->edge_falling & bitmask) {
 691                 if (enable)
 692                         *fimscval |= bitmask;
 693                 else
 694                         *fimscval &= ~bitmask;
 695                 writel(*fimscval, nmk_chip->addr + fimscreg);
 696         }
 697 }
 698
 699 static void __nmk_gpio_set_wake(struct nmk_gpio_chip *nmk_chip,
 700                                 int gpio, bool on)
 701 {
 702         /*
 703          * Ensure WAKEUP_ENABLE is on.  No need to disable it if wakeup is
 704          * disabled, since setting SLPM to 1 increases power consumption, and
 705          * wakeup is anyhow controlled by the RIMSC and FIMSC registers.
 706          */
 707         if (nmk_chip->sleepmode && on) {
 708                 __nmk_gpio_set_slpm(nmk_chip, gpio % NMK_GPIO_PER_CHIP,
 709                                     NMK_GPIO_SLPM_WAKEUP_ENABLE);
 710         }
 711
 712         __nmk_gpio_irq_modify(nmk_chip, gpio, WAKE, on);
 713 }
 714
 715 static int nmk_gpio_irq_maskunmask(struct irq_data *d, bool enable)
 716 {
 717         struct nmk_gpio_chip *nmk_chip;
 718         unsigned long flags;
 719         u32 bitmask;
 720
 721         nmk_chip = irq_data_get_irq_chip_data(d);
 722         bitmask = nmk_gpio_get_bitmask(d->hwirq);
 723         if (!nmk_chip)
 724                 return -EINVAL;
 725
 726         clk_enable(nmk_chip->clk);
 727         spin_lock_irqsave(&nmk_gpio_slpm_lock, flags);
 728         spin_lock(&nmk_chip->lock);
 729
 730         __nmk_gpio_irq_modify(nmk_chip, d->hwirq, NORMAL, enable);
 731
 732         if (!(nmk_chip->real_wake & bitmask))
 733                 __nmk_gpio_set_wake(nmk_chip, d->hwirq, enable);
 734
 735         spin_unlock(&nmk_chip->lock);
 736         spin_unlock_irqrestore(&nmk_gpio_slpm_lock, flags);
 737         clk_disable(nmk_chip->clk);
 738
 739         return 0;
 740 }
 741
 742 static void nmk_gpio_irq_mask(struct irq_data *d)
 743 {
 744         nmk_gpio_irq_maskunmask(d, false);
 745 }
 746
 747 static void nmk_gpio_irq_unmask(struct irq_data *d)
 748 {
 749         nmk_gpio_irq_maskunmask(d, true);
 750 }
 751
 752 static int nmk_gpio_irq_set_wake(struct irq_data *d, unsigned int on)
 753 {
 754         struct nmk_gpio_chip *nmk_chip;
 755         unsigned long flags;
 756         u32 bitmask;
 757
 758         nmk_chip = irq_data_get_irq_chip_data(d);
 759         if (!nmk_chip)
 760                 return -EINVAL;
 761         bitmask = nmk_gpio_get_bitmask(d->hwirq);
 762
 763         clk_enable(nmk_chip->clk);
 764         spin_lock_irqsave(&nmk_gpio_slpm_lock, flags);
 765         spin_lock(&nmk_chip->lock);
 766
 767         if (irqd_irq_disabled(d))
 768                 __nmk_gpio_set_wake(nmk_chip, d->hwirq, on);
 769
 770         if (on)
 771                 nmk_chip->real_wake |= bitmask;
 772         else
 773                 nmk_chip->real_wake &= ~bitmask;
 774
 775         spin_unlock(&nmk_chip->lock);
 776         spin_unlock_irqrestore(&nmk_gpio_slpm_lock, flags);
 777         clk_disable(nmk_chip->clk);
 778
 779         return 0;
 780 }
 781
 782 static int nmk_gpio_irq_set_type(struct irq_data *d, unsigned int type)
 783 {
 784         bool enabled = !irqd_irq_disabled(d);
 785         bool wake = irqd_is_wakeup_set(d);
 786         struct nmk_gpio_chip *nmk_chip;
 787         unsigned long flags;
 788         u32 bitmask;
 789
 790         nmk_chip = irq_data_get_irq_chip_data(d);
 791         bitmask = nmk_gpio_get_bitmask(d->hwirq);
 792         if (!nmk_chip)
 793                 return -EINVAL;
 794         if (type & IRQ_TYPE_LEVEL_HIGH)
 795                 return -EINVAL;
 796         if (type & IRQ_TYPE_LEVEL_LOW)
 797                 return -EINVAL;
 798
 799         clk_enable(nmk_chip->clk);
 800         spin_lock_irqsave(&nmk_chip->lock, flags);
 801
 802         if (enabled)
 803                 __nmk_gpio_irq_modify(nmk_chip, d->hwirq, NORMAL, false);
 804
 805         if (enabled || wake)
 806                 __nmk_gpio_irq_modify(nmk_chip, d->hwirq, WAKE, false);
 807
 808         nmk_chip->edge_rising &= ~bitmask;
 809         if (type & IRQ_TYPE_EDGE_RISING)
 810                 nmk_chip->edge_rising |= bitmask;
 811
 812         nmk_chip->edge_falling &= ~bitmask;
 813         if (type & IRQ_TYPE_EDGE_FALLING)
 814                 nmk_chip->edge_falling |= bitmask;
 815
 816         if (enabled)
 817                 __nmk_gpio_irq_modify(nmk_chip, d->hwirq, NORMAL, true);
 818
 819         if (enabled || wake)
 820                 __nmk_gpio_irq_modify(nmk_chip, d->hwirq, WAKE, true);
 821
 822         spin_unlock_irqrestore(&nmk_chip->lock, flags);
 823         clk_disable(nmk_chip->clk);
 824
 825         return 0;
 826 }
 827
 828 static unsigned int nmk_gpio_irq_startup(struct irq_data *d)
 829 {
 830         struct nmk_gpio_chip *nmk_chip = irq_data_get_irq_chip_data(d);
 831
 832         clk_enable(nmk_chip->clk);
 833         nmk_gpio_irq_unmask(d);
 834         return 0;
 835 }
 836
 837 static void nmk_gpio_irq_shutdown(struct irq_data *d)
 838 {
 839         struct nmk_gpio_chip *nmk_chip = irq_data_get_irq_chip_data(d);
 840
 841         nmk_gpio_irq_mask(d);
 842         clk_disable(nmk_chip->clk);
 843 }
 844
 845 static struct irq_chip nmk_gpio_irq_chip = {
 846         .name           = "Nomadik-GPIO",
 847         .irq_ack        = nmk_gpio_irq_ack,
 848         .irq_mask       = nmk_gpio_irq_mask,
 849         .irq_unmask     = nmk_gpio_irq_unmask,
 850         .irq_set_type   = nmk_gpio_irq_set_type,
 851         .irq_set_wake   = nmk_gpio_irq_set_wake,
 852         .irq_startup    = nmk_gpio_irq_startup,
 853         .irq_shutdown   = nmk_gpio_irq_shutdown,
 854         .flags          = IRQCHIP_MASK_ON_SUSPEND,
 855 };
 856
 857 static void __nmk_gpio_irq_handler(unsigned int irq, struct irq_desc *desc,
 858                                    u32 status)
 859 {
 860         struct irq_chip *host_chip = irq_get_chip(irq);
 861         struct gpio_chip *chip = irq_desc_get_handler_data(desc);
 862
 863         chained_irq_enter(host_chip, desc);
 864
 865         while (status) {
 866                 int bit = __ffs(status);
 867
 868                 generic_handle_irq(irq_find_mapping(chip->irqdomain, bit));
 869                 status &= ~BIT(bit);
 870         }
 871
 872         chained_irq_exit(host_chip, desc);
 873 }
 874
 875 static void nmk_gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 876 {
 877         struct gpio_chip *chip = irq_desc_get_handler_data(desc);
 878         struct nmk_gpio_chip *nmk_chip = container_of(chip, struct nmk_gpio_chip, chip);
 879         u32 status;
 880
 881         clk_enable(nmk_chip->clk);
 882         status = readl(nmk_chip->addr + NMK_GPIO_IS);
 883         clk_disable(nmk_chip->clk);
 884
 885         __nmk_gpio_irq_handler(irq, desc, status);
 886 }
 887
 888 static void nmk_gpio_latent_irq_handler(unsigned int irq,
 889                                            struct irq_desc *desc)
 890 {
 891         struct gpio_chip *chip = irq_desc_get_handler_data(desc);
 892         struct nmk_gpio_chip *nmk_chip = container_of(chip, struct nmk_gpio_chip, chip);
 893         u32 status = nmk_chip->get_latent_status(nmk_chip->bank);
 894
 895         __nmk_gpio_irq_handler(irq, desc, status);
 896 }
 897
 898 /* I/O Functions */
 899
 900 static int nmk_gpio_request(struct gpio_chip *chip, unsigned offset)
 901 {
 902         /*
 903          * Map back to global GPIO space and request muxing, the direction
 904          * parameter does not matter for this controller.
 905          */
 906         int gpio = chip->base + offset;
 907
 908         return pinctrl_request_gpio(gpio);
 909 }
 910
 911 static void nmk_gpio_free(struct gpio_chip *chip, unsigned offset)
 912 {
 913         int gpio = chip->base + offset;
 914
 915         pinctrl_free_gpio(gpio);
 916 }
 917
 918 static int nmk_gpio_make_input(struct gpio_chip *chip, unsigned offset)
 919 {
 920         struct nmk_gpio_chip *nmk_chip =
 921                 container_of(chip, struct nmk_gpio_chip, chip);
 922
 923         clk_enable(nmk_chip->clk);
 924
 925         writel(1 << offset, nmk_chip->addr + NMK_GPIO_DIRC);
 926
 927         clk_disable(nmk_chip->clk);
 928
 929         return 0;
 930 }
 931
 932 static int nmk_gpio_get_input(struct gpio_chip *chip, unsigned offset)
 933 {
 934         struct nmk_gpio_chip *nmk_chip =
 935                 container_of(chip, struct nmk_gpio_chip, chip);
 936         u32 bit = 1 << offset;
 937         int value;
 938
 939         clk_enable(nmk_chip->clk);
 940
 941         value = (readl(nmk_chip->addr + NMK_GPIO_DAT) & bit) != 0;
 942
 943         clk_disable(nmk_chip->clk);
 944
 945         return value;
 946 }
 947
 948 static void nmk_gpio_set_output(struct gpio_chip *chip, unsigned offset,
 949                                 int val)
 950 {
 951         struct nmk_gpio_chip *nmk_chip =
 952                 container_of(chip, struct nmk_gpio_chip, chip);
 953
 954         clk_enable(nmk_chip->clk);
 955
 956         __nmk_gpio_set_output(nmk_chip, offset, val);
 957
 958         clk_disable(nmk_chip->clk);
 959 }
 960
 961 static int nmk_gpio_make_output(struct gpio_chip *chip, unsigned offset,
 962                                 int val)
 963 {
 964         struct nmk_gpio_chip *nmk_chip =
 965                 container_of(chip, struct nmk_gpio_chip, chip);
 966
 967         clk_enable(nmk_chip->clk);
 968
 969         __nmk_gpio_make_output(nmk_chip, offset, val);
 970
 971         clk_disable(nmk_chip->clk);
 972
 973         return 0;
 974 }
 975
 976 #ifdef CONFIG_DEBUG_FS
 977
 978 #include <linux/seq_file.h>
 979
 980 static void nmk_gpio_dbg_show_one(struct seq_file *s,
 981         struct pinctrl_dev *pctldev, struct gpio_chip *chip,
 982         unsigned offset, unsigned gpio)
 983 {
 984         const char *label = gpiochip_is_requested(chip, offset);
 985         struct nmk_gpio_chip *nmk_chip =
 986                 container_of(chip, struct nmk_gpio_chip, chip);
 987         int mode;
 988         bool is_out;
 989         bool pull;
 990         u32 bit = 1 << offset;
 991         const char *modes[] = {
 992                 [NMK_GPIO_ALT_GPIO]     = "gpio",
 993                 [NMK_GPIO_ALT_A]        = "altA",
 994                 [NMK_GPIO_ALT_B]        = "altB",
 995                 [NMK_GPIO_ALT_C]        = "altC",
 996                 [NMK_GPIO_ALT_C+1]      = "altC1",
 997                 [NMK_GPIO_ALT_C+2]      = "altC2",
 998                 [NMK_GPIO_ALT_C+3]      = "altC3",
 999                 [NMK_GPIO_ALT_C+4]      = "altC4",
1000         };
1001
1002         clk_enable(nmk_chip->clk);
1003         is_out = !!(readl(nmk_chip->addr + NMK_GPIO_DIR) & bit);
1004         pull = !(readl(nmk_chip->addr + NMK_GPIO_PDIS) & bit);
1005         mode = nmk_gpio_get_mode(gpio);
1006         if ((mode == NMK_GPIO_ALT_C) && pctldev)
1007                 mode = nmk_prcm_gpiocr_get_mode(pctldev, gpio);
1008
1009         seq_printf(s, " gpio-%-3d (%-20.20s) %s %s %s %s",
1010                    gpio, label ?: "(none)",
1011                    is_out ? "out" : "in ",
1012                    chip->get
1013                    ? (chip->get(chip, offset) ? "hi" : "lo")
1014                    : "?  ",
1015                    (mode < 0) ? "unknown" : modes[mode],
1016                    pull ? "pull" : "none");
1017
1018         if (!is_out) {
1019                 int irq = gpio_to_irq(gpio);
1020                 struct irq_desc *desc = irq_to_desc(irq);
1021
1022                 /* This races with request_irq(), set_irq_type(),
1023                  * and set_irq_wake() ... but those are "rare".
1024                  */
1025                 if (irq > 0 && desc && desc->action) {
1026                         char *trigger;
1027                         u32 bitmask = nmk_gpio_get_bitmask(gpio);
1028
1029                         if (nmk_chip->edge_rising & bitmask)
1030                                 trigger = "edge-rising";
1031                         else if (nmk_chip->edge_falling & bitmask)
1032                                 trigger = "edge-falling";
1033                         else
1034                                 trigger = "edge-undefined";
1035
1036                         seq_printf(s, " irq-%d %s%s",
1037                                    irq, trigger,
1038                                    irqd_is_wakeup_set(&desc->irq_data)
1039                                    ? " wakeup" : "");
1040                 }
1041         }
1042         clk_disable(nmk_chip->clk);
1043 }
1044
1045 static void nmk_gpio_dbg_show(struct seq_file *s, struct gpio_chip *chip)
1046 {
1047         unsigned                i;
1048         unsigned                gpio = chip->base;
1049
1050         for (i = 0; i < chip->ngpio; i++, gpio++) {
1051                 nmk_gpio_dbg_show_one(s, NULL, chip, i, gpio);
1052                 seq_printf(s, "\n");
1053         }
1054 }
1055
1056 #else
1057 static inline void nmk_gpio_dbg_show_one(struct seq_file *s,
1058                                          struct pinctrl_dev *pctldev,
1059                                          struct gpio_chip *chip,
1060                                          unsigned offset, unsigned gpio)
1061 {
1062 }
1063 #define nmk_gpio_dbg_show       NULL
1064 #endif
1065
1066 /* This structure is replicated for each GPIO block allocated at probe time */
1067 static struct gpio_chip nmk_gpio_template = {
1068         .request                = nmk_gpio_request,
1069         .free                   = nmk_gpio_free,
1070         .direction_input        = nmk_gpio_make_input,
1071         .get                    = nmk_gpio_get_input,
1072         .direction_output       = nmk_gpio_make_output,
1073         .set                    = nmk_gpio_set_output,
1074         .dbg_show               = nmk_gpio_dbg_show,
1075         .can_sleep              = false,
1076 };
1077
1078 void nmk_gpio_clocks_enable(void)
1079 {
1080         int i;
1081
1082         for (i = 0; i < NUM_BANKS; i++) {
1083                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
1084
1085                 if (!chip)
1086                         continue;
1087
1088                 clk_enable(chip->clk);
1089         }
1090 }
1091
1092 void nmk_gpio_clocks_disable(void)
1093 {
1094         int i;
1095
1096         for (i = 0; i < NUM_BANKS; i++) {
1097                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
1098
1099                 if (!chip)
1100                         continue;
1101
1102                 clk_disable(chip->clk);
1103         }
1104 }
1105
1106 /*
1107  * Called from the suspend/resume path to only keep the real wakeup interrupts
1108  * (those that have had set_irq_wake() called on them) as wakeup interrupts,
1109  * and not the rest of the interrupts which we needed to have as wakeups for
1110  * cpuidle.
1111  *
1112  * PM ops are not used since this needs to be done at the end, after all the
1113  * other drivers are done with their suspend callbacks.
1114  */
1115 void nmk_gpio_wakeups_suspend(void)
1116 {
1117         int i;
1118
1119         for (i = 0; i < NUM_BANKS; i++) {
1120                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
1121
1122                 if (!chip)
1123                         break;
1124
1125                 clk_enable(chip->clk);
1126
1127                 writel(chip->rwimsc & chip->real_wake,
1128                        chip->addr + NMK_GPIO_RWIMSC);
1129                 writel(chip->fwimsc & chip->real_wake,
1130                        chip->addr + NMK_GPIO_FWIMSC);
1131
1132                 clk_disable(chip->clk);
1133         }
1134 }
1135
1136 void nmk_gpio_wakeups_resume(void)
1137 {
1138         int i;
1139
1140         for (i = 0; i < NUM_BANKS; i++) {
1141                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
1142
1143                 if (!chip)
1144                         break;
1145
1146                 clk_enable(chip->clk);
1147
1148                 writel(chip->rwimsc, chip->addr + NMK_GPIO_RWIMSC);
1149                 writel(chip->fwimsc, chip->addr + NMK_GPIO_FWIMSC);
1150
1151                 clk_disable(chip->clk);
1152         }
1153 }
1154
1155 /*
1156  * Read the pull up/pull down status.
1157  * A bit set in 'pull_up' means that pull up
1158  * is selected if pull is enabled in PDIS register.
1159  * Note: only pull up/down set via this driver can
1160  * be detected due to HW limitations.
1161  */
1162 void nmk_gpio_read_pull(int gpio_bank, u32 *pull_up)
1163 {
1164         if (gpio_bank < NUM_BANKS) {
1165                 struct nmk_gpio_chip *chip = nmk_gpio_chips[gpio_bank];
1166
1167                 if (!chip)
1168                         return;
1169
1170                 *pull_up = chip->pull_up;
1171         }
1172 }
1173
1174 static int nmk_gpio_probe(struct platform_device *dev)
1175 {
1176         struct device_node *np = dev->dev.of_node;
1177         struct nmk_gpio_chip *nmk_chip;
1178         struct gpio_chip *chip;
1179         struct resource *res;
1180         struct clk *clk;
1181         int latent_irq;
1182         bool supports_sleepmode;
1183         void __iomem *base;
1184         int irq;
1185         int ret;
1186
1187         if (of_get_property(np, "st,supports-sleepmode", NULL))
1188                 supports_sleepmode = true;
1189         else
1190                 supports_sleepmode = false;
1191
1192         if (of_property_read_u32(np, "gpio-bank", &dev->id)) {
1193                 dev_err(&dev->dev, "gpio-bank property not found\n");
1194                 return -EINVAL;
1195         }
1196
1197         irq = platform_get_irq(dev, 0);
1198         if (irq < 0)
1199                 return irq;
1200
1201         /* It's OK for this IRQ not to be present */
1202         latent_irq = platform_get_irq(dev, 1);
1203
1204         res = platform_get_resource(dev, IORESOURCE_MEM, 0);
1205         base = devm_ioremap_resource(&dev->dev, res);
1206         if (IS_ERR(base))
1207                 return PTR_ERR(base);
1208
1209         clk = devm_clk_get(&dev->dev, NULL);
1210         if (IS_ERR(clk))
1211                 return PTR_ERR(clk);
1212         clk_prepare(clk);
1213
1214         nmk_chip = devm_kzalloc(&dev->dev, sizeof(*nmk_chip), GFP_KERNEL);
1215         if (!nmk_chip)
1216                 return -ENOMEM;
1217
1218         /*
1219          * The virt address in nmk_chip->addr is in the nomadik register space,
1220          * so we can simply convert the resource address, without remapping
1221          */
1222         nmk_chip->bank = dev->id;
1223         nmk_chip->clk = clk;
1224         nmk_chip->addr = base;
1225         nmk_chip->chip = nmk_gpio_template;
1226         nmk_chip->parent_irq = irq;
1227         nmk_chip->latent_parent_irq = latent_irq;
1228         nmk_chip->sleepmode = supports_sleepmode;
1229         spin_lock_init(&nmk_chip->lock);
1230
1231         chip = &nmk_chip->chip;
1232         chip->base = dev->id * NMK_GPIO_PER_CHIP;
1233         chip->ngpio = NMK_GPIO_PER_CHIP;
1234         chip->label = dev_name(&dev->dev);
1235         chip->dev = &dev->dev;
1236         chip->owner = THIS_MODULE;
1237
1238         clk_enable(nmk_chip->clk);
1239         nmk_chip->lowemi = readl_relaxed(nmk_chip->addr + NMK_GPIO_LOWEMI);
1240         clk_disable(nmk_chip->clk);
1241         chip->of_node = np;
1242
1243         ret = gpiochip_add(&nmk_chip->chip);
1244         if (ret)
1245                 return ret;
1246
1247         BUG_ON(nmk_chip->bank >= ARRAY_SIZE(nmk_gpio_chips));
1248
1249         nmk_gpio_chips[nmk_chip->bank] = nmk_chip;
1250
1251         platform_set_drvdata(dev, nmk_chip);
1252
1253         /*
1254          * Let the generic code handle this edge IRQ, the the chained
1255          * handler will perform the actual work of handling the parent
1256          * interrupt.
1257          */
1258         ret = gpiochip_irqchip_add(&nmk_chip->chip,
1259                                    &nmk_gpio_irq_chip,
1260                                    0,
1261                                    handle_edge_irq,
1262                                    IRQ_TYPE_EDGE_FALLING);
1263         if (ret) {
1264                 dev_err(&dev->dev, "could not add irqchip\n");
1265                 ret = gpiochip_remove(&nmk_chip->chip);
1266                 return -ENODEV;
1267         }
1268         /* Then register the chain on the parent IRQ */
1269         gpiochip_set_chained_irqchip(&nmk_chip->chip,
1270                                      &nmk_gpio_irq_chip,
1271                                      nmk_chip->parent_irq,
1272                                      nmk_gpio_irq_handler);
1273         if (nmk_chip->latent_parent_irq > 0)
1274                 gpiochip_set_chained_irqchip(&nmk_chip->chip,
1275                                              &nmk_gpio_irq_chip,
1276                                              nmk_chip->latent_parent_irq,
1277                                              nmk_gpio_latent_irq_handler);
1278
1279         dev_info(&dev->dev, "at address %p\n", nmk_chip->addr);
1280
1281         return 0;
1282 }
1283
1284 static int nmk_get_groups_cnt(struct pinctrl_dev *pctldev)
1285 {
1286         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1287
1288         return npct->soc->ngroups;
1289 }
1290
1291 static const char *nmk_get_group_name(struct pinctrl_dev *pctldev,
1292                                        unsigned selector)
1293 {
1294         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1295
1296         return npct->soc->groups[selector].name;
1297 }
1298
1299 static int nmk_get_group_pins(struct pinctrl_dev *pctldev, unsigned selector,
1300                               const unsigned **pins,
1301                               unsigned *num_pins)
1302 {
1303         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1304
1305         *pins = npct->soc->groups[selector].pins;
1306         *num_pins = npct->soc->groups[selector].npins;
1307         return 0;
1308 }
1309
1310 static struct pinctrl_gpio_range *
1311 nmk_match_gpio_range(struct pinctrl_dev *pctldev, unsigned offset)
1312 {
1313         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1314         int i;
1315
1316         for (i = 0; i < npct->soc->gpio_num_ranges; i++) {
1317                 struct pinctrl_gpio_range *range;
1318
1319                 range = &npct->soc->gpio_ranges[i];
1320                 if (offset >= range->pin_base &&
1321                     offset <= (range->pin_base + range->npins - 1))
1322                         return range;
1323         }
1324         return NULL;
1325 }
1326
1327 static void nmk_pin_dbg_show(struct pinctrl_dev *pctldev, struct seq_file *s,
1328                    unsigned offset)
1329 {
1330         struct pinctrl_gpio_range *range;
1331         struct gpio_chip *chip;
1332
1333         range = nmk_match_gpio_range(pctldev, offset);
1334         if (!range || !range->gc) {
1335                 seq_printf(s, "invalid pin offset");
1336                 return;
1337         }
1338         chip = range->gc;
1339         nmk_gpio_dbg_show_one(s, pctldev, chip, offset - chip->base, offset);
1340 }
1341
1342 static int nmk_dt_add_map_mux(struct pinctrl_map **map, unsigned *reserved_maps,
1343                 unsigned *num_maps, const char *group,
1344                 const char *function)
1345 {
1346         if (*num_maps == *reserved_maps)
1347                 return -ENOSPC;
1348
1349         (*map)[*num_maps].type = PIN_MAP_TYPE_MUX_GROUP;
1350         (*map)[*num_maps].data.mux.group = group;
1351         (*map)[*num_maps].data.mux.function = function;
1352         (*num_maps)++;
1353
1354         return 0;
1355 }
1356
1357 static int nmk_dt_add_map_configs(struct pinctrl_map **map,
1358                 unsigned *reserved_maps,
1359                 unsigned *num_maps, const char *group,
1360                 unsigned long *configs, unsigned num_configs)
1361 {
1362         unsigned long *dup_configs;
1363
1364         if (*num_maps == *reserved_maps)
1365                 return -ENOSPC;
1366
1367         dup_configs = kmemdup(configs, num_configs * sizeof(*dup_configs),
1368                               GFP_KERNEL);
1369         if (!dup_configs)
1370                 return -ENOMEM;
1371
1372         (*map)[*num_maps].type = PIN_MAP_TYPE_CONFIGS_PIN;
1373
1374         (*map)[*num_maps].data.configs.group_or_pin = group;
1375         (*map)[*num_maps].data.configs.configs = dup_configs;
1376         (*map)[*num_maps].data.configs.num_configs = num_configs;
1377         (*num_maps)++;
1378
1379         return 0;
1380 }
1381
1382 #define NMK_CONFIG_PIN(x, y) { .property = x, .config = y, }
1383 #define NMK_CONFIG_PIN_ARRAY(x, y) { .property = x, .choice = y, \
1384         .size = ARRAY_SIZE(y), }
1385
1386 static const unsigned long nmk_pin_input_modes[] = {
1387         PIN_INPUT_NOPULL,
1388         PIN_INPUT_PULLUP,
1389         PIN_INPUT_PULLDOWN,
1390 };
1391
1392 static const unsigned long nmk_pin_output_modes[] = {
1393         PIN_OUTPUT_LOW,
1394         PIN_OUTPUT_HIGH,
1395         PIN_DIR_OUTPUT,
1396 };
1397
1398 static const unsigned long nmk_pin_sleep_modes[] = {
1399         PIN_SLEEPMODE_DISABLED,
1400         PIN_SLEEPMODE_ENABLED,
1401 };
1402
1403 static const unsigned long nmk_pin_sleep_input_modes[] = {
1404         PIN_SLPM_INPUT_NOPULL,
1405         PIN_SLPM_INPUT_PULLUP,
1406         PIN_SLPM_INPUT_PULLDOWN,
1407         PIN_SLPM_DIR_INPUT,
1408 };
1409
1410 static const unsigned long nmk_pin_sleep_output_modes[] = {
1411         PIN_SLPM_OUTPUT_LOW,
1412         PIN_SLPM_OUTPUT_HIGH,
1413         PIN_SLPM_DIR_OUTPUT,
1414 };
1415
1416 static const unsigned long nmk_pin_sleep_wakeup_modes[] = {
1417         PIN_SLPM_WAKEUP_DISABLE,
1418         PIN_SLPM_WAKEUP_ENABLE,
1419 };
1420
1421 static const unsigned long nmk_pin_gpio_modes[] = {
1422         PIN_GPIOMODE_DISABLED,
1423         PIN_GPIOMODE_ENABLED,
1424 };
1425
1426 static const unsigned long nmk_pin_sleep_pdis_modes[] = {
1427         PIN_SLPM_PDIS_DISABLED,
1428         PIN_SLPM_PDIS_ENABLED,
1429 };
1430
1431 struct nmk_cfg_param {
1432         const char *property;
1433         unsigned long config;
1434         const unsigned long *choice;
1435         int size;
1436 };
1437
1438 static const struct nmk_cfg_param nmk_cfg_params[] = {
1439         NMK_CONFIG_PIN_ARRAY("ste,input",               nmk_pin_input_modes),
1440         NMK_CONFIG_PIN_ARRAY("ste,output",              nmk_pin_output_modes),
1441         NMK_CONFIG_PIN_ARRAY("ste,sleep",               nmk_pin_sleep_modes),
1442         NMK_CONFIG_PIN_ARRAY("ste,sleep-input",         nmk_pin_sleep_input_modes),
1443         NMK_CONFIG_PIN_ARRAY("ste,sleep-output",        nmk_pin_sleep_output_modes),
1444         NMK_CONFIG_PIN_ARRAY("ste,sleep-wakeup",        nmk_pin_sleep_wakeup_modes),
1445         NMK_CONFIG_PIN_ARRAY("ste,gpio",                nmk_pin_gpio_modes),
1446         NMK_CONFIG_PIN_ARRAY("ste,sleep-pull-disable",  nmk_pin_sleep_pdis_modes),
1447 };
1448
1449 static int nmk_dt_pin_config(int index, int val, unsigned long *config)
1450 {
1451         int ret = 0;
1452
1453         if (nmk_cfg_params[index].choice == NULL)
1454                 *config = nmk_cfg_params[index].config;
1455         else {
1456                 /* test if out of range */
1457                 if  (val < nmk_cfg_params[index].size) {
1458                         *config = nmk_cfg_params[index].config |
1459                                 nmk_cfg_params[index].choice[val];
1460                 }
1461         }
1462         return ret;
1463 }
1464
1465 static const char *nmk_find_pin_name(struct pinctrl_dev *pctldev, const char *pin_name)
1466 {
1467         int i, pin_number;
1468         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1469
1470         if (sscanf((char *)pin_name, "GPIO%d", &pin_number) == 1)
1471                 for (i = 0; i < npct->soc->npins; i++)
1472                         if (npct->soc->pins[i].number == pin_number)
1473                                 return npct->soc->pins[i].name;
1474         return NULL;
1475 }
1476
1477 static bool nmk_pinctrl_dt_get_config(struct device_node *np,
1478                 unsigned long *configs)
1479 {
1480         bool has_config = 0;
1481         unsigned long cfg = 0;
1482         int i, val, ret;
1483
1484         for (i = 0; i < ARRAY_SIZE(nmk_cfg_params); i++) {
1485                 ret = of_property_read_u32(np,
1486                                 nmk_cfg_params[i].property, &val);
1487                 if (ret != -EINVAL) {
1488                         if (nmk_dt_pin_config(i, val, &cfg) == 0) {
1489                                 *configs |= cfg;
1490                                 has_config = 1;
1491                         }
1492                 }
1493         }
1494
1495         return has_config;
1496 }
1497
1498 static int nmk_pinctrl_dt_subnode_to_map(struct pinctrl_dev *pctldev,
1499                 struct device_node *np,
1500                 struct pinctrl_map **map,
1501                 unsigned *reserved_maps,
1502                 unsigned *num_maps)
1503 {
1504         int ret;
1505         const char *function = NULL;
1506         unsigned long configs = 0;
1507         bool has_config = 0;
1508         struct property *prop;
1509         const char *group, *gpio_name;
1510         struct device_node *np_config;
1511
1512         ret = of_property_read_string(np, "ste,function", &function);
1513         if (ret >= 0) {
1514                 ret = of_property_count_strings(np, "ste,pins");
1515                 if (ret < 0)
1516                         goto exit;
1517
1518                 ret = pinctrl_utils_reserve_map(pctldev, map,
1519                                                 reserved_maps,
1520                                                 num_maps, ret);
1521                 if (ret < 0)
1522                         goto exit;
1523
1524                 of_property_for_each_string(np, "ste,pins", prop, group) {
1525                         ret = nmk_dt_add_map_mux(map, reserved_maps, num_maps,
1526                                           group, function);
1527                         if (ret < 0)
1528                                 goto exit;
1529                 }
1530         }
1531
1532         has_config = nmk_pinctrl_dt_get_config(np, &configs);
1533         np_config = of_parse_phandle(np, "ste,config", 0);
1534         if (np_config)
1535                 has_config |= nmk_pinctrl_dt_get_config(np_config, &configs);
1536         if (has_config) {
1537                 ret = of_property_count_strings(np, "ste,pins");
1538                 if (ret < 0)
1539                         goto exit;
1540                 ret = pinctrl_utils_reserve_map(pctldev, map,
1541                                                 reserved_maps,
1542                                                 num_maps, ret);
1543                 if (ret < 0)
1544                         goto exit;
1545
1546                 of_property_for_each_string(np, "ste,pins", prop, group) {
1547                         gpio_name = nmk_find_pin_name(pctldev, group);
1548
1549                         ret = nmk_dt_add_map_configs(map, reserved_maps,
1550                                                      num_maps,
1551                                                      gpio_name, &configs, 1);
1552                         if (ret < 0)
1553                                 goto exit;
1554                 }
1555         }
1556
1557 exit:
1558         return ret;
1559 }
1560
1561 static int nmk_pinctrl_dt_node_to_map(struct pinctrl_dev *pctldev,
1562                                  struct device_node *np_config,
1563                                  struct pinctrl_map **map, unsigned *num_maps)
1564 {
1565         unsigned reserved_maps;
1566         struct device_node *np;
1567         int ret;
1568
1569         reserved_maps = 0;
1570         *map = NULL;
1571         *num_maps = 0;
1572
1573         for_each_child_of_node(np_config, np) {
1574                 ret = nmk_pinctrl_dt_subnode_to_map(pctldev, np, map,
1575                                 &reserved_maps, num_maps);
1576                 if (ret < 0) {
1577                         pinctrl_utils_dt_free_map(pctldev, *map, *num_maps);
1578                         return ret;
1579                 }
1580         }
1581
1582         return 0;
1583 }
1584
1585 static const struct pinctrl_ops nmk_pinctrl_ops = {
1586         .get_groups_count = nmk_get_groups_cnt,
1587         .get_group_name = nmk_get_group_name,
1588         .get_group_pins = nmk_get_group_pins,
1589         .pin_dbg_show = nmk_pin_dbg_show,
1590         .dt_node_to_map = nmk_pinctrl_dt_node_to_map,
1591         .dt_free_map = pinctrl_utils_dt_free_map,
1592 };
1593
1594 static int nmk_pmx_get_funcs_cnt(struct pinctrl_dev *pctldev)
1595 {
1596         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1597
1598         return npct->soc->nfunctions;
1599 }
1600
1601 static const char *nmk_pmx_get_func_name(struct pinctrl_dev *pctldev,
1602                                          unsigned function)
1603 {
1604         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1605
1606         return npct->soc->functions[function].name;
1607 }
1608
1609 static int nmk_pmx_get_func_groups(struct pinctrl_dev *pctldev,
1610                                    unsigned function,
1611                                    const char * const **groups,
1612                                    unsigned * const num_groups)
1613 {
1614         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1615
1616         *groups = npct->soc->functions[function].groups;
1617         *num_groups = npct->soc->functions[function].ngroups;
1618
1619         return 0;
1620 }
1621
1622 static int nmk_pmx_set(struct pinctrl_dev *pctldev, unsigned function,
1623                        unsigned group)
1624 {
1625         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1626         const struct nmk_pingroup *g;
1627         static unsigned int slpm[NUM_BANKS];
1628         unsigned long flags = 0;
1629         bool glitch;
1630         int ret = -EINVAL;
1631         int i;
1632
1633         g = &npct->soc->groups[group];
1634
1635         if (g->altsetting < 0)
1636                 return -EINVAL;
1637
1638         dev_dbg(npct->dev, "enable group %s, %u pins\n", g->name, g->npins);
1639
1640         /*
1641          * If we're setting altfunc C by setting both AFSLA and AFSLB to 1,
1642          * we may pass through an undesired state. In this case we take
1643          * some extra care.
1644          *
1645          * Safe sequence used to switch IOs between GPIO and Alternate-C mode:
1646          *  - Save SLPM registers (since we have a shadow register in the
1647          *    nmk_chip we're using that as backup)
1648          *  - Set SLPM=0 for the IOs you want to switch and others to 1
1649          *  - Configure the GPIO registers for the IOs that are being switched
1650          *  - Set IOFORCE=1
1651          *  - Modify the AFLSA/B registers for the IOs that are being switched
1652          *  - Set IOFORCE=0
1653          *  - Restore SLPM registers
1654          *  - Any spurious wake up event during switch sequence to be ignored
1655          *    and cleared
1656          *
1657          * We REALLY need to save ALL slpm registers, because the external
1658          * IOFORCE will switch *all* ports to their sleepmode setting to as
1659          * to avoid glitches. (Not just one port!)
1660          */
1661         glitch = ((g->altsetting & NMK_GPIO_ALT_C) == NMK_GPIO_ALT_C);
1662
1663         if (glitch) {
1664                 spin_lock_irqsave(&nmk_gpio_slpm_lock, flags);
1665
1666                 /* Initially don't put any pins to sleep when switching */
1667                 memset(slpm, 0xff, sizeof(slpm));
1668
1669                 /*
1670                  * Then mask the pins that need to be sleeping now when we're
1671                  * switching to the ALT C function.
1672                  */
1673                 for (i = 0; i < g->npins; i++)
1674                         slpm[g->pins[i] / NMK_GPIO_PER_CHIP] &= ~BIT(g->pins[i]);
1675                 nmk_gpio_glitch_slpm_init(slpm);
1676         }
1677
1678         for (i = 0; i < g->npins; i++) {
1679                 struct pinctrl_gpio_range *range;
1680                 struct nmk_gpio_chip *nmk_chip;
1681                 struct gpio_chip *chip;
1682                 unsigned bit;
1683
1684                 range = nmk_match_gpio_range(pctldev, g->pins[i]);
1685                 if (!range) {
1686                         dev_err(npct->dev,
1687                                 "invalid pin offset %d in group %s at index %d\n",
1688                                 g->pins[i], g->name, i);
1689                         goto out_glitch;
1690                 }
1691                 if (!range->gc) {
1692                         dev_err(npct->dev, "GPIO chip missing in range for pin offset %d in group %s at index %d\n",
1693                                 g->pins[i], g->name, i);
1694                         goto out_glitch;
1695                 }
1696                 chip = range->gc;
1697                 nmk_chip = container_of(chip, struct nmk_gpio_chip, chip);
1698                 dev_dbg(npct->dev, "setting pin %d to altsetting %d\n", g->pins[i], g->altsetting);
1699
1700                 clk_enable(nmk_chip->clk);
1701                 bit = g->pins[i] % NMK_GPIO_PER_CHIP;
1702                 /*
1703                  * If the pin is switching to altfunc, and there was an
1704                  * interrupt installed on it which has been lazy disabled,
1705                  * actually mask the interrupt to prevent spurious interrupts
1706                  * that would occur while the pin is under control of the
1707                  * peripheral. Only SKE does this.
1708                  */
1709                 nmk_gpio_disable_lazy_irq(nmk_chip, bit);
1710
1711                 __nmk_gpio_set_mode_safe(nmk_chip, bit,
1712                         (g->altsetting & NMK_GPIO_ALT_C), glitch);
1713                 clk_disable(nmk_chip->clk);
1714
1715                 /*
1716                  * Call PRCM GPIOCR config function in case ALTC
1717                  * has been selected:
1718                  * - If selection is a ALTCx, some bits in PRCM GPIOCR registers
1719                  *   must be set.
1720                  * - If selection is pure ALTC and previous selection was ALTCx,
1721                  *   then some bits in PRCM GPIOCR registers must be cleared.
1722                  */
1723                 if ((g->altsetting & NMK_GPIO_ALT_C) == NMK_GPIO_ALT_C)
1724                         nmk_prcm_altcx_set_mode(npct, g->pins[i],
1725                                 g->altsetting >> NMK_GPIO_ALT_CX_SHIFT);
1726         }
1727
1728         /* When all pins are successfully reconfigured we get here */
1729         ret = 0;
1730
1731 out_glitch:
1732         if (glitch) {
1733                 nmk_gpio_glitch_slpm_restore(slpm);
1734                 spin_unlock_irqrestore(&nmk_gpio_slpm_lock, flags);
1735         }
1736
1737         return ret;
1738 }
1739
1740 static int nmk_gpio_request_enable(struct pinctrl_dev *pctldev,
1741                                    struct pinctrl_gpio_range *range,
1742                                    unsigned offset)
1743 {
1744         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1745         struct nmk_gpio_chip *nmk_chip;
1746         struct gpio_chip *chip;
1747         unsigned bit;
1748
1749         if (!range) {
1750                 dev_err(npct->dev, "invalid range\n");
1751                 return -EINVAL;
1752         }
1753         if (!range->gc) {
1754                 dev_err(npct->dev, "missing GPIO chip in range\n");
1755                 return -EINVAL;
1756         }
1757         chip = range->gc;
1758         nmk_chip = container_of(chip, struct nmk_gpio_chip, chip);
1759
1760         dev_dbg(npct->dev, "enable pin %u as GPIO\n", offset);
1761
1762         clk_enable(nmk_chip->clk);
1763         bit = offset % NMK_GPIO_PER_CHIP;
1764         /* There is no glitch when converting any pin to GPIO */
1765         __nmk_gpio_set_mode(nmk_chip, bit, NMK_GPIO_ALT_GPIO);
1766         clk_disable(nmk_chip->clk);
1767
1768         return 0;
1769 }
1770
1771 static void nmk_gpio_disable_free(struct pinctrl_dev *pctldev,
1772                                   struct pinctrl_gpio_range *range,
1773                                   unsigned offset)
1774 {
1775         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1776
1777         dev_dbg(npct->dev, "disable pin %u as GPIO\n", offset);
1778         /* Set the pin to some default state, GPIO is usually default */
1779 }
1780
1781 static const struct pinmux_ops nmk_pinmux_ops = {
1782         .get_functions_count = nmk_pmx_get_funcs_cnt,
1783         .get_function_name = nmk_pmx_get_func_name,
1784         .get_function_groups = nmk_pmx_get_func_groups,
1785         .set_mux = nmk_pmx_set,
1786         .gpio_request_enable = nmk_gpio_request_enable,
1787         .gpio_disable_free = nmk_gpio_disable_free,
1788 };
1789
1790 static int nmk_pin_config_get(struct pinctrl_dev *pctldev, unsigned pin,
1791                               unsigned long *config)
1792 {
1793         /* Not implemented */
1794         return -EINVAL;
1795 }
1796
1797 static int nmk_pin_config_set(struct pinctrl_dev *pctldev, unsigned pin,
1798                               unsigned long *configs, unsigned num_configs)
1799 {
1800         static const char *pullnames[] = {
1801                 [NMK_GPIO_PULL_NONE]    = "none",
1802                 [NMK_GPIO_PULL_UP]      = "up",
1803                 [NMK_GPIO_PULL_DOWN]    = "down",
1804                 [3] /* illegal */       = "??"
1805         };
1806         static const char *slpmnames[] = {
1807                 [NMK_GPIO_SLPM_INPUT]           = "input/wakeup",
1808                 [NMK_GPIO_SLPM_NOCHANGE]        = "no-change/no-wakeup",
1809         };
1810         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1811         struct nmk_gpio_chip *nmk_chip;
1812         struct pinctrl_gpio_range *range;
1813         struct gpio_chip *chip;
1814         unsigned bit;
1815         pin_cfg_t cfg;
1816         int pull, slpm, output, val, i;
1817         bool lowemi, gpiomode, sleep;
1818
1819         range = nmk_match_gpio_range(pctldev, pin);
1820         if (!range) {
1821                 dev_err(npct->dev, "invalid pin offset %d\n", pin);
1822                 return -EINVAL;
1823         }
1824         if (!range->gc) {
1825                 dev_err(npct->dev, "GPIO chip missing in range for pin %d\n",
1826                         pin);
1827                 return -EINVAL;
1828         }
1829         chip = range->gc;
1830         nmk_chip = container_of(chip, struct nmk_gpio_chip, chip);
1831
1832         for (i = 0; i < num_configs; i++) {
1833                 /*
1834                  * The pin config contains pin number and altfunction fields,
1835                  * here we just ignore that part. It's being handled by the
1836                  * framework and pinmux callback respectively.
1837                  */
1838                 cfg = (pin_cfg_t) configs[i];
1839                 pull = PIN_PULL(cfg);
1840                 slpm = PIN_SLPM(cfg);
1841                 output = PIN_DIR(cfg);
1842                 val = PIN_VAL(cfg);
1843                 lowemi = PIN_LOWEMI(cfg);
1844                 gpiomode = PIN_GPIOMODE(cfg);
1845                 sleep = PIN_SLEEPMODE(cfg);
1846
1847                 if (sleep) {
1848                         int slpm_pull = PIN_SLPM_PULL(cfg);
1849                         int slpm_output = PIN_SLPM_DIR(cfg);
1850                         int slpm_val = PIN_SLPM_VAL(cfg);
1851
1852                         /* All pins go into GPIO mode at sleep */
1853                         gpiomode = true;
1854
1855                         /*
1856                          * The SLPM_* values are normal values + 1 to allow zero
1857                          * to mean "same as normal".
1858                          */
1859                         if (slpm_pull)
1860                                 pull = slpm_pull - 1;
1861                         if (slpm_output)
1862                                 output = slpm_output - 1;
1863                         if (slpm_val)
1864                                 val = slpm_val - 1;
1865
1866                         dev_dbg(nmk_chip->chip.dev,
1867                                 "pin %d: sleep pull %s, dir %s, val %s\n",
1868                                 pin,
1869                                 slpm_pull ? pullnames[pull] : "same",
1870                                 slpm_output ? (output ? "output" : "input")
1871                                 : "same",
1872                                 slpm_val ? (val ? "high" : "low") : "same");
1873                 }
1874
1875                 dev_dbg(nmk_chip->chip.dev,
1876                         "pin %d [%#lx]: pull %s, slpm %s (%s%s), lowemi %s\n",
1877                         pin, cfg, pullnames[pull], slpmnames[slpm],
1878                         output ? "output " : "input",
1879                         output ? (val ? "high" : "low") : "",
1880                         lowemi ? "on" : "off");
1881
1882                 clk_enable(nmk_chip->clk);
1883                 bit = pin % NMK_GPIO_PER_CHIP;
1884                 if (gpiomode)
1885                         /* No glitch when going to GPIO mode */
1886                         __nmk_gpio_set_mode(nmk_chip, bit, NMK_GPIO_ALT_GPIO);
1887                 if (output)
1888                         __nmk_gpio_make_output(nmk_chip, bit, val);
1889                 else {
1890                         __nmk_gpio_make_input(nmk_chip, bit);
1891                         __nmk_gpio_set_pull(nmk_chip, bit, pull);
1892                 }
1893                 /* TODO: isn't this only applicable on output pins? */
1894                 __nmk_gpio_set_lowemi(nmk_chip, bit, lowemi);
1895
1896                 __nmk_gpio_set_slpm(nmk_chip, bit, slpm);
1897                 clk_disable(nmk_chip->clk);
1898         } /* for each config */
1899
1900         return 0;
1901 }
1902
1903 static const struct pinconf_ops nmk_pinconf_ops = {
1904         .pin_config_get = nmk_pin_config_get,
1905         .pin_config_set = nmk_pin_config_set,
1906 };
1907
1908 static struct pinctrl_desc nmk_pinctrl_desc = {
1909         .name = "pinctrl-nomadik",
1910         .pctlops = &nmk_pinctrl_ops,
1911         .pmxops = &nmk_pinmux_ops,
1912         .confops = &nmk_pinconf_ops,
1913         .owner = THIS_MODULE,
1914 };
1915
1916 static const struct of_device_id nmk_pinctrl_match[] = {
1917         {
1918                 .compatible = "stericsson,stn8815-pinctrl",
1919                 .data = (void *)PINCTRL_NMK_STN8815,
1920         },
1921         {
1922                 .compatible = "stericsson,db8500-pinctrl",
1923                 .data = (void *)PINCTRL_NMK_DB8500,
1924         },
1925         {
1926                 .compatible = "stericsson,db8540-pinctrl",
1927                 .data = (void *)PINCTRL_NMK_DB8540,
1928         },
1929         {},
1930 };
1931
1932 #ifdef CONFIG_PM_SLEEP
1933 static int nmk_pinctrl_suspend(struct device *dev)
1934 {
1935         struct nmk_pinctrl *npct;
1936
1937         npct = dev_get_drvdata(dev);
1938         if (!npct)
1939                 return -EINVAL;
1940
1941         return pinctrl_force_sleep(npct->pctl);
1942 }
1943
1944 static int nmk_pinctrl_resume(struct device *dev)
1945 {
1946         struct nmk_pinctrl *npct;
1947
1948         npct = dev_get_drvdata(dev);
1949         if (!npct)
1950                 return -EINVAL;
1951
1952         return pinctrl_force_default(npct->pctl);
1953 }
1954 #endif
1955
1956 static int nmk_pinctrl_probe(struct platform_device *pdev)
1957 {
1958         const struct of_device_id *match;
1959         struct device_node *np = pdev->dev.of_node;
1960         struct device_node *prcm_np;
1961         struct nmk_pinctrl *npct;
1962         unsigned int version = 0;
1963         int i;
1964
1965         npct = devm_kzalloc(&pdev->dev, sizeof(*npct), GFP_KERNEL);
1966         if (!npct)
1967                 return -ENOMEM;
1968
1969         match = of_match_device(nmk_pinctrl_match, &pdev->dev);
1970         if (!match)
1971                 return -ENODEV;
1972         version = (unsigned int) match->data;
1973
1974         /* Poke in other ASIC variants here */
1975         if (version == PINCTRL_NMK_STN8815)
1976                 nmk_pinctrl_stn8815_init(&npct->soc);
1977         if (version == PINCTRL_NMK_DB8500)
1978                 nmk_pinctrl_db8500_init(&npct->soc);
1979         if (version == PINCTRL_NMK_DB8540)
1980                 nmk_pinctrl_db8540_init(&npct->soc);
1981
1982         prcm_np = of_parse_phandle(np, "prcm", 0);
1983         if (prcm_np)
1984                 npct->prcm_base = of_iomap(prcm_np, 0);
1985         if (!npct->prcm_base) {
1986                 if (version == PINCTRL_NMK_STN8815) {
1987                         dev_info(&pdev->dev,
1988                                  "No PRCM base, "
1989                                  "assuming no ALT-Cx control is available\n");
1990                 } else {
1991                         dev_err(&pdev->dev, "missing PRCM base address\n");
1992                         return -EINVAL;
1993                 }
1994         }
1995
1996         /*
1997          * We need all the GPIO drivers to probe FIRST, or we will not be able
1998          * to obtain references to the struct gpio_chip * for them, and we
1999          * need this to proceed.
2000          */
2001         for (i = 0; i < npct->soc->gpio_num_ranges; i++) {
2002                 if (!nmk_gpio_chips[npct->soc->gpio_ranges[i].id]) {
2003                         dev_warn(&pdev->dev, "GPIO chip %d not registered yet\n", i);
2004                         return -EPROBE_DEFER;
2005                 }
2006                 npct->soc->gpio_ranges[i].gc = &nmk_gpio_chips[npct->soc->gpio_ranges[i].id]->chip;
2007         }
2008
2009         nmk_pinctrl_desc.pins = npct->soc->pins;
2010         nmk_pinctrl_desc.npins = npct->soc->npins;
2011         npct->dev = &pdev->dev;
2012
2013         npct->pctl = pinctrl_register(&nmk_pinctrl_desc, &pdev->dev, npct);
2014         if (!npct->pctl) {
2015                 dev_err(&pdev->dev, "could not register Nomadik pinctrl driver\n");
2016                 return -EINVAL;
2017         }
2018
2019         /* We will handle a range of GPIO pins */
2020         for (i = 0; i < npct->soc->gpio_num_ranges; i++)
2021                 pinctrl_add_gpio_range(npct->pctl, &npct->soc->gpio_ranges[i]);
2022
2023         platform_set_drvdata(pdev, npct);
2024         dev_info(&pdev->dev, "initialized Nomadik pin control driver\n");
2025
2026         return 0;
2027 }
2028
2029 static const struct of_device_id nmk_gpio_match[] = {
2030         { .compatible = "st,nomadik-gpio", },
2031         {}
2032 };
2033
2034 static struct platform_driver nmk_gpio_driver = {
2035         .driver = {
2036                 .owner = THIS_MODULE,
2037                 .name = "gpio",
2038                 .of_match_table = nmk_gpio_match,
2039         },
2040         .probe = nmk_gpio_probe,
2041 };
2042
2043 static SIMPLE_DEV_PM_OPS(nmk_pinctrl_pm_ops,
2044                         nmk_pinctrl_suspend,
2045                         nmk_pinctrl_resume);
2046
2047 static struct platform_driver nmk_pinctrl_driver = {
2048         .driver = {
2049                 .owner = THIS_MODULE,
2050                 .name = "pinctrl-nomadik",
2051                 .of_match_table = nmk_pinctrl_match,
2052                 .pm = &nmk_pinctrl_pm_ops,
2053         },
2054         .probe = nmk_pinctrl_probe,
2055 };
2056
2057 static int __init nmk_gpio_init(void)
2058 {
2059         int ret;
2060
2061         ret = platform_driver_register(&nmk_gpio_driver);
2062         if (ret)
2063                 return ret;
2064         return platform_driver_register(&nmk_pinctrl_driver);
2065 }
2066
2067 core_initcall(nmk_gpio_init);
2068
2069 MODULE_AUTHOR("Prafulla WADASKAR and Alessandro Rubini");
2070 MODULE_DESCRIPTION("Nomadik GPIO Driver");
2071 MODULE_LICENSE("GPL");