drivers/net/wireless/rockchip_wlan/rtl8188eu/hal/OUTSRC/rtl8188e/Hal8188EReg.h

   1 /******************************************************************************\r
   2  *\r
   3  * Copyright(c) 2007 - 2011 Realtek Corporation. All rights reserved.\r
   4  *                                        \r
   5  * This program is free software; you can redistribute it and/or modify it\r
   6  * under the terms of version 2 of the GNU General Public License as\r
   7  * published by the Free Software Foundation.\r
   8  *\r
   9  * This program is distributed in the hope that it will be useful, but WITHOUT\r
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
  11  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for\r
  12  * more details.\r
  13  *\r
  14  * You should have received a copy of the GNU General Public License along with\r
  15  * this program; if not, write to the Free Software Foundation, Inc.,\r
  16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA\r
  17  *\r
  18  *\r
  19  ******************************************************************************/\r
  20 //============================================================\r
  21 // File Name: Hal8188EReg.h\r
  22 //\r
  23 // Description:\r
  24 //\r
  25 // This file is for RTL8188E register definition.\r
  26 //\r
  27 //\r
  28 //============================================================\r
  29 #ifndef __HAL_8188E_REG_H__\r
  30 #define __HAL_8188E_REG_H__\r
  31 \r
  32 //\r
  33 // Register Definition\r
  34 //\r
  35 #define TRX_ANTDIV_PATH             0x860\r
  36 #define RX_ANTDIV_PATH              0xb2c\r
  37 #define ODM_R_A_AGC_CORE1_8188E         0xc50\r
  38 \r
  39 \r
  40 //\r
  41 // Bitmap Definition\r
  42 //\r
  43 #define BIT_FA_RESET_8188E                      BIT0\r
  44 \r
  45 #define REG_DBI_WDATA_8188                      0x0348  // DBI Write Data\r
  46 #define REG_DBI_RDATA_8188                      0x034C  // DBI Read Data\r
  47 #define REG_DBI_ADDR_8188                       0x0350  // DBI Address\r
  48 #define REG_DBI_FLAG_8188                       0x0352  // DBI Read/Write Flag\r
  49 #define REG_MDIO_WDATA_8188E            0x0354  // MDIO for Write PCIE PHY\r
  50 #define REG_MDIO_RDATA_8188E            0x0356  // MDIO for Reads PCIE PHY\r
  51 #define REG_MDIO_CTL_8188E                      0x0358  // MDIO for Control\r
  52 \r
  53 #endif\r
  54 \r