drivers/net/ethernet/mellanox/mlx5/core/port.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/module.h>
  34 #include <linux/mlx5/driver.h>
  35 #include <linux/mlx5/cmd.h>
  36 #include "mlx5_core.h"
  37
  38 int mlx5_core_access_reg(struct mlx5_core_dev *dev, void *data_in,
  39                          int size_in, void *data_out, int size_out,
  40                          u16 reg_num, int arg, int write)
  41 {
  42         struct mlx5_access_reg_mbox_in *in = NULL;
  43         struct mlx5_access_reg_mbox_out *out = NULL;
  44         int err = -ENOMEM;
  45
  46         in = mlx5_vzalloc(sizeof(*in) + size_in);
  47         if (!in)
  48                 return -ENOMEM;
  49
  50         out = mlx5_vzalloc(sizeof(*out) + size_out);
  51         if (!out)
  52                 goto ex1;
  53
  54         memcpy(in->data, data_in, size_in);
  55         in->hdr.opcode = cpu_to_be16(MLX5_CMD_OP_ACCESS_REG);
  56         in->hdr.opmod = cpu_to_be16(!write);
  57         in->arg = cpu_to_be32(arg);
  58         in->register_id = cpu_to_be16(reg_num);
  59         err = mlx5_cmd_exec(dev, in, sizeof(*in) + size_in, out,
  60                             sizeof(*out) + size_out);
  61         if (err)
  62                 goto ex2;
  63
  64         if (out->hdr.status)
  65                 err = mlx5_cmd_status_to_err(&out->hdr);
  66
  67         if (!err)
  68                 memcpy(data_out, out->data, size_out);
  69
  70 ex2:
  71         kvfree(out);
  72 ex1:
  73         kvfree(in);
  74         return err;
  75 }
  76 EXPORT_SYMBOL_GPL(mlx5_core_access_reg);
  77
  78
  79 struct mlx5_reg_pcap {
  80         u8                      rsvd0;
  81         u8                      port_num;
  82         u8                      rsvd1[2];
  83         __be32                  caps_127_96;
  84         __be32                  caps_95_64;
  85         __be32                  caps_63_32;
  86         __be32                  caps_31_0;
  87 };
  88
  89 int mlx5_set_port_caps(struct mlx5_core_dev *dev, u8 port_num, u32 caps)
  90 {
  91         struct mlx5_reg_pcap in;
  92         struct mlx5_reg_pcap out;
  93         int err;
  94
  95         memset(&in, 0, sizeof(in));
  96         in.caps_127_96 = cpu_to_be32(caps);
  97         in.port_num = port_num;
  98
  99         err = mlx5_core_access_reg(dev, &in, sizeof(in), &out,
 100                                    sizeof(out), MLX5_REG_PCAP, 0, 1);
 101
 102         return err;
 103 }
 104 EXPORT_SYMBOL_GPL(mlx5_set_port_caps);
 105
 106 int mlx5_query_port_ptys(struct mlx5_core_dev *dev, u32 *ptys,
 107                          int ptys_size, int proto_mask, u8 local_port)
 108 {
 109         u32 in[MLX5_ST_SZ_DW(ptys_reg)];
 110         int err;
 111
 112         memset(in, 0, sizeof(in));
 113         MLX5_SET(ptys_reg, in, local_port, local_port);
 114         MLX5_SET(ptys_reg, in, proto_mask, proto_mask);
 115
 116         err = mlx5_core_access_reg(dev, in, sizeof(in), ptys,
 117                                    ptys_size, MLX5_REG_PTYS, 0, 0);
 118
 119         return err;
 120 }
 121 EXPORT_SYMBOL_GPL(mlx5_query_port_ptys);
 122
 123 int mlx5_query_port_proto_cap(struct mlx5_core_dev *dev,
 124                               u32 *proto_cap, int proto_mask)
 125 {
 126         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 127         int err;
 128
 129         err = mlx5_query_port_ptys(dev, out, sizeof(out), proto_mask, 1);
 130         if (err)
 131                 return err;
 132
 133         if (proto_mask == MLX5_PTYS_EN)
 134                 *proto_cap = MLX5_GET(ptys_reg, out, eth_proto_capability);
 135         else
 136                 *proto_cap = MLX5_GET(ptys_reg, out, ib_proto_capability);
 137
 138         return 0;
 139 }
 140 EXPORT_SYMBOL_GPL(mlx5_query_port_proto_cap);
 141
 142 int mlx5_query_port_proto_admin(struct mlx5_core_dev *dev,
 143                                 u32 *proto_admin, int proto_mask)
 144 {
 145         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 146         int err;
 147
 148         err = mlx5_query_port_ptys(dev, out, sizeof(out), proto_mask, 1);
 149         if (err)
 150                 return err;
 151
 152         if (proto_mask == MLX5_PTYS_EN)
 153                 *proto_admin = MLX5_GET(ptys_reg, out, eth_proto_admin);
 154         else
 155                 *proto_admin = MLX5_GET(ptys_reg, out, ib_proto_admin);
 156
 157         return 0;
 158 }
 159 EXPORT_SYMBOL_GPL(mlx5_query_port_proto_admin);
 160
 161 int mlx5_query_port_link_width_oper(struct mlx5_core_dev *dev,
 162                                     u8 *link_width_oper, u8 local_port)
 163 {
 164         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 165         int err;
 166
 167         err = mlx5_query_port_ptys(dev, out, sizeof(out), MLX5_PTYS_IB, local_port);
 168         if (err)
 169                 return err;
 170
 171         *link_width_oper = MLX5_GET(ptys_reg, out, ib_link_width_oper);
 172
 173         return 0;
 174 }
 175 EXPORT_SYMBOL_GPL(mlx5_query_port_link_width_oper);
 176
 177 int mlx5_query_port_proto_oper(struct mlx5_core_dev *dev,
 178                                u8 *proto_oper, int proto_mask,
 179                                u8 local_port)
 180 {
 181         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 182         int err;
 183
 184         err = mlx5_query_port_ptys(dev, out, sizeof(out), proto_mask, local_port);
 185         if (err)
 186                 return err;
 187
 188         if (proto_mask == MLX5_PTYS_EN)
 189                 *proto_oper = MLX5_GET(ptys_reg, out, eth_proto_oper);
 190         else
 191                 *proto_oper = MLX5_GET(ptys_reg, out, ib_proto_oper);
 192
 193         return 0;
 194 }
 195 EXPORT_SYMBOL_GPL(mlx5_query_port_proto_oper);
 196
 197 int mlx5_set_port_proto(struct mlx5_core_dev *dev, u32 proto_admin,
 198                         int proto_mask)
 199 {
 200         u32 in[MLX5_ST_SZ_DW(ptys_reg)];
 201         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 202         int err;
 203
 204         memset(in, 0, sizeof(in));
 205
 206         MLX5_SET(ptys_reg, in, local_port, 1);
 207         MLX5_SET(ptys_reg, in, proto_mask, proto_mask);
 208         if (proto_mask == MLX5_PTYS_EN)
 209                 MLX5_SET(ptys_reg, in, eth_proto_admin, proto_admin);
 210         else
 211                 MLX5_SET(ptys_reg, in, ib_proto_admin, proto_admin);
 212
 213         err = mlx5_core_access_reg(dev, in, sizeof(in), out,
 214                                    sizeof(out), MLX5_REG_PTYS, 0, 1);
 215         return err;
 216 }
 217 EXPORT_SYMBOL_GPL(mlx5_set_port_proto);
 218
 219 int mlx5_set_port_status(struct mlx5_core_dev *dev,
 220                          enum mlx5_port_status status)
 221 {
 222         u32 in[MLX5_ST_SZ_DW(paos_reg)];
 223         u32 out[MLX5_ST_SZ_DW(paos_reg)];
 224
 225         memset(in, 0, sizeof(in));
 226
 227         MLX5_SET(paos_reg, in, admin_status, status);
 228         MLX5_SET(paos_reg, in, ase, 1);
 229
 230         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 231                                     sizeof(out), MLX5_REG_PAOS, 0, 1);
 232 }
 233
 234 int mlx5_query_port_status(struct mlx5_core_dev *dev, u8 *status)
 235 {
 236         u32 in[MLX5_ST_SZ_DW(paos_reg)];
 237         u32 out[MLX5_ST_SZ_DW(paos_reg)];
 238         int err;
 239
 240         memset(in, 0, sizeof(in));
 241
 242         err = mlx5_core_access_reg(dev, in, sizeof(in), out,
 243                                    sizeof(out), MLX5_REG_PAOS, 0, 0);
 244         if (err)
 245                 return err;
 246
 247         *status = MLX5_GET(paos_reg, out, oper_status);
 248         return err;
 249 }
 250
 251 static void mlx5_query_port_mtu(struct mlx5_core_dev *dev, int *admin_mtu,
 252                                 int *max_mtu, int *oper_mtu, u8 port)
 253 {
 254         u32 in[MLX5_ST_SZ_DW(pmtu_reg)];
 255         u32 out[MLX5_ST_SZ_DW(pmtu_reg)];
 256
 257         memset(in, 0, sizeof(in));
 258
 259         MLX5_SET(pmtu_reg, in, local_port, port);
 260
 261         mlx5_core_access_reg(dev, in, sizeof(in), out,
 262                              sizeof(out), MLX5_REG_PMTU, 0, 0);
 263
 264         if (max_mtu)
 265                 *max_mtu  = MLX5_GET(pmtu_reg, out, max_mtu);
 266         if (oper_mtu)
 267                 *oper_mtu = MLX5_GET(pmtu_reg, out, oper_mtu);
 268         if (admin_mtu)
 269                 *admin_mtu = MLX5_GET(pmtu_reg, out, admin_mtu);
 270 }
 271
 272 int mlx5_set_port_mtu(struct mlx5_core_dev *dev, int mtu, u8 port)
 273 {
 274         u32 in[MLX5_ST_SZ_DW(pmtu_reg)];
 275         u32 out[MLX5_ST_SZ_DW(pmtu_reg)];
 276
 277         memset(in, 0, sizeof(in));
 278
 279         MLX5_SET(pmtu_reg, in, admin_mtu, mtu);
 280         MLX5_SET(pmtu_reg, in, local_port, port);
 281
 282         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 283                                    sizeof(out), MLX5_REG_PMTU, 0, 1);
 284 }
 285 EXPORT_SYMBOL_GPL(mlx5_set_port_mtu);
 286
 287 void mlx5_query_port_max_mtu(struct mlx5_core_dev *dev, int *max_mtu,
 288                              u8 port)
 289 {
 290         mlx5_query_port_mtu(dev, NULL, max_mtu, NULL, port);
 291 }
 292 EXPORT_SYMBOL_GPL(mlx5_query_port_max_mtu);
 293
 294 void mlx5_query_port_oper_mtu(struct mlx5_core_dev *dev, int *oper_mtu,
 295                               u8 port)
 296 {
 297         mlx5_query_port_mtu(dev, NULL, NULL, oper_mtu, port);
 298 }
 299 EXPORT_SYMBOL_GPL(mlx5_query_port_oper_mtu);
 300
 301 static int mlx5_query_port_pvlc(struct mlx5_core_dev *dev, u32 *pvlc,
 302                                 int pvlc_size,  u8 local_port)
 303 {
 304         u32 in[MLX5_ST_SZ_DW(pvlc_reg)];
 305         int err;
 306
 307         memset(in, 0, sizeof(in));
 308         MLX5_SET(ptys_reg, in, local_port, local_port);
 309
 310         err = mlx5_core_access_reg(dev, in, sizeof(in), pvlc,
 311                                    pvlc_size, MLX5_REG_PVLC, 0, 0);
 312
 313         return err;
 314 }
 315
 316 int mlx5_query_port_vl_hw_cap(struct mlx5_core_dev *dev,
 317                               u8 *vl_hw_cap, u8 local_port)
 318 {
 319         u32 out[MLX5_ST_SZ_DW(pvlc_reg)];
 320         int err;
 321
 322         err = mlx5_query_port_pvlc(dev, out, sizeof(out), local_port);
 323         if (err)
 324                 return err;
 325
 326         *vl_hw_cap = MLX5_GET(pvlc_reg, out, vl_hw_cap);
 327
 328         return 0;
 329 }
 330 EXPORT_SYMBOL_GPL(mlx5_query_port_vl_hw_cap);