drivers/net/ethernet/mellanox/mlx5/core/main.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/highmem.h>
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/errno.h>
  37 #include <linux/pci.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/slab.h>
  40 #include <linux/io-mapping.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/delay.h>
  43 #include <linux/mlx5/driver.h>
  44 #include <linux/mlx5/cq.h>
  45 #include <linux/mlx5/qp.h>
  46 #include <linux/mlx5/srq.h>
  47 #include <linux/debugfs.h>
  48 #include <linux/kmod.h>
  49 #include <linux/delay.h>
  50 #include <linux/mlx5/mlx5_ifc.h>
  51 #include "mlx5_core.h"
  52
  53 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
  54 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
  55 MODULE_LICENSE("Dual BSD/GPL");
  56 MODULE_VERSION(DRIVER_VERSION);
  57
  58 int mlx5_core_debug_mask;
  59 module_param_named(debug_mask, mlx5_core_debug_mask, int, 0644);
  60 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
  61
  62 #define MLX5_DEFAULT_PROF       2
  63 static int prof_sel = MLX5_DEFAULT_PROF;
  64 module_param_named(prof_sel, prof_sel, int, 0444);
  65 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
  66
  67 static LIST_HEAD(intf_list);
  68 static LIST_HEAD(dev_list);
  69 static DEFINE_MUTEX(intf_mutex);
  70
  71 struct mlx5_device_context {
  72         struct list_head        list;
  73         struct mlx5_interface  *intf;
  74         void                   *context;
  75 };
  76
  77 static struct mlx5_profile profile[] = {
  78         [0] = {
  79                 .mask           = 0,
  80         },
  81         [1] = {
  82                 .mask           = MLX5_PROF_MASK_QP_SIZE,
  83                 .log_max_qp     = 12,
  84         },
  85         [2] = {
  86                 .mask           = MLX5_PROF_MASK_QP_SIZE |
  87                                   MLX5_PROF_MASK_MR_CACHE,
  88                 .log_max_qp     = 17,
  89                 .mr_cache[0]    = {
  90                         .size   = 500,
  91                         .limit  = 250
  92                 },
  93                 .mr_cache[1]    = {
  94                         .size   = 500,
  95                         .limit  = 250
  96                 },
  97                 .mr_cache[2]    = {
  98                         .size   = 500,
  99                         .limit  = 250
 100                 },
 101                 .mr_cache[3]    = {
 102                         .size   = 500,
 103                         .limit  = 250
 104                 },
 105                 .mr_cache[4]    = {
 106                         .size   = 500,
 107                         .limit  = 250
 108                 },
 109                 .mr_cache[5]    = {
 110                         .size   = 500,
 111                         .limit  = 250
 112                 },
 113                 .mr_cache[6]    = {
 114                         .size   = 500,
 115                         .limit  = 250
 116                 },
 117                 .mr_cache[7]    = {
 118                         .size   = 500,
 119                         .limit  = 250
 120                 },
 121                 .mr_cache[8]    = {
 122                         .size   = 500,
 123                         .limit  = 250
 124                 },
 125                 .mr_cache[9]    = {
 126                         .size   = 500,
 127                         .limit  = 250
 128                 },
 129                 .mr_cache[10]   = {
 130                         .size   = 500,
 131                         .limit  = 250
 132                 },
 133                 .mr_cache[11]   = {
 134                         .size   = 500,
 135                         .limit  = 250
 136                 },
 137                 .mr_cache[12]   = {
 138                         .size   = 64,
 139                         .limit  = 32
 140                 },
 141                 .mr_cache[13]   = {
 142                         .size   = 32,
 143                         .limit  = 16
 144                 },
 145                 .mr_cache[14]   = {
 146                         .size   = 16,
 147                         .limit  = 8
 148                 },
 149                 .mr_cache[15]   = {
 150                         .size   = 8,
 151                         .limit  = 4
 152                 },
 153         },
 154 };
 155
 156 #define FW_INIT_TIMEOUT_MILI    2000
 157 #define FW_INIT_WAIT_MS         2
 158
 159 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili)
 160 {
 161         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
 162         int err = 0;
 163
 164         while (fw_initializing(dev)) {
 165                 if (time_after(jiffies, end)) {
 166                         err = -EBUSY;
 167                         break;
 168                 }
 169                 msleep(FW_INIT_WAIT_MS);
 170         }
 171
 172         return err;
 173 }
 174
 175 static int set_dma_caps(struct pci_dev *pdev)
 176 {
 177         int err;
 178
 179         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
 180         if (err) {
 181                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
 182                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 183                 if (err) {
 184                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
 185                         return err;
 186                 }
 187         }
 188
 189         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 190         if (err) {
 191                 dev_warn(&pdev->dev,
 192                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
 193                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 194                 if (err) {
 195                         dev_err(&pdev->dev,
 196                                 "Can't set consistent PCI DMA mask, aborting\n");
 197                         return err;
 198                 }
 199         }
 200
 201         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
 202         return err;
 203 }
 204
 205 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
 206 {
 207         struct pci_dev *pdev = dev->pdev;
 208         int err = 0;
 209
 210         mutex_lock(&dev->pci_status_mutex);
 211         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
 212                 err = pci_enable_device(pdev);
 213                 if (!err)
 214                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
 215         }
 216         mutex_unlock(&dev->pci_status_mutex);
 217
 218         return err;
 219 }
 220
 221 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
 222 {
 223         struct pci_dev *pdev = dev->pdev;
 224
 225         mutex_lock(&dev->pci_status_mutex);
 226         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
 227                 pci_disable_device(pdev);
 228                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
 229         }
 230         mutex_unlock(&dev->pci_status_mutex);
 231 }
 232
 233 static int request_bar(struct pci_dev *pdev)
 234 {
 235         int err = 0;
 236
 237         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
 238                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
 239                 return -ENODEV;
 240         }
 241
 242         err = pci_request_regions(pdev, DRIVER_NAME);
 243         if (err)
 244                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
 245
 246         return err;
 247 }
 248
 249 static void release_bar(struct pci_dev *pdev)
 250 {
 251         pci_release_regions(pdev);
 252 }
 253
 254 static int mlx5_enable_msix(struct mlx5_core_dev *dev)
 255 {
 256         struct mlx5_priv *priv = &dev->priv;
 257         struct mlx5_eq_table *table = &priv->eq_table;
 258         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
 259         int nvec;
 260         int i;
 261
 262         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
 263                MLX5_EQ_VEC_COMP_BASE;
 264         nvec = min_t(int, nvec, num_eqs);
 265         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
 266                 return -ENOMEM;
 267
 268         priv->msix_arr = kcalloc(nvec, sizeof(*priv->msix_arr), GFP_KERNEL);
 269
 270         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
 271         if (!priv->msix_arr || !priv->irq_info)
 272                 goto err_free_msix;
 273
 274         for (i = 0; i < nvec; i++)
 275                 priv->msix_arr[i].entry = i;
 276
 277         nvec = pci_enable_msix_range(dev->pdev, priv->msix_arr,
 278                                      MLX5_EQ_VEC_COMP_BASE + 1, nvec);
 279         if (nvec < 0)
 280                 return nvec;
 281
 282         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
 283
 284         return 0;
 285
 286 err_free_msix:
 287         kfree(priv->irq_info);
 288         kfree(priv->msix_arr);
 289         return -ENOMEM;
 290 }
 291
 292 static void mlx5_disable_msix(struct mlx5_core_dev *dev)
 293 {
 294         struct mlx5_priv *priv = &dev->priv;
 295
 296         pci_disable_msix(dev->pdev);
 297         kfree(priv->irq_info);
 298         kfree(priv->msix_arr);
 299 }
 300
 301 struct mlx5_reg_host_endianess {
 302         u8      he;
 303         u8      rsvd[15];
 304 };
 305
 306
 307 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
 308
 309 enum {
 310         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
 311                                 MLX5_DEV_CAP_FLAG_DCT,
 312 };
 313
 314 static u16 to_fw_pkey_sz(u32 size)
 315 {
 316         switch (size) {
 317         case 128:
 318                 return 0;
 319         case 256:
 320                 return 1;
 321         case 512:
 322                 return 2;
 323         case 1024:
 324                 return 3;
 325         case 2048:
 326                 return 4;
 327         case 4096:
 328                 return 5;
 329         default:
 330                 pr_warn("invalid pkey table size %d\n", size);
 331                 return 0;
 332         }
 333 }
 334
 335 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type,
 336                        enum mlx5_cap_mode cap_mode)
 337 {
 338         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
 339         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
 340         void *out, *hca_caps;
 341         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
 342         int err;
 343
 344         memset(in, 0, sizeof(in));
 345         out = kzalloc(out_sz, GFP_KERNEL);
 346         if (!out)
 347                 return -ENOMEM;
 348
 349         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
 350         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
 351         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
 352         if (err)
 353                 goto query_ex;
 354
 355         err = mlx5_cmd_status_to_err_v2(out);
 356         if (err) {
 357                 mlx5_core_warn(dev,
 358                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
 359                                cap_type, cap_mode, err);
 360                 goto query_ex;
 361         }
 362
 363         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
 364
 365         switch (cap_mode) {
 366         case HCA_CAP_OPMOD_GET_MAX:
 367                 memcpy(dev->hca_caps_max[cap_type], hca_caps,
 368                        MLX5_UN_SZ_BYTES(hca_cap_union));
 369                 break;
 370         case HCA_CAP_OPMOD_GET_CUR:
 371                 memcpy(dev->hca_caps_cur[cap_type], hca_caps,
 372                        MLX5_UN_SZ_BYTES(hca_cap_union));
 373                 break;
 374         default:
 375                 mlx5_core_warn(dev,
 376                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
 377                                cap_type, cap_mode);
 378                 err = -EINVAL;
 379                 break;
 380         }
 381 query_ex:
 382         kfree(out);
 383         return err;
 384 }
 385
 386 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz)
 387 {
 388         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)];
 389         int err;
 390
 391         memset(out, 0, sizeof(out));
 392
 393         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
 394         err = mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
 395         if (err)
 396                 return err;
 397
 398         err = mlx5_cmd_status_to_err_v2(out);
 399
 400         return err;
 401 }
 402
 403 static int handle_hca_cap(struct mlx5_core_dev *dev)
 404 {
 405         void *set_ctx = NULL;
 406         struct mlx5_profile *prof = dev->profile;
 407         int err = -ENOMEM;
 408         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 409         void *set_hca_cap;
 410
 411         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 412         if (!set_ctx)
 413                 goto query_ex;
 414
 415         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_MAX);
 416         if (err)
 417                 goto query_ex;
 418
 419         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_CUR);
 420         if (err)
 421                 goto query_ex;
 422
 423         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 424                                    capability);
 425         memcpy(set_hca_cap, dev->hca_caps_cur[MLX5_CAP_GENERAL],
 426                MLX5_ST_SZ_BYTES(cmd_hca_cap));
 427
 428         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
 429                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
 430                       128);
 431         /* we limit the size of the pkey table to 128 entries for now */
 432         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
 433                  to_fw_pkey_sz(128));
 434
 435         /* Check log_max_qp from HCA caps to set in current profile */
 436         if (MLX5_CAP_GEN_MAX(dev, log_max_qp) < profile[prof_sel].log_max_qp) {
 437                 mlx5_core_warn(dev, "log_max_qp value in current profile is %d, changing it to HCA capability limit (%d)\n",
 438                                profile[prof_sel].log_max_qp,
 439                                MLX5_CAP_GEN_MAX(dev, log_max_qp));
 440                 profile[prof_sel].log_max_qp = MLX5_CAP_GEN_MAX(dev, log_max_qp);
 441         }
 442         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
 443                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
 444                          prof->log_max_qp);
 445
 446         /* disable cmdif checksum */
 447         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
 448
 449         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
 450
 451         err = set_caps(dev, set_ctx, set_sz);
 452
 453 query_ex:
 454         kfree(set_ctx);
 455         return err;
 456 }
 457
 458 static int set_hca_ctrl(struct mlx5_core_dev *dev)
 459 {
 460         struct mlx5_reg_host_endianess he_in;
 461         struct mlx5_reg_host_endianess he_out;
 462         int err;
 463
 464         memset(&he_in, 0, sizeof(he_in));
 465         he_in.he = MLX5_SET_HOST_ENDIANNESS;
 466         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
 467                                         &he_out, sizeof(he_out),
 468                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
 469         return err;
 470 }
 471
 472 static int mlx5_core_enable_hca(struct mlx5_core_dev *dev)
 473 {
 474         int err;
 475         struct mlx5_enable_hca_mbox_in in;
 476         struct mlx5_enable_hca_mbox_out out;
 477
 478         memset(&in, 0, sizeof(in));
 479         memset(&out, 0, sizeof(out));
 480         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_ENABLE_HCA);
 481         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 482         if (err)
 483                 return err;
 484
 485         if (out.hdr.status)
 486                 return mlx5_cmd_status_to_err(&out.hdr);
 487
 488         return 0;
 489 }
 490
 491 static int mlx5_core_disable_hca(struct mlx5_core_dev *dev)
 492 {
 493         int err;
 494         struct mlx5_disable_hca_mbox_in in;
 495         struct mlx5_disable_hca_mbox_out out;
 496
 497         memset(&in, 0, sizeof(in));
 498         memset(&out, 0, sizeof(out));
 499         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_DISABLE_HCA);
 500         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 501         if (err)
 502                 return err;
 503
 504         if (out.hdr.status)
 505                 return mlx5_cmd_status_to_err(&out.hdr);
 506
 507         return 0;
 508 }
 509
 510 static int mlx5_irq_set_affinity_hint(struct mlx5_core_dev *mdev, int i)
 511 {
 512         struct mlx5_priv *priv  = &mdev->priv;
 513         struct msix_entry *msix = priv->msix_arr;
 514         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 515         int numa_node           = priv->numa_node;
 516         int err;
 517
 518         if (!zalloc_cpumask_var(&priv->irq_info[i].mask, GFP_KERNEL)) {
 519                 mlx5_core_warn(mdev, "zalloc_cpumask_var failed");
 520                 return -ENOMEM;
 521         }
 522
 523         cpumask_set_cpu(cpumask_local_spread(i, numa_node),
 524                         priv->irq_info[i].mask);
 525
 526         err = irq_set_affinity_hint(irq, priv->irq_info[i].mask);
 527         if (err) {
 528                 mlx5_core_warn(mdev, "irq_set_affinity_hint failed,irq 0x%.4x",
 529                                irq);
 530                 goto err_clear_mask;
 531         }
 532
 533         return 0;
 534
 535 err_clear_mask:
 536         free_cpumask_var(priv->irq_info[i].mask);
 537         return err;
 538 }
 539
 540 static void mlx5_irq_clear_affinity_hint(struct mlx5_core_dev *mdev, int i)
 541 {
 542         struct mlx5_priv *priv  = &mdev->priv;
 543         struct msix_entry *msix = priv->msix_arr;
 544         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 545
 546         irq_set_affinity_hint(irq, NULL);
 547         free_cpumask_var(priv->irq_info[i].mask);
 548 }
 549
 550 static int mlx5_irq_set_affinity_hints(struct mlx5_core_dev *mdev)
 551 {
 552         int err;
 553         int i;
 554
 555         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++) {
 556                 err = mlx5_irq_set_affinity_hint(mdev, i);
 557                 if (err)
 558                         goto err_out;
 559         }
 560
 561         return 0;
 562
 563 err_out:
 564         for (i--; i >= 0; i--)
 565                 mlx5_irq_clear_affinity_hint(mdev, i);
 566
 567         return err;
 568 }
 569
 570 static void mlx5_irq_clear_affinity_hints(struct mlx5_core_dev *mdev)
 571 {
 572         int i;
 573
 574         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++)
 575                 mlx5_irq_clear_affinity_hint(mdev, i);
 576 }
 577
 578 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn,
 579                     unsigned int *irqn)
 580 {
 581         struct mlx5_eq_table *table = &dev->priv.eq_table;
 582         struct mlx5_eq *eq, *n;
 583         int err = -ENOENT;
 584
 585         spin_lock(&table->lock);
 586         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 587                 if (eq->index == vector) {
 588                         *eqn = eq->eqn;
 589                         *irqn = eq->irqn;
 590                         err = 0;
 591                         break;
 592                 }
 593         }
 594         spin_unlock(&table->lock);
 595
 596         return err;
 597 }
 598 EXPORT_SYMBOL(mlx5_vector2eqn);
 599
 600 static void free_comp_eqs(struct mlx5_core_dev *dev)
 601 {
 602         struct mlx5_eq_table *table = &dev->priv.eq_table;
 603         struct mlx5_eq *eq, *n;
 604
 605         spin_lock(&table->lock);
 606         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 607                 list_del(&eq->list);
 608                 spin_unlock(&table->lock);
 609                 if (mlx5_destroy_unmap_eq(dev, eq))
 610                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
 611                                        eq->eqn);
 612                 kfree(eq);
 613                 spin_lock(&table->lock);
 614         }
 615         spin_unlock(&table->lock);
 616 }
 617
 618 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
 619 {
 620         struct mlx5_eq_table *table = &dev->priv.eq_table;
 621         char name[MLX5_MAX_IRQ_NAME];
 622         struct mlx5_eq *eq;
 623         int ncomp_vec;
 624         int nent;
 625         int err;
 626         int i;
 627
 628         INIT_LIST_HEAD(&table->comp_eqs_list);
 629         ncomp_vec = table->num_comp_vectors;
 630         nent = MLX5_COMP_EQ_SIZE;
 631         for (i = 0; i < ncomp_vec; i++) {
 632                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
 633                 if (!eq) {
 634                         err = -ENOMEM;
 635                         goto clean;
 636                 }
 637
 638                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
 639                 err = mlx5_create_map_eq(dev, eq,
 640                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
 641                                          name, &dev->priv.uuari.uars[0]);
 642                 if (err) {
 643                         kfree(eq);
 644                         goto clean;
 645                 }
 646                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
 647                 eq->index = i;
 648                 spin_lock(&table->lock);
 649                 list_add_tail(&eq->list, &table->comp_eqs_list);
 650                 spin_unlock(&table->lock);
 651         }
 652
 653         return 0;
 654
 655 clean:
 656         free_comp_eqs(dev);
 657         return err;
 658 }
 659
 660 #ifdef CONFIG_MLX5_CORE_EN
 661 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
 662 {
 663         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)];
 664         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)];
 665         u32 set_in[MLX5_ST_SZ_DW(set_issi_in)];
 666         u32 set_out[MLX5_ST_SZ_DW(set_issi_out)];
 667         int err;
 668         u32 sup_issi;
 669
 670         memset(query_in, 0, sizeof(query_in));
 671         memset(query_out, 0, sizeof(query_out));
 672
 673         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
 674
 675         err = mlx5_cmd_exec_check_status(dev, query_in, sizeof(query_in),
 676                                          query_out, sizeof(query_out));
 677         if (err) {
 678                 if (((struct mlx5_outbox_hdr *)query_out)->status ==
 679                     MLX5_CMD_STAT_BAD_OP_ERR) {
 680                         pr_debug("Only ISSI 0 is supported\n");
 681                         return 0;
 682                 }
 683
 684                 pr_err("failed to query ISSI\n");
 685                 return err;
 686         }
 687
 688         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
 689
 690         if (sup_issi & (1 << 1)) {
 691                 memset(set_in, 0, sizeof(set_in));
 692                 memset(set_out, 0, sizeof(set_out));
 693
 694                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
 695                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
 696
 697                 err = mlx5_cmd_exec_check_status(dev, set_in, sizeof(set_in),
 698                                                  set_out, sizeof(set_out));
 699                 if (err) {
 700                         pr_err("failed to set ISSI=1\n");
 701                         return err;
 702                 }
 703
 704                 dev->issi = 1;
 705
 706                 return 0;
 707         } else if (sup_issi & (1 << 0) || !sup_issi) {
 708                 return 0;
 709         }
 710
 711         return -ENOTSUPP;
 712 }
 713 #endif
 714
 715 static int map_bf_area(struct mlx5_core_dev *dev)
 716 {
 717         resource_size_t bf_start = pci_resource_start(dev->pdev, 0);
 718         resource_size_t bf_len = pci_resource_len(dev->pdev, 0);
 719
 720         dev->priv.bf_mapping = io_mapping_create_wc(bf_start, bf_len);
 721
 722         return dev->priv.bf_mapping ? 0 : -ENOMEM;
 723 }
 724
 725 static void unmap_bf_area(struct mlx5_core_dev *dev)
 726 {
 727         if (dev->priv.bf_mapping)
 728                 io_mapping_free(dev->priv.bf_mapping);
 729 }
 730
 731 static void mlx5_add_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 732 {
 733         struct mlx5_device_context *dev_ctx;
 734         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 735
 736         dev_ctx = kmalloc(sizeof(*dev_ctx), GFP_KERNEL);
 737         if (!dev_ctx)
 738                 return;
 739
 740         dev_ctx->intf    = intf;
 741         dev_ctx->context = intf->add(dev);
 742
 743         if (dev_ctx->context) {
 744                 spin_lock_irq(&priv->ctx_lock);
 745                 list_add_tail(&dev_ctx->list, &priv->ctx_list);
 746                 spin_unlock_irq(&priv->ctx_lock);
 747         } else {
 748                 kfree(dev_ctx);
 749         }
 750 }
 751
 752 static void mlx5_remove_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 753 {
 754         struct mlx5_device_context *dev_ctx;
 755         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 756
 757         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
 758                 if (dev_ctx->intf == intf) {
 759                         spin_lock_irq(&priv->ctx_lock);
 760                         list_del(&dev_ctx->list);
 761                         spin_unlock_irq(&priv->ctx_lock);
 762
 763                         intf->remove(dev, dev_ctx->context);
 764                         kfree(dev_ctx);
 765                         return;
 766                 }
 767 }
 768
 769 static int mlx5_register_device(struct mlx5_core_dev *dev)
 770 {
 771         struct mlx5_priv *priv = &dev->priv;
 772         struct mlx5_interface *intf;
 773
 774         mutex_lock(&intf_mutex);
 775         list_add_tail(&priv->dev_list, &dev_list);
 776         list_for_each_entry(intf, &intf_list, list)
 777                 mlx5_add_device(intf, priv);
 778         mutex_unlock(&intf_mutex);
 779
 780         return 0;
 781 }
 782
 783 static void mlx5_unregister_device(struct mlx5_core_dev *dev)
 784 {
 785         struct mlx5_priv *priv = &dev->priv;
 786         struct mlx5_interface *intf;
 787
 788         mutex_lock(&intf_mutex);
 789         list_for_each_entry(intf, &intf_list, list)
 790                 mlx5_remove_device(intf, priv);
 791         list_del(&priv->dev_list);
 792         mutex_unlock(&intf_mutex);
 793 }
 794
 795 int mlx5_register_interface(struct mlx5_interface *intf)
 796 {
 797         struct mlx5_priv *priv;
 798
 799         if (!intf->add || !intf->remove)
 800                 return -EINVAL;
 801
 802         mutex_lock(&intf_mutex);
 803         list_add_tail(&intf->list, &intf_list);
 804         list_for_each_entry(priv, &dev_list, dev_list)
 805                 mlx5_add_device(intf, priv);
 806         mutex_unlock(&intf_mutex);
 807
 808         return 0;
 809 }
 810 EXPORT_SYMBOL(mlx5_register_interface);
 811
 812 void mlx5_unregister_interface(struct mlx5_interface *intf)
 813 {
 814         struct mlx5_priv *priv;
 815
 816         mutex_lock(&intf_mutex);
 817         list_for_each_entry(priv, &dev_list, dev_list)
 818                 mlx5_remove_device(intf, priv);
 819         list_del(&intf->list);
 820         mutex_unlock(&intf_mutex);
 821 }
 822 EXPORT_SYMBOL(mlx5_unregister_interface);
 823
 824 void *mlx5_get_protocol_dev(struct mlx5_core_dev *mdev, int protocol)
 825 {
 826         struct mlx5_priv *priv = &mdev->priv;
 827         struct mlx5_device_context *dev_ctx;
 828         unsigned long flags;
 829         void *result = NULL;
 830
 831         spin_lock_irqsave(&priv->ctx_lock, flags);
 832
 833         list_for_each_entry(dev_ctx, &mdev->priv.ctx_list, list)
 834                 if ((dev_ctx->intf->protocol == protocol) &&
 835                     dev_ctx->intf->get_dev) {
 836                         result = dev_ctx->intf->get_dev(dev_ctx->context);
 837                         break;
 838                 }
 839
 840         spin_unlock_irqrestore(&priv->ctx_lock, flags);
 841
 842         return result;
 843 }
 844 EXPORT_SYMBOL(mlx5_get_protocol_dev);
 845
 846 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 847 {
 848         struct pci_dev *pdev = dev->pdev;
 849         int err = 0;
 850
 851         pci_set_drvdata(dev->pdev, dev);
 852         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
 853         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
 854
 855         mutex_init(&priv->pgdir_mutex);
 856         INIT_LIST_HEAD(&priv->pgdir_list);
 857         spin_lock_init(&priv->mkey_lock);
 858
 859         mutex_init(&priv->alloc_mutex);
 860
 861         priv->numa_node = dev_to_node(&dev->pdev->dev);
 862
 863         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
 864         if (!priv->dbg_root)
 865                 return -ENOMEM;
 866
 867         err = mlx5_pci_enable_device(dev);
 868         if (err) {
 869                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
 870                 goto err_dbg;
 871         }
 872
 873         err = request_bar(pdev);
 874         if (err) {
 875                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
 876                 goto err_disable;
 877         }
 878
 879         pci_set_master(pdev);
 880
 881         err = set_dma_caps(pdev);
 882         if (err) {
 883                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
 884                 goto err_clr_master;
 885         }
 886
 887         dev->iseg_base = pci_resource_start(dev->pdev, 0);
 888         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
 889         if (!dev->iseg) {
 890                 err = -ENOMEM;
 891                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
 892                 goto err_clr_master;
 893         }
 894
 895         return 0;
 896
 897 err_clr_master:
 898         pci_clear_master(dev->pdev);
 899         release_bar(dev->pdev);
 900 err_disable:
 901         mlx5_pci_disable_device(dev);
 902
 903 err_dbg:
 904         debugfs_remove(priv->dbg_root);
 905         return err;
 906 }
 907
 908 static void mlx5_pci_close(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 909 {
 910         iounmap(dev->iseg);
 911         pci_clear_master(dev->pdev);
 912         release_bar(dev->pdev);
 913         mlx5_pci_disable_device(dev);
 914         debugfs_remove(priv->dbg_root);
 915 }
 916
 917 #define MLX5_IB_MOD "mlx5_ib"
 918 static int mlx5_load_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 919 {
 920         struct pci_dev *pdev = dev->pdev;
 921         int err;
 922
 923         mutex_lock(&dev->intf_state_mutex);
 924         if (dev->interface_state == MLX5_INTERFACE_STATE_UP) {
 925                 dev_warn(&dev->pdev->dev, "%s: interface is up, NOP\n",
 926                          __func__);
 927                 goto out;
 928         }
 929
 930         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
 931                  fw_rev_min(dev), fw_rev_sub(dev));
 932
 933         /* on load removing any previous indication of internal error, device is
 934          * up
 935          */
 936         dev->state = MLX5_DEVICE_STATE_UP;
 937
 938         err = mlx5_cmd_init(dev);
 939         if (err) {
 940                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
 941                 goto out_err;
 942         }
 943
 944         err = wait_fw_init(dev, FW_INIT_TIMEOUT_MILI);
 945         if (err) {
 946                 dev_err(&dev->pdev->dev, "Firmware over %d MS in initializing state, aborting\n",
 947                         FW_INIT_TIMEOUT_MILI);
 948                 goto out_err;
 949         }
 950
 951         mlx5_pagealloc_init(dev);
 952
 953         err = mlx5_core_enable_hca(dev);
 954         if (err) {
 955                 dev_err(&pdev->dev, "enable hca failed\n");
 956                 goto err_pagealloc_cleanup;
 957         }
 958
 959 #ifdef CONFIG_MLX5_CORE_EN
 960         err = mlx5_core_set_issi(dev);
 961         if (err) {
 962                 dev_err(&pdev->dev, "failed to set issi\n");
 963                 goto err_disable_hca;
 964         }
 965 #endif
 966
 967         err = mlx5_satisfy_startup_pages(dev, 1);
 968         if (err) {
 969                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
 970                 goto err_disable_hca;
 971         }
 972
 973         err = set_hca_ctrl(dev);
 974         if (err) {
 975                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
 976                 goto reclaim_boot_pages;
 977         }
 978
 979         err = handle_hca_cap(dev);
 980         if (err) {
 981                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
 982                 goto reclaim_boot_pages;
 983         }
 984
 985         err = mlx5_satisfy_startup_pages(dev, 0);
 986         if (err) {
 987                 dev_err(&pdev->dev, "failed to allocate init pages\n");
 988                 goto reclaim_boot_pages;
 989         }
 990
 991         err = mlx5_pagealloc_start(dev);
 992         if (err) {
 993                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
 994                 goto reclaim_boot_pages;
 995         }
 996
 997         err = mlx5_cmd_init_hca(dev);
 998         if (err) {
 999                 dev_err(&pdev->dev, "init hca failed\n");
1000                 goto err_pagealloc_stop;
1001         }
1002
1003         mlx5_start_health_poll(dev);
1004
1005         err = mlx5_query_hca_caps(dev);
1006         if (err) {
1007                 dev_err(&pdev->dev, "query hca failed\n");
1008                 goto err_stop_poll;
1009         }
1010
1011         err = mlx5_query_board_id(dev);
1012         if (err) {
1013                 dev_err(&pdev->dev, "query board id failed\n");
1014                 goto err_stop_poll;
1015         }
1016
1017         err = mlx5_enable_msix(dev);
1018         if (err) {
1019                 dev_err(&pdev->dev, "enable msix failed\n");
1020                 goto err_stop_poll;
1021         }
1022
1023         err = mlx5_eq_init(dev);
1024         if (err) {
1025                 dev_err(&pdev->dev, "failed to initialize eq\n");
1026                 goto disable_msix;
1027         }
1028
1029         err = mlx5_alloc_uuars(dev, &priv->uuari);
1030         if (err) {
1031                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
1032                 goto err_eq_cleanup;
1033         }
1034
1035         err = mlx5_start_eqs(dev);
1036         if (err) {
1037                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
1038                 goto err_free_uar;
1039         }
1040
1041         err = alloc_comp_eqs(dev);
1042         if (err) {
1043                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
1044                 goto err_stop_eqs;
1045         }
1046
1047         if (map_bf_area(dev))
1048                 dev_err(&pdev->dev, "Failed to map blue flame area\n");
1049
1050         err = mlx5_irq_set_affinity_hints(dev);
1051         if (err) {
1052                 dev_err(&pdev->dev, "Failed to alloc affinity hint cpumask\n");
1053                 goto err_unmap_bf_area;
1054         }
1055
1056         MLX5_INIT_DOORBELL_LOCK(&priv->cq_uar_lock);
1057
1058         mlx5_init_cq_table(dev);
1059         mlx5_init_qp_table(dev);
1060         mlx5_init_srq_table(dev);
1061         mlx5_init_mr_table(dev);
1062
1063         err = mlx5_register_device(dev);
1064         if (err) {
1065                 dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1066                 goto err_reg_dev;
1067         }
1068
1069         err = request_module_nowait(MLX5_IB_MOD);
1070         if (err)
1071                 pr_info("failed request module on %s\n", MLX5_IB_MOD);
1072
1073         dev->interface_state = MLX5_INTERFACE_STATE_UP;
1074 out:
1075         mutex_unlock(&dev->intf_state_mutex);
1076
1077         return 0;
1078
1079 err_reg_dev:
1080         mlx5_cleanup_mr_table(dev);
1081         mlx5_cleanup_srq_table(dev);
1082         mlx5_cleanup_qp_table(dev);
1083         mlx5_cleanup_cq_table(dev);
1084         mlx5_irq_clear_affinity_hints(dev);
1085
1086 err_unmap_bf_area:
1087         unmap_bf_area(dev);
1088
1089         free_comp_eqs(dev);
1090
1091 err_stop_eqs:
1092         mlx5_stop_eqs(dev);
1093
1094 err_free_uar:
1095         mlx5_free_uuars(dev, &priv->uuari);
1096
1097 err_eq_cleanup:
1098         mlx5_eq_cleanup(dev);
1099
1100 disable_msix:
1101         mlx5_disable_msix(dev);
1102
1103 err_stop_poll:
1104         mlx5_stop_health_poll(dev);
1105         if (mlx5_cmd_teardown_hca(dev)) {
1106                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1107                 goto out_err;
1108         }
1109
1110 err_pagealloc_stop:
1111         mlx5_pagealloc_stop(dev);
1112
1113 reclaim_boot_pages:
1114         mlx5_reclaim_startup_pages(dev);
1115
1116 err_disable_hca:
1117         mlx5_core_disable_hca(dev);
1118
1119 err_pagealloc_cleanup:
1120         mlx5_pagealloc_cleanup(dev);
1121         mlx5_cmd_cleanup(dev);
1122
1123 out_err:
1124         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1125         mutex_unlock(&dev->intf_state_mutex);
1126
1127         return err;
1128 }
1129
1130 static int mlx5_unload_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
1131 {
1132         int err = 0;
1133
1134         mutex_lock(&dev->intf_state_mutex);
1135         if (dev->interface_state == MLX5_INTERFACE_STATE_DOWN) {
1136                 dev_warn(&dev->pdev->dev, "%s: interface is down, NOP\n",
1137                          __func__);
1138                 goto out;
1139         }
1140         mlx5_unregister_device(dev);
1141         mlx5_cleanup_mr_table(dev);
1142         mlx5_cleanup_srq_table(dev);
1143         mlx5_cleanup_qp_table(dev);
1144         mlx5_cleanup_cq_table(dev);
1145         mlx5_irq_clear_affinity_hints(dev);
1146         unmap_bf_area(dev);
1147         free_comp_eqs(dev);
1148         mlx5_stop_eqs(dev);
1149         mlx5_free_uuars(dev, &priv->uuari);
1150         mlx5_eq_cleanup(dev);
1151         mlx5_disable_msix(dev);
1152         mlx5_stop_health_poll(dev);
1153         err = mlx5_cmd_teardown_hca(dev);
1154         if (err) {
1155                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1156                 goto out;
1157         }
1158         mlx5_pagealloc_stop(dev);
1159         mlx5_reclaim_startup_pages(dev);
1160         mlx5_core_disable_hca(dev);
1161         mlx5_pagealloc_cleanup(dev);
1162         mlx5_cmd_cleanup(dev);
1163
1164 out:
1165         dev->interface_state = MLX5_INTERFACE_STATE_DOWN;
1166         mutex_unlock(&dev->intf_state_mutex);
1167         return err;
1168 }
1169
1170 void mlx5_core_event(struct mlx5_core_dev *dev, enum mlx5_dev_event event,
1171                      unsigned long param)
1172 {
1173         struct mlx5_priv *priv = &dev->priv;
1174         struct mlx5_device_context *dev_ctx;
1175         unsigned long flags;
1176
1177         spin_lock_irqsave(&priv->ctx_lock, flags);
1178
1179         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
1180                 if (dev_ctx->intf->event)
1181                         dev_ctx->intf->event(dev, dev_ctx->context, event, param);
1182
1183         spin_unlock_irqrestore(&priv->ctx_lock, flags);
1184 }
1185
1186 struct mlx5_core_event_handler {
1187         void (*event)(struct mlx5_core_dev *dev,
1188                       enum mlx5_dev_event event,
1189                       void *data);
1190 };
1191
1192
1193 static int init_one(struct pci_dev *pdev,
1194                     const struct pci_device_id *id)
1195 {
1196         struct mlx5_core_dev *dev;
1197         struct mlx5_priv *priv;
1198         int err;
1199
1200         dev = kzalloc(sizeof(*dev), GFP_KERNEL);
1201         if (!dev) {
1202                 dev_err(&pdev->dev, "kzalloc failed\n");
1203                 return -ENOMEM;
1204         }
1205         priv = &dev->priv;
1206
1207         pci_set_drvdata(pdev, dev);
1208
1209         if (prof_sel < 0 || prof_sel >= ARRAY_SIZE(profile)) {
1210                 pr_warn("selected profile out of range, selecting default (%d)\n",
1211                         MLX5_DEFAULT_PROF);
1212                 prof_sel = MLX5_DEFAULT_PROF;
1213         }
1214         dev->profile = &profile[prof_sel];
1215         dev->pdev = pdev;
1216         dev->event = mlx5_core_event;
1217
1218         INIT_LIST_HEAD(&priv->ctx_list);
1219         spin_lock_init(&priv->ctx_lock);
1220         mutex_init(&dev->pci_status_mutex);
1221         mutex_init(&dev->intf_state_mutex);
1222         err = mlx5_pci_init(dev, priv);
1223         if (err) {
1224                 dev_err(&pdev->dev, "mlx5_pci_init failed with error code %d\n", err);
1225                 goto clean_dev;
1226         }
1227
1228         err = mlx5_health_init(dev);
1229         if (err) {
1230                 dev_err(&pdev->dev, "mlx5_health_init failed with error code %d\n", err);
1231                 goto close_pci;
1232         }
1233
1234         err = mlx5_load_one(dev, priv);
1235         if (err) {
1236                 dev_err(&pdev->dev, "mlx5_load_one failed with error code %d\n", err);
1237                 goto clean_health;
1238         }
1239
1240         return 0;
1241
1242 clean_health:
1243         mlx5_health_cleanup(dev);
1244 close_pci:
1245         mlx5_pci_close(dev, priv);
1246 clean_dev:
1247         pci_set_drvdata(pdev, NULL);
1248         kfree(dev);
1249
1250         return err;
1251 }
1252
1253 static void remove_one(struct pci_dev *pdev)
1254 {
1255         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1256         struct mlx5_priv *priv = &dev->priv;
1257
1258         if (mlx5_unload_one(dev, priv)) {
1259                 dev_err(&dev->pdev->dev, "mlx5_unload_one failed\n");
1260                 mlx5_health_cleanup(dev);
1261                 return;
1262         }
1263         mlx5_health_cleanup(dev);
1264         mlx5_pci_close(dev, priv);
1265         pci_set_drvdata(pdev, NULL);
1266         kfree(dev);
1267 }
1268
1269 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1270                                               pci_channel_state_t state)
1271 {
1272         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1273         struct mlx5_priv *priv = &dev->priv;
1274
1275         dev_info(&pdev->dev, "%s was called\n", __func__);
1276         mlx5_enter_error_state(dev);
1277         mlx5_unload_one(dev, priv);
1278         mlx5_pci_disable_device(dev);
1279         return state == pci_channel_io_perm_failure ?
1280                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1281 }
1282
1283 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1284 {
1285         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1286         int err = 0;
1287
1288         dev_info(&pdev->dev, "%s was called\n", __func__);
1289
1290         err = mlx5_pci_enable_device(dev);
1291         if (err) {
1292                 dev_err(&pdev->dev, "%s: mlx5_pci_enable_device failed with error code: %d\n"
1293                         , __func__, err);
1294                 return PCI_ERS_RESULT_DISCONNECT;
1295         }
1296         pci_set_master(pdev);
1297         pci_set_power_state(pdev, PCI_D0);
1298         pci_restore_state(pdev);
1299
1300         return err ? PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_RECOVERED;
1301 }
1302
1303 void mlx5_disable_device(struct mlx5_core_dev *dev)
1304 {
1305         mlx5_pci_err_detected(dev->pdev, 0);
1306 }
1307
1308 /* wait for the device to show vital signs. For now we check
1309  * that we can read the device ID and that the health buffer
1310  * shows a non zero value which is different than 0xffffffff
1311  */
1312 static void wait_vital(struct pci_dev *pdev)
1313 {
1314         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1315         struct mlx5_core_health *health = &dev->priv.health;
1316         const int niter = 100;
1317         u32 count;
1318         u16 did;
1319         int i;
1320
1321         /* Wait for firmware to be ready after reset */
1322         msleep(1000);
1323         for (i = 0; i < niter; i++) {
1324                 if (pci_read_config_word(pdev, 2, &did)) {
1325                         dev_warn(&pdev->dev, "failed reading config word\n");
1326                         break;
1327                 }
1328                 if (did == pdev->device) {
1329                         dev_info(&pdev->dev, "device ID correctly read after %d iterations\n", i);
1330                         break;
1331                 }
1332                 msleep(50);
1333         }
1334         if (i == niter)
1335                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1336
1337         for (i = 0; i < niter; i++) {
1338                 count = ioread32be(health->health_counter);
1339                 if (count && count != 0xffffffff) {
1340                         dev_info(&pdev->dev, "Counter value 0x%x after %d iterations\n", count, i);
1341                         break;
1342                 }
1343                 msleep(50);
1344         }
1345
1346         if (i == niter)
1347                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1348 }
1349
1350 static void mlx5_pci_resume(struct pci_dev *pdev)
1351 {
1352         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1353         struct mlx5_priv *priv = &dev->priv;
1354         int err;
1355
1356         dev_info(&pdev->dev, "%s was called\n", __func__);
1357
1358         pci_save_state(pdev);
1359         wait_vital(pdev);
1360
1361         err = mlx5_load_one(dev, priv);
1362         if (err)
1363                 dev_err(&pdev->dev, "%s: mlx5_load_one failed with error code: %d\n"
1364                         , __func__, err);
1365         else
1366                 dev_info(&pdev->dev, "%s: device recovered\n", __func__);
1367 }
1368
1369 static const struct pci_error_handlers mlx5_err_handler = {
1370         .error_detected = mlx5_pci_err_detected,
1371         .slot_reset     = mlx5_pci_slot_reset,
1372         .resume         = mlx5_pci_resume
1373 };
1374
1375 static const struct pci_device_id mlx5_core_pci_table[] = {
1376         { PCI_VDEVICE(MELLANOX, 0x1011) }, /* Connect-IB */
1377         { PCI_VDEVICE(MELLANOX, 0x1012) }, /* Connect-IB VF */
1378         { PCI_VDEVICE(MELLANOX, 0x1013) }, /* ConnectX-4 */
1379         { PCI_VDEVICE(MELLANOX, 0x1014) }, /* ConnectX-4 VF */
1380         { PCI_VDEVICE(MELLANOX, 0x1015) }, /* ConnectX-4LX */
1381         { PCI_VDEVICE(MELLANOX, 0x1016) }, /* ConnectX-4LX VF */
1382         { 0, }
1383 };
1384
1385 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1386
1387 static struct pci_driver mlx5_core_driver = {
1388         .name           = DRIVER_NAME,
1389         .id_table       = mlx5_core_pci_table,
1390         .probe          = init_one,
1391         .remove         = remove_one,
1392         .err_handler    = &mlx5_err_handler
1393 };
1394
1395 static int __init init(void)
1396 {
1397         int err;
1398
1399         mlx5_register_debugfs();
1400
1401         err = pci_register_driver(&mlx5_core_driver);
1402         if (err)
1403                 goto err_debug;
1404
1405 #ifdef CONFIG_MLX5_CORE_EN
1406         mlx5e_init();
1407 #endif
1408
1409         return 0;
1410
1411 err_debug:
1412         mlx5_unregister_debugfs();
1413         return err;
1414 }
1415
1416 static void __exit cleanup(void)
1417 {
1418 #ifdef CONFIG_MLX5_CORE_EN
1419         mlx5e_cleanup();
1420 #endif
1421         pci_unregister_driver(&mlx5_core_driver);
1422         mlx5_unregister_debugfs();
1423 }
1424
1425 module_init(init);
1426 module_exit(cleanup);