drivers/mtd/nand/atmel_nand.c

   1 /*
   2  *  Copyright (C) 2003 Rick Bronson
   3  *
   4  *  Derived from drivers/mtd/nand/autcpu12.c
   5  *       Copyright (c) 2001 Thomas Gleixner (gleixner@autronix.de)
   6  *
   7  *  Derived from drivers/mtd/spia.c
   8  *       Copyright (C) 2000 Steven J. Hill (sjhill@cotw.com)
   9  *
  10  *
  11  *  Add Hardware ECC support for AT91SAM9260 / AT91SAM9263
  12  *     Richard Genoud (richard.genoud@gmail.com), Adeneo Copyright (C) 2007
  13  *
  14  *     Derived from Das U-Boot source code
  15  *              (u-boot-1.1.5/board/atmel/at91sam9263ek/nand.c)
  16  *     (C) Copyright 2006 ATMEL Rousset, Lacressonniere Nicolas
  17  *
  18  *
  19  * This program is free software; you can redistribute it and/or modify
  20  * it under the terms of the GNU General Public License version 2 as
  21  * published by the Free Software Foundation.
  22  *
  23  */
  24
  25 #include <linux/dma-mapping.h>
  26 #include <linux/slab.h>
  27 #include <linux/module.h>
  28 #include <linux/moduleparam.h>
  29 #include <linux/platform_device.h>
  30 #include <linux/of.h>
  31 #include <linux/of_device.h>
  32 #include <linux/of_gpio.h>
  33 #include <linux/of_mtd.h>
  34 #include <linux/mtd/mtd.h>
  35 #include <linux/mtd/nand.h>
  36 #include <linux/mtd/partitions.h>
  37
  38 #include <linux/dmaengine.h>
  39 #include <linux/gpio.h>
  40 #include <linux/io.h>
  41 #include <linux/platform_data/atmel.h>
  42
  43 #include <mach/cpu.h>
  44
  45 static int use_dma = 1;
  46 module_param(use_dma, int, 0);
  47
  48 static int on_flash_bbt = 0;
  49 module_param(on_flash_bbt, int, 0);
  50
  51 /* Register access macros */
  52 #define ecc_readl(add, reg)                             \
  53         __raw_readl(add + ATMEL_ECC_##reg)
  54 #define ecc_writel(add, reg, value)                     \
  55         __raw_writel((value), add + ATMEL_ECC_##reg)
  56
  57 #include "atmel_nand_ecc.h"     /* Hardware ECC registers */
  58
  59 /* oob layout for large page size
  60  * bad block info is on bytes 0 and 1
  61  * the bytes have to be consecutives to avoid
  62  * several NAND_CMD_RNDOUT during read
  63  */
  64 static struct nand_ecclayout atmel_oobinfo_large = {
  65         .eccbytes = 4,
  66         .eccpos = {60, 61, 62, 63},
  67         .oobfree = {
  68                 {2, 58}
  69         },
  70 };
  71
  72 /* oob layout for small page size
  73  * bad block info is on bytes 4 and 5
  74  * the bytes have to be consecutives to avoid
  75  * several NAND_CMD_RNDOUT during read
  76  */
  77 static struct nand_ecclayout atmel_oobinfo_small = {
  78         .eccbytes = 4,
  79         .eccpos = {0, 1, 2, 3},
  80         .oobfree = {
  81                 {6, 10}
  82         },
  83 };
  84
  85 struct atmel_nand_host {
  86         struct nand_chip        nand_chip;
  87         struct mtd_info         mtd;
  88         void __iomem            *io_base;
  89         dma_addr_t              io_phys;
  90         struct atmel_nand_data  board;
  91         struct device           *dev;
  92         void __iomem            *ecc;
  93
  94         struct completion       comp;
  95         struct dma_chan         *dma_chan;
  96 };
  97
  98 static int cpu_has_dma(void)
  99 {
 100         return cpu_is_at91sam9rl() || cpu_is_at91sam9g45();
 101 }
 102
 103 /*
 104  * Enable NAND.
 105  */
 106 static void atmel_nand_enable(struct atmel_nand_host *host)
 107 {
 108         if (gpio_is_valid(host->board.enable_pin))
 109                 gpio_set_value(host->board.enable_pin, 0);
 110 }
 111
 112 /*
 113  * Disable NAND.
 114  */
 115 static void atmel_nand_disable(struct atmel_nand_host *host)
 116 {
 117         if (gpio_is_valid(host->board.enable_pin))
 118                 gpio_set_value(host->board.enable_pin, 1);
 119 }
 120
 121 /*
 122  * Hardware specific access to control-lines
 123  */
 124 static void atmel_nand_cmd_ctrl(struct mtd_info *mtd, int cmd, unsigned int ctrl)
 125 {
 126         struct nand_chip *nand_chip = mtd->priv;
 127         struct atmel_nand_host *host = nand_chip->priv;
 128
 129         if (ctrl & NAND_CTRL_CHANGE) {
 130                 if (ctrl & NAND_NCE)
 131                         atmel_nand_enable(host);
 132                 else
 133                         atmel_nand_disable(host);
 134         }
 135         if (cmd == NAND_CMD_NONE)
 136                 return;
 137
 138         if (ctrl & NAND_CLE)
 139                 writeb(cmd, host->io_base + (1 << host->board.cle));
 140         else
 141                 writeb(cmd, host->io_base + (1 << host->board.ale));
 142 }
 143
 144 /*
 145  * Read the Device Ready pin.
 146  */
 147 static int atmel_nand_device_ready(struct mtd_info *mtd)
 148 {
 149         struct nand_chip *nand_chip = mtd->priv;
 150         struct atmel_nand_host *host = nand_chip->priv;
 151
 152         return gpio_get_value(host->board.rdy_pin) ^
 153                 !!host->board.rdy_pin_active_low;
 154 }
 155
 156 /*
 157  * Minimal-overhead PIO for data access.
 158  */
 159 static void atmel_read_buf8(struct mtd_info *mtd, u8 *buf, int len)
 160 {
 161         struct nand_chip        *nand_chip = mtd->priv;
 162
 163         __raw_readsb(nand_chip->IO_ADDR_R, buf, len);
 164 }
 165
 166 static void atmel_read_buf16(struct mtd_info *mtd, u8 *buf, int len)
 167 {
 168         struct nand_chip        *nand_chip = mtd->priv;
 169
 170         __raw_readsw(nand_chip->IO_ADDR_R, buf, len / 2);
 171 }
 172
 173 static void atmel_write_buf8(struct mtd_info *mtd, const u8 *buf, int len)
 174 {
 175         struct nand_chip        *nand_chip = mtd->priv;
 176
 177         __raw_writesb(nand_chip->IO_ADDR_W, buf, len);
 178 }
 179
 180 static void atmel_write_buf16(struct mtd_info *mtd, const u8 *buf, int len)
 181 {
 182         struct nand_chip        *nand_chip = mtd->priv;
 183
 184         __raw_writesw(nand_chip->IO_ADDR_W, buf, len / 2);
 185 }
 186
 187 static void dma_complete_func(void *completion)
 188 {
 189         complete(completion);
 190 }
 191
 192 static int atmel_nand_dma_op(struct mtd_info *mtd, void *buf, int len,
 193                                int is_read)
 194 {
 195         struct dma_device *dma_dev;
 196         enum dma_ctrl_flags flags;
 197         dma_addr_t dma_src_addr, dma_dst_addr, phys_addr;
 198         struct dma_async_tx_descriptor *tx = NULL;
 199         dma_cookie_t cookie;
 200         struct nand_chip *chip = mtd->priv;
 201         struct atmel_nand_host *host = chip->priv;
 202         void *p = buf;
 203         int err = -EIO;
 204         enum dma_data_direction dir = is_read ? DMA_FROM_DEVICE : DMA_TO_DEVICE;
 205
 206         if (buf >= high_memory)
 207                 goto err_buf;
 208
 209         dma_dev = host->dma_chan->device;
 210
 211         flags = DMA_CTRL_ACK | DMA_PREP_INTERRUPT | DMA_COMPL_SKIP_SRC_UNMAP |
 212                 DMA_COMPL_SKIP_DEST_UNMAP;
 213
 214         phys_addr = dma_map_single(dma_dev->dev, p, len, dir);
 215         if (dma_mapping_error(dma_dev->dev, phys_addr)) {
 216                 dev_err(host->dev, "Failed to dma_map_single\n");
 217                 goto err_buf;
 218         }
 219
 220         if (is_read) {
 221                 dma_src_addr = host->io_phys;
 222                 dma_dst_addr = phys_addr;
 223         } else {
 224                 dma_src_addr = phys_addr;
 225                 dma_dst_addr = host->io_phys;
 226         }
 227
 228         tx = dma_dev->device_prep_dma_memcpy(host->dma_chan, dma_dst_addr,
 229                                              dma_src_addr, len, flags);
 230         if (!tx) {
 231                 dev_err(host->dev, "Failed to prepare DMA memcpy\n");
 232                 goto err_dma;
 233         }
 234
 235         init_completion(&host->comp);
 236         tx->callback = dma_complete_func;
 237         tx->callback_param = &host->comp;
 238
 239         cookie = tx->tx_submit(tx);
 240         if (dma_submit_error(cookie)) {
 241                 dev_err(host->dev, "Failed to do DMA tx_submit\n");
 242                 goto err_dma;
 243         }
 244
 245         dma_async_issue_pending(host->dma_chan);
 246         wait_for_completion(&host->comp);
 247
 248         err = 0;
 249
 250 err_dma:
 251         dma_unmap_single(dma_dev->dev, phys_addr, len, dir);
 252 err_buf:
 253         if (err != 0)
 254                 dev_warn(host->dev, "Fall back to CPU I/O\n");
 255         return err;
 256 }
 257
 258 static void atmel_read_buf(struct mtd_info *mtd, u8 *buf, int len)
 259 {
 260         struct nand_chip *chip = mtd->priv;
 261         struct atmel_nand_host *host = chip->priv;
 262
 263         if (use_dma && len > mtd->oobsize)
 264                 /* only use DMA for bigger than oob size: better performances */
 265                 if (atmel_nand_dma_op(mtd, buf, len, 1) == 0)
 266                         return;
 267
 268         if (host->board.bus_width_16)
 269                 atmel_read_buf16(mtd, buf, len);
 270         else
 271                 atmel_read_buf8(mtd, buf, len);
 272 }
 273
 274 static void atmel_write_buf(struct mtd_info *mtd, const u8 *buf, int len)
 275 {
 276         struct nand_chip *chip = mtd->priv;
 277         struct atmel_nand_host *host = chip->priv;
 278
 279         if (use_dma && len > mtd->oobsize)
 280                 /* only use DMA for bigger than oob size: better performances */
 281                 if (atmel_nand_dma_op(mtd, (void *)buf, len, 0) == 0)
 282                         return;
 283
 284         if (host->board.bus_width_16)
 285                 atmel_write_buf16(mtd, buf, len);
 286         else
 287                 atmel_write_buf8(mtd, buf, len);
 288 }
 289
 290 /*
 291  * Calculate HW ECC
 292  *
 293  * function called after a write
 294  *
 295  * mtd:        MTD block structure
 296  * dat:        raw data (unused)
 297  * ecc_code:   buffer for ECC
 298  */
 299 static int atmel_nand_calculate(struct mtd_info *mtd,
 300                 const u_char *dat, unsigned char *ecc_code)
 301 {
 302         struct nand_chip *nand_chip = mtd->priv;
 303         struct atmel_nand_host *host = nand_chip->priv;
 304         unsigned int ecc_value;
 305
 306         /* get the first 2 ECC bytes */
 307         ecc_value = ecc_readl(host->ecc, PR);
 308
 309         ecc_code[0] = ecc_value & 0xFF;
 310         ecc_code[1] = (ecc_value >> 8) & 0xFF;
 311
 312         /* get the last 2 ECC bytes */
 313         ecc_value = ecc_readl(host->ecc, NPR) & ATMEL_ECC_NPARITY;
 314
 315         ecc_code[2] = ecc_value & 0xFF;
 316         ecc_code[3] = (ecc_value >> 8) & 0xFF;
 317
 318         return 0;
 319 }
 320
 321 /*
 322  * HW ECC read page function
 323  *
 324  * mtd:        mtd info structure
 325  * chip:       nand chip info structure
 326  * buf:        buffer to store read data
 327  */
 328 static int atmel_nand_read_page(struct mtd_info *mtd,
 329                 struct nand_chip *chip, uint8_t *buf, int page)
 330 {
 331         int eccsize = chip->ecc.size;
 332         int eccbytes = chip->ecc.bytes;
 333         uint32_t *eccpos = chip->ecc.layout->eccpos;
 334         uint8_t *p = buf;
 335         uint8_t *oob = chip->oob_poi;
 336         uint8_t *ecc_pos;
 337         int stat;
 338
 339         /*
 340          * Errata: ALE is incorrectly wired up to the ECC controller
 341          * on the AP7000, so it will include the address cycles in the
 342          * ECC calculation.
 343          *
 344          * Workaround: Reset the parity registers before reading the
 345          * actual data.
 346          */
 347         if (cpu_is_at32ap7000()) {
 348                 struct atmel_nand_host *host = chip->priv;
 349                 ecc_writel(host->ecc, CR, ATMEL_ECC_RST);
 350         }
 351
 352         /* read the page */
 353         chip->read_buf(mtd, p, eccsize);
 354
 355         /* move to ECC position if needed */
 356         if (eccpos[0] != 0) {
 357                 /* This only works on large pages
 358                  * because the ECC controller waits for
 359                  * NAND_CMD_RNDOUTSTART after the
 360                  * NAND_CMD_RNDOUT.
 361                  * anyway, for small pages, the eccpos[0] == 0
 362                  */
 363                 chip->cmdfunc(mtd, NAND_CMD_RNDOUT,
 364                                 mtd->writesize + eccpos[0], -1);
 365         }
 366
 367         /* the ECC controller needs to read the ECC just after the data */
 368         ecc_pos = oob + eccpos[0];
 369         chip->read_buf(mtd, ecc_pos, eccbytes);
 370
 371         /* check if there's an error */
 372         stat = chip->ecc.correct(mtd, p, oob, NULL);
 373
 374         if (stat < 0)
 375                 mtd->ecc_stats.failed++;
 376         else
 377                 mtd->ecc_stats.corrected += stat;
 378
 379         /* get back to oob start (end of page) */
 380         chip->cmdfunc(mtd, NAND_CMD_RNDOUT, mtd->writesize, -1);
 381
 382         /* read the oob */
 383         chip->read_buf(mtd, oob, mtd->oobsize);
 384
 385         return 0;
 386 }
 387
 388 /*
 389  * HW ECC Correction
 390  *
 391  * function called after a read
 392  *
 393  * mtd:        MTD block structure
 394  * dat:        raw data read from the chip
 395  * read_ecc:   ECC from the chip (unused)
 396  * isnull:     unused
 397  *
 398  * Detect and correct a 1 bit error for a page
 399  */
 400 static int atmel_nand_correct(struct mtd_info *mtd, u_char *dat,
 401                 u_char *read_ecc, u_char *isnull)
 402 {
 403         struct nand_chip *nand_chip = mtd->priv;
 404         struct atmel_nand_host *host = nand_chip->priv;
 405         unsigned int ecc_status;
 406         unsigned int ecc_word, ecc_bit;
 407
 408         /* get the status from the Status Register */
 409         ecc_status = ecc_readl(host->ecc, SR);
 410
 411         /* if there's no error */
 412         if (likely(!(ecc_status & ATMEL_ECC_RECERR)))
 413                 return 0;
 414
 415         /* get error bit offset (4 bits) */
 416         ecc_bit = ecc_readl(host->ecc, PR) & ATMEL_ECC_BITADDR;
 417         /* get word address (12 bits) */
 418         ecc_word = ecc_readl(host->ecc, PR) & ATMEL_ECC_WORDADDR;
 419         ecc_word >>= 4;
 420
 421         /* if there are multiple errors */
 422         if (ecc_status & ATMEL_ECC_MULERR) {
 423                 /* check if it is a freshly erased block
 424                  * (filled with 0xff) */
 425                 if ((ecc_bit == ATMEL_ECC_BITADDR)
 426                                 && (ecc_word == (ATMEL_ECC_WORDADDR >> 4))) {
 427                         /* the block has just been erased, return OK */
 428                         return 0;
 429                 }
 430                 /* it doesn't seems to be a freshly
 431                  * erased block.
 432                  * We can't correct so many errors */
 433                 dev_dbg(host->dev, "atmel_nand : multiple errors detected."
 434                                 " Unable to correct.\n");
 435                 return -EIO;
 436         }
 437
 438         /* if there's a single bit error : we can correct it */
 439         if (ecc_status & ATMEL_ECC_ECCERR) {
 440                 /* there's nothing much to do here.
 441                  * the bit error is on the ECC itself.
 442                  */
 443                 dev_dbg(host->dev, "atmel_nand : one bit error on ECC code."
 444                                 " Nothing to correct\n");
 445                 return 0;
 446         }
 447
 448         dev_dbg(host->dev, "atmel_nand : one bit error on data."
 449                         " (word offset in the page :"
 450                         " 0x%x bit offset : 0x%x)\n",
 451                         ecc_word, ecc_bit);
 452         /* correct the error */
 453         if (nand_chip->options & NAND_BUSWIDTH_16) {
 454                 /* 16 bits words */
 455                 ((unsigned short *) dat)[ecc_word] ^= (1 << ecc_bit);
 456         } else {
 457                 /* 8 bits words */
 458                 dat[ecc_word] ^= (1 << ecc_bit);
 459         }
 460         dev_dbg(host->dev, "atmel_nand : error corrected\n");
 461         return 1;
 462 }
 463
 464 /*
 465  * Enable HW ECC : unused on most chips
 466  */
 467 static void atmel_nand_hwctl(struct mtd_info *mtd, int mode)
 468 {
 469         if (cpu_is_at32ap7000()) {
 470                 struct nand_chip *nand_chip = mtd->priv;
 471                 struct atmel_nand_host *host = nand_chip->priv;
 472                 ecc_writel(host->ecc, CR, ATMEL_ECC_RST);
 473         }
 474 }
 475
 476 #if defined(CONFIG_OF)
 477 static int __devinit atmel_of_init_port(struct atmel_nand_host *host,
 478                                          struct device_node *np)
 479 {
 480         u32 val;
 481         int ecc_mode;
 482         struct atmel_nand_data *board = &host->board;
 483         enum of_gpio_flags flags;
 484
 485         if (of_property_read_u32(np, "atmel,nand-addr-offset", &val) == 0) {
 486                 if (val >= 32) {
 487                         dev_err(host->dev, "invalid addr-offset %u\n", val);
 488                         return -EINVAL;
 489                 }
 490                 board->ale = val;
 491         }
 492
 493         if (of_property_read_u32(np, "atmel,nand-cmd-offset", &val) == 0) {
 494                 if (val >= 32) {
 495                         dev_err(host->dev, "invalid cmd-offset %u\n", val);
 496                         return -EINVAL;
 497                 }
 498                 board->cle = val;
 499         }
 500
 501         ecc_mode = of_get_nand_ecc_mode(np);
 502
 503         board->ecc_mode = ecc_mode < 0 ? NAND_ECC_SOFT : ecc_mode;
 504
 505         board->on_flash_bbt = of_get_nand_on_flash_bbt(np);
 506
 507         if (of_get_nand_bus_width(np) == 16)
 508                 board->bus_width_16 = 1;
 509
 510         board->rdy_pin = of_get_gpio_flags(np, 0, &flags);
 511         board->rdy_pin_active_low = (flags == OF_GPIO_ACTIVE_LOW);
 512
 513         board->enable_pin = of_get_gpio(np, 1);
 514         board->det_pin = of_get_gpio(np, 2);
 515
 516         return 0;
 517 }
 518 #else
 519 static int __devinit atmel_of_init_port(struct atmel_nand_host *host,
 520                                          struct device_node *np)
 521 {
 522         return -EINVAL;
 523 }
 524 #endif
 525
 526 /*
 527  * Probe for the NAND device.
 528  */
 529 static int __init atmel_nand_probe(struct platform_device *pdev)
 530 {
 531         struct atmel_nand_host *host;
 532         struct mtd_info *mtd;
 533         struct nand_chip *nand_chip;
 534         struct resource *regs;
 535         struct resource *mem;
 536         struct mtd_part_parser_data ppdata = {};
 537         int res;
 538
 539         mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 540         if (!mem) {
 541                 printk(KERN_ERR "atmel_nand: can't get I/O resource mem\n");
 542                 return -ENXIO;
 543         }
 544
 545         /* Allocate memory for the device structure (and zero it) */
 546         host = kzalloc(sizeof(struct atmel_nand_host), GFP_KERNEL);
 547         if (!host) {
 548                 printk(KERN_ERR "atmel_nand: failed to allocate device structure.\n");
 549                 return -ENOMEM;
 550         }
 551
 552         host->io_phys = (dma_addr_t)mem->start;
 553
 554         host->io_base = ioremap(mem->start, resource_size(mem));
 555         if (host->io_base == NULL) {
 556                 printk(KERN_ERR "atmel_nand: ioremap failed\n");
 557                 res = -EIO;
 558                 goto err_nand_ioremap;
 559         }
 560
 561         mtd = &host->mtd;
 562         nand_chip = &host->nand_chip;
 563         host->dev = &pdev->dev;
 564         if (pdev->dev.of_node) {
 565                 res = atmel_of_init_port(host, pdev->dev.of_node);
 566                 if (res)
 567                         goto err_nand_ioremap;
 568         } else {
 569                 memcpy(&host->board, pdev->dev.platform_data,
 570                        sizeof(struct atmel_nand_data));
 571         }
 572
 573         nand_chip->priv = host;         /* link the private data structures */
 574         mtd->priv = nand_chip;
 575         mtd->owner = THIS_MODULE;
 576
 577         /* Set address of NAND IO lines */
 578         nand_chip->IO_ADDR_R = host->io_base;
 579         nand_chip->IO_ADDR_W = host->io_base;
 580         nand_chip->cmd_ctrl = atmel_nand_cmd_ctrl;
 581
 582         if (gpio_is_valid(host->board.rdy_pin))
 583                 nand_chip->dev_ready = atmel_nand_device_ready;
 584
 585         nand_chip->ecc.mode = host->board.ecc_mode;
 586
 587         regs = platform_get_resource(pdev, IORESOURCE_MEM, 1);
 588         if (!regs && nand_chip->ecc.mode == NAND_ECC_HW) {
 589                 printk(KERN_ERR "atmel_nand: can't get I/O resource "
 590                                 "regs\nFalling back on software ECC\n");
 591                 nand_chip->ecc.mode = NAND_ECC_SOFT;
 592         }
 593
 594         if (nand_chip->ecc.mode == NAND_ECC_HW) {
 595                 host->ecc = ioremap(regs->start, resource_size(regs));
 596                 if (host->ecc == NULL) {
 597                         printk(KERN_ERR "atmel_nand: ioremap failed\n");
 598                         res = -EIO;
 599                         goto err_ecc_ioremap;
 600                 }
 601                 nand_chip->ecc.calculate = atmel_nand_calculate;
 602                 nand_chip->ecc.correct = atmel_nand_correct;
 603                 nand_chip->ecc.hwctl = atmel_nand_hwctl;
 604                 nand_chip->ecc.read_page = atmel_nand_read_page;
 605                 nand_chip->ecc.bytes = 4;
 606                 nand_chip->ecc.strength = 1;
 607         }
 608
 609         nand_chip->chip_delay = 20;             /* 20us command delay time */
 610
 611         if (host->board.bus_width_16)   /* 16-bit bus width */
 612                 nand_chip->options |= NAND_BUSWIDTH_16;
 613
 614         nand_chip->read_buf = atmel_read_buf;
 615         nand_chip->write_buf = atmel_write_buf;
 616
 617         platform_set_drvdata(pdev, host);
 618         atmel_nand_enable(host);
 619
 620         if (gpio_is_valid(host->board.det_pin)) {
 621                 if (gpio_get_value(host->board.det_pin)) {
 622                         printk(KERN_INFO "No SmartMedia card inserted.\n");
 623                         res = -ENXIO;
 624                         goto err_no_card;
 625                 }
 626         }
 627
 628         if (host->board.on_flash_bbt || on_flash_bbt) {
 629                 printk(KERN_INFO "atmel_nand: Use On Flash BBT\n");
 630                 nand_chip->bbt_options |= NAND_BBT_USE_FLASH;
 631         }
 632
 633         if (!cpu_has_dma())
 634                 use_dma = 0;
 635
 636         if (use_dma) {
 637                 dma_cap_mask_t mask;
 638
 639                 dma_cap_zero(mask);
 640                 dma_cap_set(DMA_MEMCPY, mask);
 641                 host->dma_chan = dma_request_channel(mask, NULL, NULL);
 642                 if (!host->dma_chan) {
 643                         dev_err(host->dev, "Failed to request DMA channel\n");
 644                         use_dma = 0;
 645                 }
 646         }
 647         if (use_dma)
 648                 dev_info(host->dev, "Using %s for DMA transfers.\n",
 649                                         dma_chan_name(host->dma_chan));
 650         else
 651                 dev_info(host->dev, "No DMA support for NAND access.\n");
 652
 653         /* first scan to find the device and get the page size */
 654         if (nand_scan_ident(mtd, 1, NULL)) {
 655                 res = -ENXIO;
 656                 goto err_scan_ident;
 657         }
 658
 659         if (nand_chip->ecc.mode == NAND_ECC_HW) {
 660                 /* ECC is calculated for the whole page (1 step) */
 661                 nand_chip->ecc.size = mtd->writesize;
 662
 663                 /* set ECC page size and oob layout */
 664                 switch (mtd->writesize) {
 665                 case 512:
 666                         nand_chip->ecc.layout = &atmel_oobinfo_small;
 667                         ecc_writel(host->ecc, MR, ATMEL_ECC_PAGESIZE_528);
 668                         break;
 669                 case 1024:
 670                         nand_chip->ecc.layout = &atmel_oobinfo_large;
 671                         ecc_writel(host->ecc, MR, ATMEL_ECC_PAGESIZE_1056);
 672                         break;
 673                 case 2048:
 674                         nand_chip->ecc.layout = &atmel_oobinfo_large;
 675                         ecc_writel(host->ecc, MR, ATMEL_ECC_PAGESIZE_2112);
 676                         break;
 677                 case 4096:
 678                         nand_chip->ecc.layout = &atmel_oobinfo_large;
 679                         ecc_writel(host->ecc, MR, ATMEL_ECC_PAGESIZE_4224);
 680                         break;
 681                 default:
 682                         /* page size not handled by HW ECC */
 683                         /* switching back to soft ECC */
 684                         nand_chip->ecc.mode = NAND_ECC_SOFT;
 685                         nand_chip->ecc.calculate = NULL;
 686                         nand_chip->ecc.correct = NULL;
 687                         nand_chip->ecc.hwctl = NULL;
 688                         nand_chip->ecc.read_page = NULL;
 689                         nand_chip->ecc.postpad = 0;
 690                         nand_chip->ecc.prepad = 0;
 691                         nand_chip->ecc.bytes = 0;
 692                         break;
 693                 }
 694         }
 695
 696         /* second phase scan */
 697         if (nand_scan_tail(mtd)) {
 698                 res = -ENXIO;
 699                 goto err_scan_tail;
 700         }
 701
 702         mtd->name = "atmel_nand";
 703         ppdata.of_node = pdev->dev.of_node;
 704         res = mtd_device_parse_register(mtd, NULL, &ppdata,
 705                         host->board.parts, host->board.num_parts);
 706         if (!res)
 707                 return res;
 708
 709 err_scan_tail:
 710 err_scan_ident:
 711 err_no_card:
 712         atmel_nand_disable(host);
 713         platform_set_drvdata(pdev, NULL);
 714         if (host->dma_chan)
 715                 dma_release_channel(host->dma_chan);
 716         if (host->ecc)
 717                 iounmap(host->ecc);
 718 err_ecc_ioremap:
 719         iounmap(host->io_base);
 720 err_nand_ioremap:
 721         kfree(host);
 722         return res;
 723 }
 724
 725 /*
 726  * Remove a NAND device.
 727  */
 728 static int __exit atmel_nand_remove(struct platform_device *pdev)
 729 {
 730         struct atmel_nand_host *host = platform_get_drvdata(pdev);
 731         struct mtd_info *mtd = &host->mtd;
 732
 733         nand_release(mtd);
 734
 735         atmel_nand_disable(host);
 736
 737         if (host->ecc)
 738                 iounmap(host->ecc);
 739
 740         if (host->dma_chan)
 741                 dma_release_channel(host->dma_chan);
 742
 743         iounmap(host->io_base);
 744         kfree(host);
 745
 746         return 0;
 747 }
 748
 749 #if defined(CONFIG_OF)
 750 static const struct of_device_id atmel_nand_dt_ids[] = {
 751         { .compatible = "atmel,at91rm9200-nand" },
 752         { /* sentinel */ }
 753 };
 754
 755 MODULE_DEVICE_TABLE(of, atmel_nand_dt_ids);
 756 #endif
 757
 758 static struct platform_driver atmel_nand_driver = {
 759         .remove         = __exit_p(atmel_nand_remove),
 760         .driver         = {
 761                 .name   = "atmel_nand",
 762                 .owner  = THIS_MODULE,
 763                 .of_match_table = of_match_ptr(atmel_nand_dt_ids),
 764         },
 765 };
 766
 767 static int __init atmel_nand_init(void)
 768 {
 769         return platform_driver_probe(&atmel_nand_driver, atmel_nand_probe);
 770 }
 771
 772
 773 static void __exit atmel_nand_exit(void)
 774 {
 775         platform_driver_unregister(&atmel_nand_driver);
 776 }
 777
 778
 779 module_init(atmel_nand_init);
 780 module_exit(atmel_nand_exit);
 781
 782 MODULE_LICENSE("GPL");
 783 MODULE_AUTHOR("Rick Bronson");
 784 MODULE_DESCRIPTION("NAND/SmartMedia driver for AT91 / AVR32");
 785 MODULE_ALIAS("platform:atmel_nand");