drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "dri-devel@lists.sourceforge.net"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20090420"
  34
  35 #define DRIVER_MAJOR            0
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       16
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         struct ttm_object_file *tfile;
  50 };
  51
  52 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  53
  54 #include "nouveau_drm.h"
  55 #include "nouveau_reg.h"
  56 #include "nouveau_bios.h"
  57 struct nouveau_grctx;
  58
  59 #define MAX_NUM_DCB_ENTRIES 16
  60
  61 #define NOUVEAU_MAX_CHANNEL_NR 128
  62 #define NOUVEAU_MAX_TILE_NR 15
  63
  64 #define NV50_VM_MAX_VRAM (2*1024*1024*1024ULL)
  65 #define NV50_VM_BLOCK    (512*1024*1024ULL)
  66 #define NV50_VM_VRAM_NR  (NV50_VM_MAX_VRAM / NV50_VM_BLOCK)
  67
  68 struct nouveau_tile_reg {
  69         struct nouveau_fence *fence;
  70         uint32_t addr;
  71         uint32_t size;
  72         bool used;
  73 };
  74
  75 struct nouveau_bo {
  76         struct ttm_buffer_object bo;
  77         struct ttm_placement placement;
  78         u32 placements[3];
  79         u32 busy_placements[3];
  80         struct ttm_bo_kmap_obj kmap;
  81         struct list_head head;
  82
  83         /* protected by ttm_bo_reserve() */
  84         struct drm_file *reserved_by;
  85         struct list_head entry;
  86         int pbbo_index;
  87         bool validate_mapped;
  88
  89         struct nouveau_channel *channel;
  90
  91         bool mappable;
  92         bool no_vm;
  93
  94         uint32_t tile_mode;
  95         uint32_t tile_flags;
  96         struct nouveau_tile_reg *tile;
  97
  98         struct drm_gem_object *gem;
  99         struct drm_file *cpu_filp;
 100         int pin_refcnt;
 101 };
 102
 103 static inline struct nouveau_bo *
 104 nouveau_bo(struct ttm_buffer_object *bo)
 105 {
 106         return container_of(bo, struct nouveau_bo, bo);
 107 }
 108
 109 static inline struct nouveau_bo *
 110 nouveau_gem_object(struct drm_gem_object *gem)
 111 {
 112         return gem ? gem->driver_private : NULL;
 113 }
 114
 115 /* TODO: submit equivalent to TTM generic API upstream? */
 116 static inline void __iomem *
 117 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 118 {
 119         bool is_iomem;
 120         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 121                                                 &nvbo->kmap, &is_iomem);
 122         WARN_ON_ONCE(ioptr && !is_iomem);
 123         return ioptr;
 124 }
 125
 126 enum nouveau_flags {
 127         NV_NFORCE   = 0x10000000,
 128         NV_NFORCE2  = 0x20000000
 129 };
 130
 131 #define NVOBJ_ENGINE_SW         0
 132 #define NVOBJ_ENGINE_GR         1
 133 #define NVOBJ_ENGINE_DISPLAY    2
 134 #define NVOBJ_ENGINE_INT        0xdeadbeef
 135
 136 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 137 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 138 struct nouveau_gpuobj {
 139         struct drm_device *dev;
 140         struct kref refcount;
 141         struct list_head list;
 142
 143         struct drm_mm_node *im_pramin;
 144         struct nouveau_bo *im_backing;
 145         uint32_t *im_backing_suspend;
 146         int im_bound;
 147
 148         uint32_t flags;
 149
 150         u32 size;
 151         u32 pinst;
 152         u32 cinst;
 153         u64 vinst;
 154
 155         uint32_t engine;
 156         uint32_t class;
 157
 158         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 159         void *priv;
 160 };
 161
 162 struct nouveau_channel {
 163         struct drm_device *dev;
 164         int id;
 165
 166         /* owner of this fifo */
 167         struct drm_file *file_priv;
 168         /* mapping of the fifo itself */
 169         struct drm_local_map *map;
 170
 171         /* mapping of the regs controling the fifo */
 172         void __iomem *user;
 173         uint32_t user_get;
 174         uint32_t user_put;
 175
 176         /* Fencing */
 177         struct {
 178                 /* lock protects the pending list only */
 179                 spinlock_t lock;
 180                 struct list_head pending;
 181                 uint32_t sequence;
 182                 uint32_t sequence_ack;
 183                 atomic_t last_sequence_irq;
 184         } fence;
 185
 186         /* DMA push buffer */
 187         struct nouveau_gpuobj *pushbuf;
 188         struct nouveau_bo     *pushbuf_bo;
 189         uint32_t               pushbuf_base;
 190
 191         /* Notifier memory */
 192         struct nouveau_bo *notifier_bo;
 193         struct drm_mm notifier_heap;
 194
 195         /* PFIFO context */
 196         struct nouveau_gpuobj *ramfc;
 197         struct nouveau_gpuobj *cache;
 198
 199         /* PGRAPH context */
 200         /* XXX may be merge 2 pointers as private data ??? */
 201         struct nouveau_gpuobj *ramin_grctx;
 202         void *pgraph_ctx;
 203
 204         /* NV50 VM */
 205         struct nouveau_gpuobj *vm_pd;
 206         struct nouveau_gpuobj *vm_gart_pt;
 207         struct nouveau_gpuobj *vm_vram_pt[NV50_VM_VRAM_NR];
 208
 209         /* Objects */
 210         struct nouveau_gpuobj *ramin; /* Private instmem */
 211         struct drm_mm          ramin_heap; /* Private PRAMIN heap */
 212         struct nouveau_ramht  *ramht; /* Hash table */
 213
 214         /* GPU object info for stuff used in-kernel (mm_enabled) */
 215         uint32_t m2mf_ntfy;
 216         uint32_t vram_handle;
 217         uint32_t gart_handle;
 218         bool accel_done;
 219
 220         /* Push buffer state (only for drm's channel on !mm_enabled) */
 221         struct {
 222                 int max;
 223                 int free;
 224                 int cur;
 225                 int put;
 226                 /* access via pushbuf_bo */
 227
 228                 int ib_base;
 229                 int ib_max;
 230                 int ib_free;
 231                 int ib_put;
 232         } dma;
 233
 234         uint32_t sw_subchannel[8];
 235
 236         struct {
 237                 struct nouveau_gpuobj *vblsem;
 238                 uint32_t vblsem_offset;
 239                 uint32_t vblsem_rval;
 240                 struct list_head vbl_wait;
 241         } nvsw;
 242
 243         struct {
 244                 bool active;
 245                 char name[32];
 246                 struct drm_info_list info;
 247         } debugfs;
 248 };
 249
 250 struct nouveau_instmem_engine {
 251         void    *priv;
 252
 253         int     (*init)(struct drm_device *dev);
 254         void    (*takedown)(struct drm_device *dev);
 255         int     (*suspend)(struct drm_device *dev);
 256         void    (*resume)(struct drm_device *dev);
 257
 258         int     (*populate)(struct drm_device *, struct nouveau_gpuobj *,
 259                             uint32_t *size);
 260         void    (*clear)(struct drm_device *, struct nouveau_gpuobj *);
 261         int     (*bind)(struct drm_device *, struct nouveau_gpuobj *);
 262         int     (*unbind)(struct drm_device *, struct nouveau_gpuobj *);
 263         void    (*flush)(struct drm_device *);
 264 };
 265
 266 struct nouveau_mc_engine {
 267         int  (*init)(struct drm_device *dev);
 268         void (*takedown)(struct drm_device *dev);
 269 };
 270
 271 struct nouveau_timer_engine {
 272         int      (*init)(struct drm_device *dev);
 273         void     (*takedown)(struct drm_device *dev);
 274         uint64_t (*read)(struct drm_device *dev);
 275 };
 276
 277 struct nouveau_fb_engine {
 278         int num_tiles;
 279
 280         int  (*init)(struct drm_device *dev);
 281         void (*takedown)(struct drm_device *dev);
 282
 283         void (*set_region_tiling)(struct drm_device *dev, int i, uint32_t addr,
 284                                  uint32_t size, uint32_t pitch);
 285 };
 286
 287 struct nouveau_fifo_engine {
 288         int  channels;
 289
 290         struct nouveau_gpuobj *playlist[2];
 291         int cur_playlist;
 292
 293         int  (*init)(struct drm_device *);
 294         void (*takedown)(struct drm_device *);
 295
 296         void (*disable)(struct drm_device *);
 297         void (*enable)(struct drm_device *);
 298         bool (*reassign)(struct drm_device *, bool enable);
 299         bool (*cache_pull)(struct drm_device *dev, bool enable);
 300
 301         int  (*channel_id)(struct drm_device *);
 302
 303         int  (*create_context)(struct nouveau_channel *);
 304         void (*destroy_context)(struct nouveau_channel *);
 305         int  (*load_context)(struct nouveau_channel *);
 306         int  (*unload_context)(struct drm_device *);
 307 };
 308
 309 struct nouveau_pgraph_object_method {
 310         int id;
 311         int (*exec)(struct nouveau_channel *chan, int grclass, int mthd,
 312                       uint32_t data);
 313 };
 314
 315 struct nouveau_pgraph_object_class {
 316         int id;
 317         bool software;
 318         struct nouveau_pgraph_object_method *methods;
 319 };
 320
 321 struct nouveau_pgraph_engine {
 322         struct nouveau_pgraph_object_class *grclass;
 323         bool accel_blocked;
 324         int grctx_size;
 325
 326         /* NV2x/NV3x context table (0x400780) */
 327         struct nouveau_gpuobj *ctx_table;
 328
 329         int  (*init)(struct drm_device *);
 330         void (*takedown)(struct drm_device *);
 331
 332         void (*fifo_access)(struct drm_device *, bool);
 333
 334         struct nouveau_channel *(*channel)(struct drm_device *);
 335         int  (*create_context)(struct nouveau_channel *);
 336         void (*destroy_context)(struct nouveau_channel *);
 337         int  (*load_context)(struct nouveau_channel *);
 338         int  (*unload_context)(struct drm_device *);
 339
 340         void (*set_region_tiling)(struct drm_device *dev, int i, uint32_t addr,
 341                                   uint32_t size, uint32_t pitch);
 342 };
 343
 344 struct nouveau_display_engine {
 345         int (*early_init)(struct drm_device *);
 346         void (*late_takedown)(struct drm_device *);
 347         int (*create)(struct drm_device *);
 348         int (*init)(struct drm_device *);
 349         void (*destroy)(struct drm_device *);
 350 };
 351
 352 struct nouveau_gpio_engine {
 353         int  (*init)(struct drm_device *);
 354         void (*takedown)(struct drm_device *);
 355
 356         int  (*get)(struct drm_device *, enum dcb_gpio_tag);
 357         int  (*set)(struct drm_device *, enum dcb_gpio_tag, int state);
 358
 359         void (*irq_enable)(struct drm_device *, enum dcb_gpio_tag, bool on);
 360 };
 361
 362 struct nouveau_pm_voltage_level {
 363         u8 voltage;
 364         u8 vid;
 365 };
 366
 367 struct nouveau_pm_voltage {
 368         bool supported;
 369         u8 vid_mask;
 370
 371         struct nouveau_pm_voltage_level *level;
 372         int nr_level;
 373 };
 374
 375 #define NOUVEAU_PM_MAX_LEVEL 8
 376 struct nouveau_pm_level {
 377         struct device_attribute dev_attr;
 378         char name[32];
 379         int id;
 380
 381         u32 core;
 382         u32 memory;
 383         u32 shader;
 384         u32 unk05;
 385
 386         u8 voltage;
 387         u8 fanspeed;
 388 };
 389
 390 struct nouveau_pm_engine {
 391         struct nouveau_pm_voltage voltage;
 392         struct nouveau_pm_level perflvl[NOUVEAU_PM_MAX_LEVEL];
 393         int nr_perflvl;
 394
 395         struct nouveau_pm_level boot;
 396         struct nouveau_pm_level *cur;
 397
 398         int (*clock_get)(struct drm_device *, u32 id);
 399         void *(*clock_pre)(struct drm_device *, u32 id, int khz);
 400         void (*clock_set)(struct drm_device *, void *);
 401         int (*voltage_get)(struct drm_device *);
 402         int (*voltage_set)(struct drm_device *, int voltage);
 403         int (*fanspeed_get)(struct drm_device *);
 404         int (*fanspeed_set)(struct drm_device *, int fanspeed);
 405 };
 406
 407 struct nouveau_engine {
 408         struct nouveau_instmem_engine instmem;
 409         struct nouveau_mc_engine      mc;
 410         struct nouveau_timer_engine   timer;
 411         struct nouveau_fb_engine      fb;
 412         struct nouveau_pgraph_engine  graph;
 413         struct nouveau_fifo_engine    fifo;
 414         struct nouveau_display_engine display;
 415         struct nouveau_gpio_engine    gpio;
 416         struct nouveau_pm_engine      pm;
 417 };
 418
 419 struct nouveau_pll_vals {
 420         union {
 421                 struct {
 422 #ifdef __BIG_ENDIAN
 423                         uint8_t N1, M1, N2, M2;
 424 #else
 425                         uint8_t M1, N1, M2, N2;
 426 #endif
 427                 };
 428                 struct {
 429                         uint16_t NM1, NM2;
 430                 } __attribute__((packed));
 431         };
 432         int log2P;
 433
 434         int refclk;
 435 };
 436
 437 enum nv04_fp_display_regs {
 438         FP_DISPLAY_END,
 439         FP_TOTAL,
 440         FP_CRTC,
 441         FP_SYNC_START,
 442         FP_SYNC_END,
 443         FP_VALID_START,
 444         FP_VALID_END
 445 };
 446
 447 struct nv04_crtc_reg {
 448         unsigned char MiscOutReg;     /* */
 449         uint8_t CRTC[0xa0];
 450         uint8_t CR58[0x10];
 451         uint8_t Sequencer[5];
 452         uint8_t Graphics[9];
 453         uint8_t Attribute[21];
 454         unsigned char DAC[768];       /* Internal Colorlookuptable */
 455
 456         /* PCRTC regs */
 457         uint32_t fb_start;
 458         uint32_t crtc_cfg;
 459         uint32_t cursor_cfg;
 460         uint32_t gpio_ext;
 461         uint32_t crtc_830;
 462         uint32_t crtc_834;
 463         uint32_t crtc_850;
 464         uint32_t crtc_eng_ctrl;
 465
 466         /* PRAMDAC regs */
 467         uint32_t nv10_cursync;
 468         struct nouveau_pll_vals pllvals;
 469         uint32_t ramdac_gen_ctrl;
 470         uint32_t ramdac_630;
 471         uint32_t ramdac_634;
 472         uint32_t tv_setup;
 473         uint32_t tv_vtotal;
 474         uint32_t tv_vskew;
 475         uint32_t tv_vsync_delay;
 476         uint32_t tv_htotal;
 477         uint32_t tv_hskew;
 478         uint32_t tv_hsync_delay;
 479         uint32_t tv_hsync_delay2;
 480         uint32_t fp_horiz_regs[7];
 481         uint32_t fp_vert_regs[7];
 482         uint32_t dither;
 483         uint32_t fp_control;
 484         uint32_t dither_regs[6];
 485         uint32_t fp_debug_0;
 486         uint32_t fp_debug_1;
 487         uint32_t fp_debug_2;
 488         uint32_t fp_margin_color;
 489         uint32_t ramdac_8c0;
 490         uint32_t ramdac_a20;
 491         uint32_t ramdac_a24;
 492         uint32_t ramdac_a34;
 493         uint32_t ctv_regs[38];
 494 };
 495
 496 struct nv04_output_reg {
 497         uint32_t output;
 498         int head;
 499 };
 500
 501 struct nv04_mode_state {
 502         uint32_t bpp;
 503         uint32_t width;
 504         uint32_t height;
 505         uint32_t interlace;
 506         uint32_t repaint0;
 507         uint32_t repaint1;
 508         uint32_t screen;
 509         uint32_t scale;
 510         uint32_t dither;
 511         uint32_t extra;
 512         uint32_t fifo;
 513         uint32_t pixel;
 514         uint32_t horiz;
 515         int arbitration0;
 516         int arbitration1;
 517         uint32_t pll;
 518         uint32_t pllB;
 519         uint32_t vpll;
 520         uint32_t vpll2;
 521         uint32_t vpllB;
 522         uint32_t vpll2B;
 523         uint32_t pllsel;
 524         uint32_t sel_clk;
 525         uint32_t general;
 526         uint32_t crtcOwner;
 527         uint32_t head;
 528         uint32_t head2;
 529         uint32_t cursorConfig;
 530         uint32_t cursor0;
 531         uint32_t cursor1;
 532         uint32_t cursor2;
 533         uint32_t timingH;
 534         uint32_t timingV;
 535         uint32_t displayV;
 536         uint32_t crtcSync;
 537
 538         struct nv04_crtc_reg crtc_reg[2];
 539 };
 540
 541 enum nouveau_card_type {
 542         NV_04      = 0x00,
 543         NV_10      = 0x10,
 544         NV_20      = 0x20,
 545         NV_30      = 0x30,
 546         NV_40      = 0x40,
 547         NV_50      = 0x50,
 548         NV_C0      = 0xc0,
 549 };
 550
 551 struct drm_nouveau_private {
 552         struct drm_device *dev;
 553
 554         /* the card type, takes NV_* as values */
 555         enum nouveau_card_type card_type;
 556         /* exact chipset, derived from NV_PMC_BOOT_0 */
 557         int chipset;
 558         int flags;
 559
 560         void __iomem *mmio;
 561
 562         spinlock_t ramin_lock;
 563         void __iomem *ramin;
 564         u32 ramin_size;
 565         u32 ramin_base;
 566         bool ramin_available;
 567         struct drm_mm ramin_heap;
 568         struct list_head gpuobj_list;
 569
 570         struct nouveau_bo *vga_ram;
 571
 572         struct workqueue_struct *wq;
 573         struct work_struct irq_work;
 574         struct work_struct hpd_work;
 575
 576         struct list_head vbl_waiting;
 577
 578         struct {
 579                 struct drm_global_reference mem_global_ref;
 580                 struct ttm_bo_global_ref bo_global_ref;
 581                 struct ttm_bo_device bdev;
 582                 atomic_t validate_sequence;
 583         } ttm;
 584
 585         int fifo_alloc_count;
 586         struct nouveau_channel *fifos[NOUVEAU_MAX_CHANNEL_NR];
 587
 588         struct nouveau_engine engine;
 589         struct nouveau_channel *channel;
 590
 591         /* For PFIFO and PGRAPH. */
 592         spinlock_t context_switch_lock;
 593
 594         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 595         struct nouveau_ramht  *ramht;
 596         struct nouveau_gpuobj *ramfc;
 597         struct nouveau_gpuobj *ramro;
 598
 599         uint32_t ramin_rsvd_vram;
 600
 601         struct {
 602                 enum {
 603                         NOUVEAU_GART_NONE = 0,
 604                         NOUVEAU_GART_AGP,
 605                         NOUVEAU_GART_SGDMA
 606                 } type;
 607                 uint64_t aper_base;
 608                 uint64_t aper_size;
 609                 uint64_t aper_free;
 610
 611                 struct nouveau_gpuobj *sg_ctxdma;
 612                 struct page *sg_dummy_page;
 613                 dma_addr_t sg_dummy_bus;
 614         } gart_info;
 615
 616         /* nv10-nv40 tiling regions */
 617         struct nouveau_tile_reg tile[NOUVEAU_MAX_TILE_NR];
 618
 619         /* VRAM/fb configuration */
 620         uint64_t vram_size;
 621         uint64_t vram_sys_base;
 622         u32 vram_rblock_size;
 623
 624         uint64_t fb_phys;
 625         uint64_t fb_available_size;
 626         uint64_t fb_mappable_pages;
 627         uint64_t fb_aper_free;
 628         int fb_mtrr;
 629
 630         /* G8x/G9x virtual address space */
 631         uint64_t vm_gart_base;
 632         uint64_t vm_gart_size;
 633         uint64_t vm_vram_base;
 634         uint64_t vm_vram_size;
 635         uint64_t vm_end;
 636         struct nouveau_gpuobj *vm_vram_pt[NV50_VM_VRAM_NR];
 637         int vm_vram_pt_nr;
 638
 639         struct nvbios vbios;
 640
 641         struct nv04_mode_state mode_reg;
 642         struct nv04_mode_state saved_reg;
 643         uint32_t saved_vga_font[4][16384];
 644         uint32_t crtc_owner;
 645         uint32_t dac_users[4];
 646
 647         struct nouveau_suspend_resume {
 648                 uint32_t *ramin_copy;
 649         } susres;
 650
 651         struct backlight_device *backlight;
 652
 653         struct nouveau_channel *evo;
 654         struct {
 655                 struct dcb_entry *dcb;
 656                 u16 script;
 657                 u32 pclk;
 658         } evo_irq;
 659
 660         struct {
 661                 struct dentry *channel_root;
 662         } debugfs;
 663
 664         struct nouveau_fbdev *nfbdev;
 665         struct apertures_struct *apertures;
 666 };
 667
 668 static inline struct drm_nouveau_private *
 669 nouveau_bdev(struct ttm_bo_device *bd)
 670 {
 671         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 672 }
 673
 674 static inline int
 675 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 676 {
 677         struct nouveau_bo *prev;
 678
 679         if (!pnvbo)
 680                 return -EINVAL;
 681         prev = *pnvbo;
 682
 683         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 684         if (prev) {
 685                 struct ttm_buffer_object *bo = &prev->bo;
 686
 687                 ttm_bo_unref(&bo);
 688         }
 689
 690         return 0;
 691 }
 692
 693 #define NOUVEAU_GET_USER_CHANNEL_WITH_RETURN(id, cl, ch) do {    \
 694         struct drm_nouveau_private *nv = dev->dev_private;       \
 695         if (!nouveau_channel_owner(dev, (cl), (id))) {           \
 696                 NV_ERROR(dev, "pid %d doesn't own channel %d\n", \
 697                          DRM_CURRENTPID, (id));                  \
 698                 return -EPERM;                                   \
 699         }                                                        \
 700         (ch) = nv->fifos[(id)];                                  \
 701 } while (0)
 702
 703 /* nouveau_drv.c */
 704 extern int nouveau_agpmode;
 705 extern int nouveau_duallink;
 706 extern int nouveau_uscript_lvds;
 707 extern int nouveau_uscript_tmds;
 708 extern int nouveau_vram_pushbuf;
 709 extern int nouveau_vram_notify;
 710 extern int nouveau_fbpercrtc;
 711 extern int nouveau_tv_disable;
 712 extern char *nouveau_tv_norm;
 713 extern int nouveau_reg_debug;
 714 extern char *nouveau_vbios;
 715 extern int nouveau_ignorelid;
 716 extern int nouveau_nofbaccel;
 717 extern int nouveau_noaccel;
 718 extern int nouveau_override_conntype;
 719 extern char *nouveau_perflvl;
 720 extern int nouveau_perflvl_wr;
 721
 722 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 723 extern int nouveau_pci_resume(struct pci_dev *pdev);
 724
 725 /* nouveau_state.c */
 726 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 727 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 728 extern int  nouveau_firstopen(struct drm_device *);
 729 extern void nouveau_lastclose(struct drm_device *);
 730 extern int  nouveau_unload(struct drm_device *);
 731 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 732                                    struct drm_file *);
 733 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 734                                    struct drm_file *);
 735 extern bool nouveau_wait_until(struct drm_device *, uint64_t timeout,
 736                                uint32_t reg, uint32_t mask, uint32_t val);
 737 extern bool nouveau_wait_for_idle(struct drm_device *);
 738 extern int  nouveau_card_init(struct drm_device *);
 739
 740 /* nouveau_mem.c */
 741 extern int  nouveau_mem_vram_init(struct drm_device *);
 742 extern void nouveau_mem_vram_fini(struct drm_device *);
 743 extern int  nouveau_mem_gart_init(struct drm_device *);
 744 extern void nouveau_mem_gart_fini(struct drm_device *);
 745 extern int  nouveau_mem_init_agp(struct drm_device *);
 746 extern int  nouveau_mem_reset_agp(struct drm_device *);
 747 extern void nouveau_mem_close(struct drm_device *);
 748 extern struct nouveau_tile_reg *nv10_mem_set_tiling(struct drm_device *dev,
 749                                                     uint32_t addr,
 750                                                     uint32_t size,
 751                                                     uint32_t pitch);
 752 extern void nv10_mem_expire_tiling(struct drm_device *dev,
 753                                    struct nouveau_tile_reg *tile,
 754                                    struct nouveau_fence *fence);
 755 extern int  nv50_mem_vm_bind_linear(struct drm_device *, uint64_t virt,
 756                                     uint32_t size, uint32_t flags,
 757                                     uint64_t phys);
 758 extern void nv50_mem_vm_unbind(struct drm_device *, uint64_t virt,
 759                                uint32_t size);
 760
 761 /* nouveau_notifier.c */
 762 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 763 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 764 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 765                                    int cout, uint32_t *offset);
 766 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 767 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 768                                          struct drm_file *);
 769 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 770                                         struct drm_file *);
 771
 772 /* nouveau_channel.c */
 773 extern struct drm_ioctl_desc nouveau_ioctls[];
 774 extern int nouveau_max_ioctl;
 775 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 776 extern int  nouveau_channel_owner(struct drm_device *, struct drm_file *,
 777                                   int channel);
 778 extern int  nouveau_channel_alloc(struct drm_device *dev,
 779                                   struct nouveau_channel **chan,
 780                                   struct drm_file *file_priv,
 781                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 782 extern void nouveau_channel_free(struct nouveau_channel *);
 783
 784 /* nouveau_object.c */
 785 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 786 extern int  nouveau_gpuobj_init(struct drm_device *);
 787 extern void nouveau_gpuobj_takedown(struct drm_device *);
 788 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
 789 extern void nouveau_gpuobj_suspend_cleanup(struct drm_device *dev);
 790 extern void nouveau_gpuobj_resume(struct drm_device *dev);
 791 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
 792                                        uint32_t vram_h, uint32_t tt_h);
 793 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
 794 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
 795                               uint32_t size, int align, uint32_t flags,
 796                               struct nouveau_gpuobj **);
 797 extern void nouveau_gpuobj_ref(struct nouveau_gpuobj *,
 798                                struct nouveau_gpuobj **);
 799 extern int nouveau_gpuobj_new_fake(struct drm_device *, u32 pinst, u64 vinst,
 800                                    u32 size, u32 flags,
 801                                    struct nouveau_gpuobj **);
 802 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
 803                                   uint64_t offset, uint64_t size, int access,
 804                                   int target, struct nouveau_gpuobj **);
 805 extern int nouveau_gpuobj_gart_dma_new(struct nouveau_channel *,
 806                                        uint64_t offset, uint64_t size,
 807                                        int access, struct nouveau_gpuobj **,
 808                                        uint32_t *o_ret);
 809 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, int class,
 810                                  struct nouveau_gpuobj **);
 811 extern int nouveau_gpuobj_sw_new(struct nouveau_channel *, int class,
 812                                  struct nouveau_gpuobj **);
 813 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
 814                                      struct drm_file *);
 815 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
 816                                      struct drm_file *);
 817
 818 /* nouveau_irq.c */
 819 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
 820 extern void        nouveau_irq_preinstall(struct drm_device *);
 821 extern int         nouveau_irq_postinstall(struct drm_device *);
 822 extern void        nouveau_irq_uninstall(struct drm_device *);
 823
 824 /* nouveau_sgdma.c */
 825 extern int nouveau_sgdma_init(struct drm_device *);
 826 extern void nouveau_sgdma_takedown(struct drm_device *);
 827 extern int nouveau_sgdma_get_page(struct drm_device *, uint32_t offset,
 828                                   uint32_t *page);
 829 extern struct ttm_backend *nouveau_sgdma_init_ttm(struct drm_device *);
 830
 831 /* nouveau_debugfs.c */
 832 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
 833 extern int  nouveau_debugfs_init(struct drm_minor *);
 834 extern void nouveau_debugfs_takedown(struct drm_minor *);
 835 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
 836 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
 837 #else
 838 static inline int
 839 nouveau_debugfs_init(struct drm_minor *minor)
 840 {
 841         return 0;
 842 }
 843
 844 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
 845 {
 846 }
 847
 848 static inline int
 849 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
 850 {
 851         return 0;
 852 }
 853
 854 static inline void
 855 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
 856 {
 857 }
 858 #endif
 859
 860 /* nouveau_dma.c */
 861 extern void nouveau_dma_pre_init(struct nouveau_channel *);
 862 extern int  nouveau_dma_init(struct nouveau_channel *);
 863 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
 864
 865 /* nouveau_acpi.c */
 866 #define ROM_BIOS_PAGE 4096
 867 #if defined(CONFIG_ACPI)
 868 void nouveau_register_dsm_handler(void);
 869 void nouveau_unregister_dsm_handler(void);
 870 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
 871 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
 872 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
 873 #else
 874 static inline void nouveau_register_dsm_handler(void) {}
 875 static inline void nouveau_unregister_dsm_handler(void) {}
 876 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
 877 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
 878 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
 879 #endif
 880
 881 /* nouveau_backlight.c */
 882 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
 883 extern int nouveau_backlight_init(struct drm_device *);
 884 extern void nouveau_backlight_exit(struct drm_device *);
 885 #else
 886 static inline int nouveau_backlight_init(struct drm_device *dev)
 887 {
 888         return 0;
 889 }
 890
 891 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
 892 #endif
 893
 894 /* nouveau_bios.c */
 895 extern int nouveau_bios_init(struct drm_device *);
 896 extern void nouveau_bios_takedown(struct drm_device *dev);
 897 extern int nouveau_run_vbios_init(struct drm_device *);
 898 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
 899                                         struct dcb_entry *);
 900 extern struct dcb_gpio_entry *nouveau_bios_gpio_entry(struct drm_device *,
 901                                                       enum dcb_gpio_tag);
 902 extern struct dcb_connector_table_entry *
 903 nouveau_bios_connector_entry(struct drm_device *, int index);
 904 extern u32 get_pll_register(struct drm_device *, enum pll_types);
 905 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
 906                           struct pll_lims *);
 907 extern int nouveau_bios_run_display_table(struct drm_device *,
 908                                           struct dcb_entry *,
 909                                           uint32_t script, int pxclk);
 910 extern void *nouveau_bios_dp_table(struct drm_device *, struct dcb_entry *,
 911                                    int *length);
 912 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
 913 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
 914 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
 915                                          bool *dl, bool *if_is_24bit);
 916 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
 917                           int head, int pxclk);
 918 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
 919                             enum LVDS_script, int pxclk);
 920
 921 /* nouveau_ttm.c */
 922 int nouveau_ttm_global_init(struct drm_nouveau_private *);
 923 void nouveau_ttm_global_release(struct drm_nouveau_private *);
 924 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
 925
 926 /* nouveau_dp.c */
 927 int nouveau_dp_auxch(struct nouveau_i2c_chan *auxch, int cmd, int addr,
 928                      uint8_t *data, int data_nr);
 929 bool nouveau_dp_detect(struct drm_encoder *);
 930 bool nouveau_dp_link_train(struct drm_encoder *);
 931
 932 /* nv04_fb.c */
 933 extern int  nv04_fb_init(struct drm_device *);
 934 extern void nv04_fb_takedown(struct drm_device *);
 935
 936 /* nv10_fb.c */
 937 extern int  nv10_fb_init(struct drm_device *);
 938 extern void nv10_fb_takedown(struct drm_device *);
 939 extern void nv10_fb_set_region_tiling(struct drm_device *, int, uint32_t,
 940                                       uint32_t, uint32_t);
 941
 942 /* nv30_fb.c */
 943 extern int  nv30_fb_init(struct drm_device *);
 944 extern void nv30_fb_takedown(struct drm_device *);
 945
 946 /* nv40_fb.c */
 947 extern int  nv40_fb_init(struct drm_device *);
 948 extern void nv40_fb_takedown(struct drm_device *);
 949 extern void nv40_fb_set_region_tiling(struct drm_device *, int, uint32_t,
 950                                       uint32_t, uint32_t);
 951 /* nv50_fb.c */
 952 extern int  nv50_fb_init(struct drm_device *);
 953 extern void nv50_fb_takedown(struct drm_device *);
 954 extern void nv50_fb_vm_trap(struct drm_device *, int display, const char *);
 955
 956 /* nvc0_fb.c */
 957 extern int  nvc0_fb_init(struct drm_device *);
 958 extern void nvc0_fb_takedown(struct drm_device *);
 959
 960 /* nv04_fifo.c */
 961 extern int  nv04_fifo_init(struct drm_device *);
 962 extern void nv04_fifo_disable(struct drm_device *);
 963 extern void nv04_fifo_enable(struct drm_device *);
 964 extern bool nv04_fifo_reassign(struct drm_device *, bool);
 965 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
 966 extern int  nv04_fifo_channel_id(struct drm_device *);
 967 extern int  nv04_fifo_create_context(struct nouveau_channel *);
 968 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
 969 extern int  nv04_fifo_load_context(struct nouveau_channel *);
 970 extern int  nv04_fifo_unload_context(struct drm_device *);
 971
 972 /* nv10_fifo.c */
 973 extern int  nv10_fifo_init(struct drm_device *);
 974 extern int  nv10_fifo_channel_id(struct drm_device *);
 975 extern int  nv10_fifo_create_context(struct nouveau_channel *);
 976 extern void nv10_fifo_destroy_context(struct nouveau_channel *);
 977 extern int  nv10_fifo_load_context(struct nouveau_channel *);
 978 extern int  nv10_fifo_unload_context(struct drm_device *);
 979
 980 /* nv40_fifo.c */
 981 extern int  nv40_fifo_init(struct drm_device *);
 982 extern int  nv40_fifo_create_context(struct nouveau_channel *);
 983 extern void nv40_fifo_destroy_context(struct nouveau_channel *);
 984 extern int  nv40_fifo_load_context(struct nouveau_channel *);
 985 extern int  nv40_fifo_unload_context(struct drm_device *);
 986
 987 /* nv50_fifo.c */
 988 extern int  nv50_fifo_init(struct drm_device *);
 989 extern void nv50_fifo_takedown(struct drm_device *);
 990 extern int  nv50_fifo_channel_id(struct drm_device *);
 991 extern int  nv50_fifo_create_context(struct nouveau_channel *);
 992 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
 993 extern int  nv50_fifo_load_context(struct nouveau_channel *);
 994 extern int  nv50_fifo_unload_context(struct drm_device *);
 995
 996 /* nvc0_fifo.c */
 997 extern int  nvc0_fifo_init(struct drm_device *);
 998 extern void nvc0_fifo_takedown(struct drm_device *);
 999 extern void nvc0_fifo_disable(struct drm_device *);
1000 extern void nvc0_fifo_enable(struct drm_device *);
1001 extern bool nvc0_fifo_reassign(struct drm_device *, bool);
1002 extern bool nvc0_fifo_cache_pull(struct drm_device *, bool);
1003 extern int  nvc0_fifo_channel_id(struct drm_device *);
1004 extern int  nvc0_fifo_create_context(struct nouveau_channel *);
1005 extern void nvc0_fifo_destroy_context(struct nouveau_channel *);
1006 extern int  nvc0_fifo_load_context(struct nouveau_channel *);
1007 extern int  nvc0_fifo_unload_context(struct drm_device *);
1008
1009 /* nv04_graph.c */
1010 extern struct nouveau_pgraph_object_class nv04_graph_grclass[];
1011 extern int  nv04_graph_init(struct drm_device *);
1012 extern void nv04_graph_takedown(struct drm_device *);
1013 extern void nv04_graph_fifo_access(struct drm_device *, bool);
1014 extern struct nouveau_channel *nv04_graph_channel(struct drm_device *);
1015 extern int  nv04_graph_create_context(struct nouveau_channel *);
1016 extern void nv04_graph_destroy_context(struct nouveau_channel *);
1017 extern int  nv04_graph_load_context(struct nouveau_channel *);
1018 extern int  nv04_graph_unload_context(struct drm_device *);
1019 extern void nv04_graph_context_switch(struct drm_device *);
1020
1021 /* nv10_graph.c */
1022 extern struct nouveau_pgraph_object_class nv10_graph_grclass[];
1023 extern int  nv10_graph_init(struct drm_device *);
1024 extern void nv10_graph_takedown(struct drm_device *);
1025 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
1026 extern int  nv10_graph_create_context(struct nouveau_channel *);
1027 extern void nv10_graph_destroy_context(struct nouveau_channel *);
1028 extern int  nv10_graph_load_context(struct nouveau_channel *);
1029 extern int  nv10_graph_unload_context(struct drm_device *);
1030 extern void nv10_graph_context_switch(struct drm_device *);
1031 extern void nv10_graph_set_region_tiling(struct drm_device *, int, uint32_t,
1032                                          uint32_t, uint32_t);
1033
1034 /* nv20_graph.c */
1035 extern struct nouveau_pgraph_object_class nv20_graph_grclass[];
1036 extern struct nouveau_pgraph_object_class nv30_graph_grclass[];
1037 extern int  nv20_graph_create_context(struct nouveau_channel *);
1038 extern void nv20_graph_destroy_context(struct nouveau_channel *);
1039 extern int  nv20_graph_load_context(struct nouveau_channel *);
1040 extern int  nv20_graph_unload_context(struct drm_device *);
1041 extern int  nv20_graph_init(struct drm_device *);
1042 extern void nv20_graph_takedown(struct drm_device *);
1043 extern int  nv30_graph_init(struct drm_device *);
1044 extern void nv20_graph_set_region_tiling(struct drm_device *, int, uint32_t,
1045                                          uint32_t, uint32_t);
1046
1047 /* nv40_graph.c */
1048 extern struct nouveau_pgraph_object_class nv40_graph_grclass[];
1049 extern int  nv40_graph_init(struct drm_device *);
1050 extern void nv40_graph_takedown(struct drm_device *);
1051 extern struct nouveau_channel *nv40_graph_channel(struct drm_device *);
1052 extern int  nv40_graph_create_context(struct nouveau_channel *);
1053 extern void nv40_graph_destroy_context(struct nouveau_channel *);
1054 extern int  nv40_graph_load_context(struct nouveau_channel *);
1055 extern int  nv40_graph_unload_context(struct drm_device *);
1056 extern void nv40_grctx_init(struct nouveau_grctx *);
1057 extern void nv40_graph_set_region_tiling(struct drm_device *, int, uint32_t,
1058                                          uint32_t, uint32_t);
1059
1060 /* nv50_graph.c */
1061 extern struct nouveau_pgraph_object_class nv50_graph_grclass[];
1062 extern int  nv50_graph_init(struct drm_device *);
1063 extern void nv50_graph_takedown(struct drm_device *);
1064 extern void nv50_graph_fifo_access(struct drm_device *, bool);
1065 extern struct nouveau_channel *nv50_graph_channel(struct drm_device *);
1066 extern int  nv50_graph_create_context(struct nouveau_channel *);
1067 extern void nv50_graph_destroy_context(struct nouveau_channel *);
1068 extern int  nv50_graph_load_context(struct nouveau_channel *);
1069 extern int  nv50_graph_unload_context(struct drm_device *);
1070 extern void nv50_graph_context_switch(struct drm_device *);
1071 extern int  nv50_grctx_init(struct nouveau_grctx *);
1072
1073 /* nvc0_graph.c */
1074 extern int  nvc0_graph_init(struct drm_device *);
1075 extern void nvc0_graph_takedown(struct drm_device *);
1076 extern void nvc0_graph_fifo_access(struct drm_device *, bool);
1077 extern struct nouveau_channel *nvc0_graph_channel(struct drm_device *);
1078 extern int  nvc0_graph_create_context(struct nouveau_channel *);
1079 extern void nvc0_graph_destroy_context(struct nouveau_channel *);
1080 extern int  nvc0_graph_load_context(struct nouveau_channel *);
1081 extern int  nvc0_graph_unload_context(struct drm_device *);
1082
1083 /* nv04_instmem.c */
1084 extern int  nv04_instmem_init(struct drm_device *);
1085 extern void nv04_instmem_takedown(struct drm_device *);
1086 extern int  nv04_instmem_suspend(struct drm_device *);
1087 extern void nv04_instmem_resume(struct drm_device *);
1088 extern int  nv04_instmem_populate(struct drm_device *, struct nouveau_gpuobj *,
1089                                   uint32_t *size);
1090 extern void nv04_instmem_clear(struct drm_device *, struct nouveau_gpuobj *);
1091 extern int  nv04_instmem_bind(struct drm_device *, struct nouveau_gpuobj *);
1092 extern int  nv04_instmem_unbind(struct drm_device *, struct nouveau_gpuobj *);
1093 extern void nv04_instmem_flush(struct drm_device *);
1094
1095 /* nv50_instmem.c */
1096 extern int  nv50_instmem_init(struct drm_device *);
1097 extern void nv50_instmem_takedown(struct drm_device *);
1098 extern int  nv50_instmem_suspend(struct drm_device *);
1099 extern void nv50_instmem_resume(struct drm_device *);
1100 extern int  nv50_instmem_populate(struct drm_device *, struct nouveau_gpuobj *,
1101                                   uint32_t *size);
1102 extern void nv50_instmem_clear(struct drm_device *, struct nouveau_gpuobj *);
1103 extern int  nv50_instmem_bind(struct drm_device *, struct nouveau_gpuobj *);
1104 extern int  nv50_instmem_unbind(struct drm_device *, struct nouveau_gpuobj *);
1105 extern void nv50_instmem_flush(struct drm_device *);
1106 extern void nv84_instmem_flush(struct drm_device *);
1107 extern void nv50_vm_flush(struct drm_device *, int engine);
1108
1109 /* nvc0_instmem.c */
1110 extern int  nvc0_instmem_init(struct drm_device *);
1111 extern void nvc0_instmem_takedown(struct drm_device *);
1112 extern int  nvc0_instmem_suspend(struct drm_device *);
1113 extern void nvc0_instmem_resume(struct drm_device *);
1114 extern int  nvc0_instmem_populate(struct drm_device *, struct nouveau_gpuobj *,
1115                                   uint32_t *size);
1116 extern void nvc0_instmem_clear(struct drm_device *, struct nouveau_gpuobj *);
1117 extern int  nvc0_instmem_bind(struct drm_device *, struct nouveau_gpuobj *);
1118 extern int  nvc0_instmem_unbind(struct drm_device *, struct nouveau_gpuobj *);
1119 extern void nvc0_instmem_flush(struct drm_device *);
1120
1121 /* nv04_mc.c */
1122 extern int  nv04_mc_init(struct drm_device *);
1123 extern void nv04_mc_takedown(struct drm_device *);
1124
1125 /* nv40_mc.c */
1126 extern int  nv40_mc_init(struct drm_device *);
1127 extern void nv40_mc_takedown(struct drm_device *);
1128
1129 /* nv50_mc.c */
1130 extern int  nv50_mc_init(struct drm_device *);
1131 extern void nv50_mc_takedown(struct drm_device *);
1132
1133 /* nv04_timer.c */
1134 extern int  nv04_timer_init(struct drm_device *);
1135 extern uint64_t nv04_timer_read(struct drm_device *);
1136 extern void nv04_timer_takedown(struct drm_device *);
1137
1138 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1139                                  unsigned long arg);
1140
1141 /* nv04_dac.c */
1142 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1143 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1144 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1145 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1146 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1147
1148 /* nv04_dfp.c */
1149 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1150 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1151 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1152                                int head, bool dl);
1153 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1154 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1155
1156 /* nv04_tv.c */
1157 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1158 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1159
1160 /* nv17_tv.c */
1161 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1162
1163 /* nv04_display.c */
1164 extern int nv04_display_early_init(struct drm_device *);
1165 extern void nv04_display_late_takedown(struct drm_device *);
1166 extern int nv04_display_create(struct drm_device *);
1167 extern int nv04_display_init(struct drm_device *);
1168 extern void nv04_display_destroy(struct drm_device *);
1169
1170 /* nv04_crtc.c */
1171 extern int nv04_crtc_create(struct drm_device *, int index);
1172
1173 /* nouveau_bo.c */
1174 extern struct ttm_bo_driver nouveau_bo_driver;
1175 extern int nouveau_bo_new(struct drm_device *, struct nouveau_channel *,
1176                           int size, int align, uint32_t flags,
1177                           uint32_t tile_mode, uint32_t tile_flags,
1178                           bool no_vm, bool mappable, struct nouveau_bo **);
1179 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1180 extern int nouveau_bo_unpin(struct nouveau_bo *);
1181 extern int nouveau_bo_map(struct nouveau_bo *);
1182 extern void nouveau_bo_unmap(struct nouveau_bo *);
1183 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1184                                      uint32_t busy);
1185 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1186 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1187 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1188 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1189 extern int nouveau_bo_sync_gpu(struct nouveau_bo *, struct nouveau_channel *);
1190
1191 /* nouveau_fence.c */
1192 struct nouveau_fence;
1193 extern int nouveau_fence_init(struct nouveau_channel *);
1194 extern void nouveau_fence_fini(struct nouveau_channel *);
1195 extern void nouveau_fence_update(struct nouveau_channel *);
1196 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1197                              bool emit);
1198 extern int nouveau_fence_emit(struct nouveau_fence *);
1199 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1200 extern bool nouveau_fence_signalled(void *obj, void *arg);
1201 extern int nouveau_fence_wait(void *obj, void *arg, bool lazy, bool intr);
1202 extern int nouveau_fence_flush(void *obj, void *arg);
1203 extern void nouveau_fence_unref(void **obj);
1204 extern void *nouveau_fence_ref(void *obj);
1205
1206 /* nouveau_gem.c */
1207 extern int nouveau_gem_new(struct drm_device *, struct nouveau_channel *,
1208                            int size, int align, uint32_t flags,
1209                            uint32_t tile_mode, uint32_t tile_flags,
1210                            bool no_vm, bool mappable, struct nouveau_bo **);
1211 extern int nouveau_gem_object_new(struct drm_gem_object *);
1212 extern void nouveau_gem_object_del(struct drm_gem_object *);
1213 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1214                                  struct drm_file *);
1215 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1216                                      struct drm_file *);
1217 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1218                                       struct drm_file *);
1219 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1220                                       struct drm_file *);
1221 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1222                                   struct drm_file *);
1223
1224 /* nv10_gpio.c */
1225 int nv10_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1226 int nv10_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1227
1228 /* nv50_gpio.c */
1229 int nv50_gpio_init(struct drm_device *dev);
1230 int nv50_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1231 int nv50_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1232 void nv50_gpio_irq_enable(struct drm_device *, enum dcb_gpio_tag, bool on);
1233
1234 /* nv50_calc. */
1235 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1236                   int *N1, int *M1, int *N2, int *M2, int *P);
1237 int nv50_calc_pll2(struct drm_device *, struct pll_lims *,
1238                    int clk, int *N, int *fN, int *M, int *P);
1239
1240 #ifndef ioread32_native
1241 #ifdef __BIG_ENDIAN
1242 #define ioread16_native ioread16be
1243 #define iowrite16_native iowrite16be
1244 #define ioread32_native  ioread32be
1245 #define iowrite32_native iowrite32be
1246 #else /* def __BIG_ENDIAN */
1247 #define ioread16_native ioread16
1248 #define iowrite16_native iowrite16
1249 #define ioread32_native  ioread32
1250 #define iowrite32_native iowrite32
1251 #endif /* def __BIG_ENDIAN else */
1252 #endif /* !ioread32_native */
1253
1254 /* channel control reg access */
1255 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1256 {
1257         return ioread32_native(chan->user + reg);
1258 }
1259
1260 static inline void nvchan_wr32(struct nouveau_channel *chan,
1261                                                         unsigned reg, u32 val)
1262 {
1263         iowrite32_native(val, chan->user + reg);
1264 }
1265
1266 /* register access */
1267 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1268 {
1269         struct drm_nouveau_private *dev_priv = dev->dev_private;
1270         return ioread32_native(dev_priv->mmio + reg);
1271 }
1272
1273 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1274 {
1275         struct drm_nouveau_private *dev_priv = dev->dev_private;
1276         iowrite32_native(val, dev_priv->mmio + reg);
1277 }
1278
1279 static inline u32 nv_mask(struct drm_device *dev, u32 reg, u32 mask, u32 val)
1280 {
1281         u32 tmp = nv_rd32(dev, reg);
1282         nv_wr32(dev, reg, (tmp & ~mask) | val);
1283         return tmp;
1284 }
1285
1286 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1287 {
1288         struct drm_nouveau_private *dev_priv = dev->dev_private;
1289         return ioread8(dev_priv->mmio + reg);
1290 }
1291
1292 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1293 {
1294         struct drm_nouveau_private *dev_priv = dev->dev_private;
1295         iowrite8(val, dev_priv->mmio + reg);
1296 }
1297
1298 #define nv_wait(dev, reg, mask, val) \
1299         nouveau_wait_until(dev, 2000000000ULL, (reg), (mask), (val))
1300
1301 /* PRAMIN access */
1302 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1303 {
1304         struct drm_nouveau_private *dev_priv = dev->dev_private;
1305         return ioread32_native(dev_priv->ramin + offset);
1306 }
1307
1308 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1309 {
1310         struct drm_nouveau_private *dev_priv = dev->dev_private;
1311         iowrite32_native(val, dev_priv->ramin + offset);
1312 }
1313
1314 /* object access */
1315 extern u32 nv_ro32(struct nouveau_gpuobj *, u32 offset);
1316 extern void nv_wo32(struct nouveau_gpuobj *, u32 offset, u32 val);
1317
1318 /*
1319  * Logging
1320  * Argument d is (struct drm_device *).
1321  */
1322 #define NV_PRINTK(level, d, fmt, arg...) \
1323         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1324                                         pci_name(d->pdev), ##arg)
1325 #ifndef NV_DEBUG_NOTRACE
1326 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1327         if (drm_debug & DRM_UT_DRIVER) {                                       \
1328                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1329                           __LINE__, ##arg);                                    \
1330         }                                                                      \
1331 } while (0)
1332 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1333         if (drm_debug & DRM_UT_KMS) {                                          \
1334                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1335                           __LINE__, ##arg);                                    \
1336         }                                                                      \
1337 } while (0)
1338 #else
1339 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1340         if (drm_debug & DRM_UT_DRIVER)                                         \
1341                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1342 } while (0)
1343 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1344         if (drm_debug & DRM_UT_KMS)                                            \
1345                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1346 } while (0)
1347 #endif
1348 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1349 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1350 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1351 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1352 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1353
1354 /* nouveau_reg_debug bitmask */
1355 enum {
1356         NOUVEAU_REG_DEBUG_MC             = 0x1,
1357         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1358         NOUVEAU_REG_DEBUG_FB             = 0x4,
1359         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1360         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1361         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1362         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1363         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1364         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1365         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1366 };
1367
1368 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1369         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1370                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1371 } while (0)
1372
1373 static inline bool
1374 nv_two_heads(struct drm_device *dev)
1375 {
1376         struct drm_nouveau_private *dev_priv = dev->dev_private;
1377         const int impl = dev->pci_device & 0x0ff0;
1378
1379         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1380             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1381                 return true;
1382
1383         return false;
1384 }
1385
1386 static inline bool
1387 nv_gf4_disp_arch(struct drm_device *dev)
1388 {
1389         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1390 }
1391
1392 static inline bool
1393 nv_two_reg_pll(struct drm_device *dev)
1394 {
1395         struct drm_nouveau_private *dev_priv = dev->dev_private;
1396         const int impl = dev->pci_device & 0x0ff0;
1397
1398         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1399                 return true;
1400         return false;
1401 }
1402
1403 static inline bool
1404 nv_match_device(struct drm_device *dev, unsigned device,
1405                 unsigned sub_vendor, unsigned sub_device)
1406 {
1407         return dev->pdev->device == device &&
1408                 dev->pdev->subsystem_vendor == sub_vendor &&
1409                 dev->pdev->subsystem_device == sub_device;
1410 }
1411
1412 #define NV_SW                                                        0x0000506e
1413 #define NV_SW_DMA_SEMAPHORE                                          0x00000060
1414 #define NV_SW_SEMAPHORE_OFFSET                                       0x00000064
1415 #define NV_SW_SEMAPHORE_ACQUIRE                                      0x00000068
1416 #define NV_SW_SEMAPHORE_RELEASE                                      0x0000006c
1417 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1418 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1419 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1420 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1421
1422 #endif /* __NOUVEAU_DRV_H__ */