drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "dri-devel@lists.sourceforge.net"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20090420"
  34
  35 #define DRIVER_MAJOR            0
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       16
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         spinlock_t lock;
  50         struct list_head channels;
  51         struct nouveau_vm *vm;
  52 };
  53
  54 static inline struct nouveau_fpriv *
  55 nouveau_fpriv(struct drm_file *file_priv)
  56 {
  57         return file_priv ? file_priv->driver_priv : NULL;
  58 }
  59
  60 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  61
  62 #include "nouveau_drm.h"
  63 #include "nouveau_reg.h"
  64 #include "nouveau_bios.h"
  65 #include "nouveau_util.h"
  66
  67 struct nouveau_grctx;
  68 struct nouveau_mem;
  69 #include "nouveau_vm.h"
  70
  71 #define MAX_NUM_DCB_ENTRIES 16
  72
  73 #define NOUVEAU_MAX_CHANNEL_NR 128
  74 #define NOUVEAU_MAX_TILE_NR 15
  75
  76 struct nouveau_mem {
  77         struct drm_device *dev;
  78
  79         struct nouveau_vma bar_vma;
  80         struct nouveau_vma vma[2];
  81         u8  page_shift;
  82
  83         struct drm_mm_node *tag;
  84         struct list_head regions;
  85         dma_addr_t *pages;
  86         u32 memtype;
  87         u64 offset;
  88         u64 size;
  89 };
  90
  91 struct nouveau_tile_reg {
  92         bool used;
  93         uint32_t addr;
  94         uint32_t limit;
  95         uint32_t pitch;
  96         uint32_t zcomp;
  97         struct drm_mm_node *tag_mem;
  98         struct nouveau_fence *fence;
  99 };
 100
 101 struct nouveau_bo {
 102         struct ttm_buffer_object bo;
 103         struct ttm_placement placement;
 104         u32 valid_domains;
 105         u32 placements[3];
 106         u32 busy_placements[3];
 107         struct ttm_bo_kmap_obj kmap;
 108         struct list_head head;
 109
 110         /* protected by ttm_bo_reserve() */
 111         struct drm_file *reserved_by;
 112         struct list_head entry;
 113         int pbbo_index;
 114         bool validate_mapped;
 115
 116         struct nouveau_channel *channel;
 117
 118         struct list_head vma_list;
 119         unsigned page_shift;
 120
 121         uint32_t tile_mode;
 122         uint32_t tile_flags;
 123         struct nouveau_tile_reg *tile;
 124
 125         struct drm_gem_object *gem;
 126         int pin_refcnt;
 127 };
 128
 129 #define nouveau_bo_tile_layout(nvbo)                            \
 130         ((nvbo)->tile_flags & NOUVEAU_GEM_TILE_LAYOUT_MASK)
 131
 132 static inline struct nouveau_bo *
 133 nouveau_bo(struct ttm_buffer_object *bo)
 134 {
 135         return container_of(bo, struct nouveau_bo, bo);
 136 }
 137
 138 static inline struct nouveau_bo *
 139 nouveau_gem_object(struct drm_gem_object *gem)
 140 {
 141         return gem ? gem->driver_private : NULL;
 142 }
 143
 144 /* TODO: submit equivalent to TTM generic API upstream? */
 145 static inline void __iomem *
 146 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 147 {
 148         bool is_iomem;
 149         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 150                                                 &nvbo->kmap, &is_iomem);
 151         WARN_ON_ONCE(ioptr && !is_iomem);
 152         return ioptr;
 153 }
 154
 155 enum nouveau_flags {
 156         NV_NFORCE   = 0x10000000,
 157         NV_NFORCE2  = 0x20000000
 158 };
 159
 160 #define NVOBJ_ENGINE_SW         0
 161 #define NVOBJ_ENGINE_GR         1
 162 #define NVOBJ_ENGINE_CRYPT      2
 163 #define NVOBJ_ENGINE_COPY0      3
 164 #define NVOBJ_ENGINE_COPY1      4
 165 #define NVOBJ_ENGINE_MPEG       5
 166 #define NVOBJ_ENGINE_PPP        NVOBJ_ENGINE_MPEG
 167 #define NVOBJ_ENGINE_BSP        6
 168 #define NVOBJ_ENGINE_VP         7
 169 #define NVOBJ_ENGINE_DISPLAY    15
 170 #define NVOBJ_ENGINE_NR         16
 171
 172 #define NVOBJ_FLAG_DONT_MAP             (1 << 0)
 173 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 174 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 175 #define NVOBJ_FLAG_VM                   (1 << 3)
 176 #define NVOBJ_FLAG_VM_USER              (1 << 4)
 177
 178 #define NVOBJ_CINST_GLOBAL      0xdeadbeef
 179
 180 struct nouveau_gpuobj {
 181         struct drm_device *dev;
 182         struct kref refcount;
 183         struct list_head list;
 184
 185         void *node;
 186         u32 *suspend;
 187
 188         uint32_t flags;
 189
 190         u32 size;
 191         u32 pinst;      /* PRAMIN BAR offset */
 192         u32 cinst;      /* Channel offset */
 193         u64 vinst;      /* VRAM address */
 194         u64 linst;      /* VM address */
 195
 196         uint32_t engine;
 197         uint32_t class;
 198
 199         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 200         void *priv;
 201 };
 202
 203 struct nouveau_page_flip_state {
 204         struct list_head head;
 205         struct drm_pending_vblank_event *event;
 206         int crtc, bpp, pitch, x, y;
 207         uint64_t offset;
 208 };
 209
 210 enum nouveau_channel_mutex_class {
 211         NOUVEAU_UCHANNEL_MUTEX,
 212         NOUVEAU_KCHANNEL_MUTEX
 213 };
 214
 215 struct nouveau_channel {
 216         struct drm_device *dev;
 217         struct list_head list;
 218         int id;
 219
 220         /* references to the channel data structure */
 221         struct kref ref;
 222         /* users of the hardware channel resources, the hardware
 223          * context will be kicked off when it reaches zero. */
 224         atomic_t users;
 225         struct mutex mutex;
 226
 227         /* owner of this fifo */
 228         struct drm_file *file_priv;
 229         /* mapping of the fifo itself */
 230         struct drm_local_map *map;
 231
 232         /* mapping of the regs controlling the fifo */
 233         void __iomem *user;
 234         uint32_t user_get;
 235         uint32_t user_get_hi;
 236         uint32_t user_put;
 237
 238         /* Fencing */
 239         struct {
 240                 /* lock protects the pending list only */
 241                 spinlock_t lock;
 242                 struct list_head pending;
 243                 uint32_t sequence;
 244                 uint32_t sequence_ack;
 245                 atomic_t last_sequence_irq;
 246                 struct nouveau_vma vma;
 247         } fence;
 248
 249         /* DMA push buffer */
 250         struct nouveau_gpuobj *pushbuf;
 251         struct nouveau_bo     *pushbuf_bo;
 252         struct nouveau_vma     pushbuf_vma;
 253         uint64_t               pushbuf_base;
 254
 255         /* Notifier memory */
 256         struct nouveau_bo *notifier_bo;
 257         struct nouveau_vma notifier_vma;
 258         struct drm_mm notifier_heap;
 259
 260         /* PFIFO context */
 261         struct nouveau_gpuobj *ramfc;
 262         struct nouveau_gpuobj *cache;
 263         void *fifo_priv;
 264
 265         /* Execution engine contexts */
 266         void *engctx[NVOBJ_ENGINE_NR];
 267
 268         /* NV50 VM */
 269         struct nouveau_vm     *vm;
 270         struct nouveau_gpuobj *vm_pd;
 271
 272         /* Objects */
 273         struct nouveau_gpuobj *ramin; /* Private instmem */
 274         struct drm_mm          ramin_heap; /* Private PRAMIN heap */
 275         struct nouveau_ramht  *ramht; /* Hash table */
 276
 277         /* GPU object info for stuff used in-kernel (mm_enabled) */
 278         uint32_t m2mf_ntfy;
 279         uint32_t vram_handle;
 280         uint32_t gart_handle;
 281         bool accel_done;
 282
 283         /* Push buffer state (only for drm's channel on !mm_enabled) */
 284         struct {
 285                 int max;
 286                 int free;
 287                 int cur;
 288                 int put;
 289                 /* access via pushbuf_bo */
 290
 291                 int ib_base;
 292                 int ib_max;
 293                 int ib_free;
 294                 int ib_put;
 295         } dma;
 296
 297         uint32_t sw_subchannel[8];
 298
 299         struct nouveau_vma dispc_vma[2];
 300         struct {
 301                 struct nouveau_gpuobj *vblsem;
 302                 uint32_t vblsem_head;
 303                 uint32_t vblsem_offset;
 304                 uint32_t vblsem_rval;
 305                 struct list_head vbl_wait;
 306                 struct list_head flip;
 307         } nvsw;
 308
 309         struct {
 310                 bool active;
 311                 char name[32];
 312                 struct drm_info_list info;
 313         } debugfs;
 314 };
 315
 316 struct nouveau_exec_engine {
 317         void (*destroy)(struct drm_device *, int engine);
 318         int  (*init)(struct drm_device *, int engine);
 319         int  (*fini)(struct drm_device *, int engine, bool suspend);
 320         int  (*context_new)(struct nouveau_channel *, int engine);
 321         void (*context_del)(struct nouveau_channel *, int engine);
 322         int  (*object_new)(struct nouveau_channel *, int engine,
 323                            u32 handle, u16 class);
 324         void (*set_tile_region)(struct drm_device *dev, int i);
 325         void (*tlb_flush)(struct drm_device *, int engine);
 326 };
 327
 328 struct nouveau_instmem_engine {
 329         void    *priv;
 330
 331         int     (*init)(struct drm_device *dev);
 332         void    (*takedown)(struct drm_device *dev);
 333         int     (*suspend)(struct drm_device *dev);
 334         void    (*resume)(struct drm_device *dev);
 335
 336         int     (*get)(struct nouveau_gpuobj *, struct nouveau_channel *,
 337                        u32 size, u32 align);
 338         void    (*put)(struct nouveau_gpuobj *);
 339         int     (*map)(struct nouveau_gpuobj *);
 340         void    (*unmap)(struct nouveau_gpuobj *);
 341
 342         void    (*flush)(struct drm_device *);
 343 };
 344
 345 struct nouveau_mc_engine {
 346         int  (*init)(struct drm_device *dev);
 347         void (*takedown)(struct drm_device *dev);
 348 };
 349
 350 struct nouveau_timer_engine {
 351         int      (*init)(struct drm_device *dev);
 352         void     (*takedown)(struct drm_device *dev);
 353         uint64_t (*read)(struct drm_device *dev);
 354 };
 355
 356 struct nouveau_fb_engine {
 357         int num_tiles;
 358         struct drm_mm tag_heap;
 359         void *priv;
 360
 361         int  (*init)(struct drm_device *dev);
 362         void (*takedown)(struct drm_device *dev);
 363
 364         void (*init_tile_region)(struct drm_device *dev, int i,
 365                                  uint32_t addr, uint32_t size,
 366                                  uint32_t pitch, uint32_t flags);
 367         void (*set_tile_region)(struct drm_device *dev, int i);
 368         void (*free_tile_region)(struct drm_device *dev, int i);
 369 };
 370
 371 struct nouveau_fifo_engine {
 372         void *priv;
 373         int  channels;
 374
 375         struct nouveau_gpuobj *playlist[2];
 376         int cur_playlist;
 377
 378         int  (*init)(struct drm_device *);
 379         void (*takedown)(struct drm_device *);
 380
 381         void (*disable)(struct drm_device *);
 382         void (*enable)(struct drm_device *);
 383         bool (*reassign)(struct drm_device *, bool enable);
 384         bool (*cache_pull)(struct drm_device *dev, bool enable);
 385
 386         int  (*channel_id)(struct drm_device *);
 387
 388         int  (*create_context)(struct nouveau_channel *);
 389         void (*destroy_context)(struct nouveau_channel *);
 390         int  (*load_context)(struct nouveau_channel *);
 391         int  (*unload_context)(struct drm_device *);
 392         void (*tlb_flush)(struct drm_device *dev);
 393 };
 394
 395 struct nouveau_display_engine {
 396         void *priv;
 397         int (*early_init)(struct drm_device *);
 398         void (*late_takedown)(struct drm_device *);
 399         int (*create)(struct drm_device *);
 400         void (*destroy)(struct drm_device *);
 401         int (*init)(struct drm_device *);
 402         void (*fini)(struct drm_device *);
 403
 404         struct drm_property *dithering_mode;
 405         struct drm_property *dithering_depth;
 406         struct drm_property *underscan_property;
 407         struct drm_property *underscan_hborder_property;
 408         struct drm_property *underscan_vborder_property;
 409 };
 410
 411 struct nouveau_gpio_engine {
 412         spinlock_t lock;
 413         struct list_head isr;
 414         int (*init)(struct drm_device *);
 415         void (*fini)(struct drm_device *);
 416         int (*drive)(struct drm_device *, int line, int dir, int out);
 417         int (*sense)(struct drm_device *, int line);
 418         void (*irq_enable)(struct drm_device *, int line, bool);
 419 };
 420
 421 struct nouveau_pm_voltage_level {
 422         u32 voltage; /* microvolts */
 423         u8  vid;
 424 };
 425
 426 struct nouveau_pm_voltage {
 427         bool supported;
 428         u8 version;
 429         u8 vid_mask;
 430
 431         struct nouveau_pm_voltage_level *level;
 432         int nr_level;
 433 };
 434
 435 struct nouveau_pm_memtiming {
 436         int id;
 437         u32 reg_0; /* 0x10f290 on Fermi, 0x100220 for older */
 438         u32 reg_1;
 439         u32 reg_2;
 440         u32 reg_3;
 441         u32 reg_4;
 442         u32 reg_5;
 443         u32 reg_6;
 444         u32 reg_7;
 445         u32 reg_8;
 446         /* To be written to 0x1002c0 */
 447         u8 CL;
 448         u8 WR;
 449 };
 450
 451 struct nouveau_pm_tbl_header{
 452         u8 version;
 453         u8 header_len;
 454         u8 entry_cnt;
 455         u8 entry_len;
 456 };
 457
 458 struct nouveau_pm_tbl_entry{
 459         u8 tWR;
 460         u8 tUNK_1;
 461         u8 tCL;
 462         u8 tRP;         /* Byte 3 */
 463         u8 empty_4;
 464         u8 tRAS;        /* Byte 5 */
 465         u8 empty_6;
 466         u8 tRFC;        /* Byte 7 */
 467         u8 empty_8;
 468         u8 tRC;         /* Byte 9 */
 469         u8 tUNK_10, tUNK_11, tUNK_12, tUNK_13, tUNK_14;
 470         u8 empty_15,empty_16,empty_17;
 471         u8 tUNK_18, tUNK_19, tUNK_20, tUNK_21;
 472 };
 473
 474 /* nouveau_mem.c */
 475 void nv30_mem_timing_entry(struct drm_device *dev, struct nouveau_pm_tbl_header *hdr,
 476                                                         struct nouveau_pm_tbl_entry *e, uint8_t magic_number,
 477                                                         struct nouveau_pm_memtiming *timing);
 478
 479 #define NOUVEAU_PM_MAX_LEVEL 8
 480 struct nouveau_pm_level {
 481         struct device_attribute dev_attr;
 482         char name[32];
 483         int id;
 484
 485         u32 core;
 486         u32 memory;
 487         u32 shader;
 488         u32 rop;
 489         u32 copy;
 490         u32 daemon;
 491         u32 vdec;
 492         u32 dom6;
 493         u32 unka0;      /* nva3:nvc0 */
 494         u32 hub01;      /* nvc0- */
 495         u32 hub06;      /* nvc0- */
 496         u32 hub07;      /* nvc0- */
 497
 498         u32 volt_min; /* microvolts */
 499         u32 volt_max;
 500         u8  fanspeed;
 501
 502         u16 memscript;
 503         struct nouveau_pm_memtiming *timing;
 504 };
 505
 506 struct nouveau_pm_temp_sensor_constants {
 507         u16 offset_constant;
 508         s16 offset_mult;
 509         s16 offset_div;
 510         s16 slope_mult;
 511         s16 slope_div;
 512 };
 513
 514 struct nouveau_pm_threshold_temp {
 515         s16 critical;
 516         s16 down_clock;
 517         s16 fan_boost;
 518 };
 519
 520 struct nouveau_pm_memtimings {
 521         bool supported;
 522         struct nouveau_pm_memtiming *timing;
 523         int nr_timing;
 524 };
 525
 526 struct nouveau_pm_fan {
 527         u32 min_duty;
 528         u32 max_duty;
 529         u32 pwm_freq;
 530 };
 531
 532 struct nouveau_pm_engine {
 533         struct nouveau_pm_voltage voltage;
 534         struct nouveau_pm_level perflvl[NOUVEAU_PM_MAX_LEVEL];
 535         int nr_perflvl;
 536         struct nouveau_pm_memtimings memtimings;
 537         struct nouveau_pm_temp_sensor_constants sensor_constants;
 538         struct nouveau_pm_threshold_temp threshold_temp;
 539         struct nouveau_pm_fan fan;
 540         u32 pwm_divisor;
 541
 542         struct nouveau_pm_level boot;
 543         struct nouveau_pm_level *cur;
 544
 545         struct device *hwmon;
 546         struct notifier_block acpi_nb;
 547
 548         int  (*clocks_get)(struct drm_device *, struct nouveau_pm_level *);
 549         void *(*clocks_pre)(struct drm_device *, struct nouveau_pm_level *);
 550         int (*clocks_set)(struct drm_device *, void *);
 551
 552         int (*voltage_get)(struct drm_device *);
 553         int (*voltage_set)(struct drm_device *, int voltage);
 554         int (*pwm_get)(struct drm_device *, int line, u32*, u32*);
 555         int (*pwm_set)(struct drm_device *, int line, u32, u32);
 556         int (*temp_get)(struct drm_device *);
 557 };
 558
 559 struct nouveau_vram_engine {
 560         struct nouveau_mm mm;
 561
 562         int  (*init)(struct drm_device *);
 563         void (*takedown)(struct drm_device *dev);
 564         int  (*get)(struct drm_device *, u64, u32 align, u32 size_nc,
 565                     u32 type, struct nouveau_mem **);
 566         void (*put)(struct drm_device *, struct nouveau_mem **);
 567
 568         bool (*flags_valid)(struct drm_device *, u32 tile_flags);
 569 };
 570
 571 struct nouveau_engine {
 572         struct nouveau_instmem_engine instmem;
 573         struct nouveau_mc_engine      mc;
 574         struct nouveau_timer_engine   timer;
 575         struct nouveau_fb_engine      fb;
 576         struct nouveau_fifo_engine    fifo;
 577         struct nouveau_display_engine display;
 578         struct nouveau_gpio_engine    gpio;
 579         struct nouveau_pm_engine      pm;
 580         struct nouveau_vram_engine    vram;
 581 };
 582
 583 struct nouveau_pll_vals {
 584         union {
 585                 struct {
 586 #ifdef __BIG_ENDIAN
 587                         uint8_t N1, M1, N2, M2;
 588 #else
 589                         uint8_t M1, N1, M2, N2;
 590 #endif
 591                 };
 592                 struct {
 593                         uint16_t NM1, NM2;
 594                 } __attribute__((packed));
 595         };
 596         int log2P;
 597
 598         int refclk;
 599 };
 600
 601 enum nv04_fp_display_regs {
 602         FP_DISPLAY_END,
 603         FP_TOTAL,
 604         FP_CRTC,
 605         FP_SYNC_START,
 606         FP_SYNC_END,
 607         FP_VALID_START,
 608         FP_VALID_END
 609 };
 610
 611 struct nv04_crtc_reg {
 612         unsigned char MiscOutReg;
 613         uint8_t CRTC[0xa0];
 614         uint8_t CR58[0x10];
 615         uint8_t Sequencer[5];
 616         uint8_t Graphics[9];
 617         uint8_t Attribute[21];
 618         unsigned char DAC[768];
 619
 620         /* PCRTC regs */
 621         uint32_t fb_start;
 622         uint32_t crtc_cfg;
 623         uint32_t cursor_cfg;
 624         uint32_t gpio_ext;
 625         uint32_t crtc_830;
 626         uint32_t crtc_834;
 627         uint32_t crtc_850;
 628         uint32_t crtc_eng_ctrl;
 629
 630         /* PRAMDAC regs */
 631         uint32_t nv10_cursync;
 632         struct nouveau_pll_vals pllvals;
 633         uint32_t ramdac_gen_ctrl;
 634         uint32_t ramdac_630;
 635         uint32_t ramdac_634;
 636         uint32_t tv_setup;
 637         uint32_t tv_vtotal;
 638         uint32_t tv_vskew;
 639         uint32_t tv_vsync_delay;
 640         uint32_t tv_htotal;
 641         uint32_t tv_hskew;
 642         uint32_t tv_hsync_delay;
 643         uint32_t tv_hsync_delay2;
 644         uint32_t fp_horiz_regs[7];
 645         uint32_t fp_vert_regs[7];
 646         uint32_t dither;
 647         uint32_t fp_control;
 648         uint32_t dither_regs[6];
 649         uint32_t fp_debug_0;
 650         uint32_t fp_debug_1;
 651         uint32_t fp_debug_2;
 652         uint32_t fp_margin_color;
 653         uint32_t ramdac_8c0;
 654         uint32_t ramdac_a20;
 655         uint32_t ramdac_a24;
 656         uint32_t ramdac_a34;
 657         uint32_t ctv_regs[38];
 658 };
 659
 660 struct nv04_output_reg {
 661         uint32_t output;
 662         int head;
 663 };
 664
 665 struct nv04_mode_state {
 666         struct nv04_crtc_reg crtc_reg[2];
 667         uint32_t pllsel;
 668         uint32_t sel_clk;
 669 };
 670
 671 enum nouveau_card_type {
 672         NV_04      = 0x00,
 673         NV_10      = 0x10,
 674         NV_20      = 0x20,
 675         NV_30      = 0x30,
 676         NV_40      = 0x40,
 677         NV_50      = 0x50,
 678         NV_C0      = 0xc0,
 679         NV_D0      = 0xd0
 680 };
 681
 682 struct drm_nouveau_private {
 683         struct drm_device *dev;
 684         bool noaccel;
 685
 686         /* the card type, takes NV_* as values */
 687         enum nouveau_card_type card_type;
 688         /* exact chipset, derived from NV_PMC_BOOT_0 */
 689         int chipset;
 690         int flags;
 691         u32 crystal;
 692
 693         void __iomem *mmio;
 694
 695         spinlock_t ramin_lock;
 696         void __iomem *ramin;
 697         u32 ramin_size;
 698         u32 ramin_base;
 699         bool ramin_available;
 700         struct drm_mm ramin_heap;
 701         struct nouveau_exec_engine *eng[NVOBJ_ENGINE_NR];
 702         struct list_head gpuobj_list;
 703         struct list_head classes;
 704
 705         struct nouveau_bo *vga_ram;
 706
 707         /* interrupt handling */
 708         void (*irq_handler[32])(struct drm_device *);
 709         bool msi_enabled;
 710
 711         struct list_head vbl_waiting;
 712
 713         struct {
 714                 struct drm_global_reference mem_global_ref;
 715                 struct ttm_bo_global_ref bo_global_ref;
 716                 struct ttm_bo_device bdev;
 717                 atomic_t validate_sequence;
 718         } ttm;
 719
 720         struct {
 721                 spinlock_t lock;
 722                 struct drm_mm heap;
 723                 struct nouveau_bo *bo;
 724         } fence;
 725
 726         struct {
 727                 spinlock_t lock;
 728                 struct nouveau_channel *ptr[NOUVEAU_MAX_CHANNEL_NR];
 729         } channels;
 730
 731         struct nouveau_engine engine;
 732         struct nouveau_channel *channel;
 733
 734         /* For PFIFO and PGRAPH. */
 735         spinlock_t context_switch_lock;
 736
 737         /* VM/PRAMIN flush, legacy PRAMIN aperture */
 738         spinlock_t vm_lock;
 739
 740         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 741         struct nouveau_ramht  *ramht;
 742         struct nouveau_gpuobj *ramfc;
 743         struct nouveau_gpuobj *ramro;
 744
 745         uint32_t ramin_rsvd_vram;
 746
 747         struct {
 748                 enum {
 749                         NOUVEAU_GART_NONE = 0,
 750                         NOUVEAU_GART_AGP,       /* AGP */
 751                         NOUVEAU_GART_PDMA,      /* paged dma object */
 752                         NOUVEAU_GART_HW         /* on-chip gart/vm */
 753                 } type;
 754                 uint64_t aper_base;
 755                 uint64_t aper_size;
 756                 uint64_t aper_free;
 757
 758                 struct ttm_backend_func *func;
 759
 760                 struct {
 761                         struct page *page;
 762                         dma_addr_t   addr;
 763                 } dummy;
 764
 765                 struct nouveau_gpuobj *sg_ctxdma;
 766         } gart_info;
 767
 768         /* nv10-nv40 tiling regions */
 769         struct {
 770                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 771                 spinlock_t lock;
 772         } tile;
 773
 774         /* VRAM/fb configuration */
 775         enum {
 776                 NV_MEM_TYPE_UNKNOWN = 0,
 777                 NV_MEM_TYPE_STOLEN,
 778                 NV_MEM_TYPE_SGRAM,
 779                 NV_MEM_TYPE_SDRAM,
 780                 NV_MEM_TYPE_DDR1,
 781                 NV_MEM_TYPE_DDR2,
 782                 NV_MEM_TYPE_DDR3,
 783                 NV_MEM_TYPE_GDDR2,
 784                 NV_MEM_TYPE_GDDR3,
 785                 NV_MEM_TYPE_GDDR4,
 786                 NV_MEM_TYPE_GDDR5
 787         } vram_type;
 788         uint64_t vram_size;
 789         uint64_t vram_sys_base;
 790
 791         uint64_t fb_available_size;
 792         uint64_t fb_mappable_pages;
 793         uint64_t fb_aper_free;
 794         int fb_mtrr;
 795
 796         /* BAR control (NV50-) */
 797         struct nouveau_vm *bar1_vm;
 798         struct nouveau_vm *bar3_vm;
 799
 800         /* G8x/G9x virtual address space */
 801         struct nouveau_vm *chan_vm;
 802
 803         struct nvbios vbios;
 804         u8 *mxms;
 805         struct list_head i2c_ports;
 806
 807         struct nv04_mode_state mode_reg;
 808         struct nv04_mode_state saved_reg;
 809         uint32_t saved_vga_font[4][16384];
 810         uint32_t crtc_owner;
 811         uint32_t dac_users[4];
 812
 813         struct backlight_device *backlight;
 814
 815         struct {
 816                 struct dentry *channel_root;
 817         } debugfs;
 818
 819         struct nouveau_fbdev *nfbdev;
 820         struct apertures_struct *apertures;
 821 };
 822
 823 static inline struct drm_nouveau_private *
 824 nouveau_private(struct drm_device *dev)
 825 {
 826         return dev->dev_private;
 827 }
 828
 829 static inline struct drm_nouveau_private *
 830 nouveau_bdev(struct ttm_bo_device *bd)
 831 {
 832         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 833 }
 834
 835 static inline int
 836 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 837 {
 838         struct nouveau_bo *prev;
 839
 840         if (!pnvbo)
 841                 return -EINVAL;
 842         prev = *pnvbo;
 843
 844         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 845         if (prev) {
 846                 struct ttm_buffer_object *bo = &prev->bo;
 847
 848                 ttm_bo_unref(&bo);
 849         }
 850
 851         return 0;
 852 }
 853
 854 /* nouveau_drv.c */
 855 extern int nouveau_modeset;
 856 extern int nouveau_agpmode;
 857 extern int nouveau_duallink;
 858 extern int nouveau_uscript_lvds;
 859 extern int nouveau_uscript_tmds;
 860 extern int nouveau_vram_pushbuf;
 861 extern int nouveau_vram_notify;
 862 extern char *nouveau_vram_type;
 863 extern int nouveau_fbpercrtc;
 864 extern int nouveau_tv_disable;
 865 extern char *nouveau_tv_norm;
 866 extern int nouveau_reg_debug;
 867 extern char *nouveau_vbios;
 868 extern int nouveau_ignorelid;
 869 extern int nouveau_nofbaccel;
 870 extern int nouveau_noaccel;
 871 extern int nouveau_force_post;
 872 extern int nouveau_override_conntype;
 873 extern char *nouveau_perflvl;
 874 extern int nouveau_perflvl_wr;
 875 extern int nouveau_msi;
 876 extern int nouveau_ctxfw;
 877 extern int nouveau_mxmdcb;
 878
 879 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 880 extern int nouveau_pci_resume(struct pci_dev *pdev);
 881
 882 /* nouveau_state.c */
 883 extern int  nouveau_open(struct drm_device *, struct drm_file *);
 884 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 885 extern void nouveau_postclose(struct drm_device *, struct drm_file *);
 886 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 887 extern int  nouveau_firstopen(struct drm_device *);
 888 extern void nouveau_lastclose(struct drm_device *);
 889 extern int  nouveau_unload(struct drm_device *);
 890 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 891                                    struct drm_file *);
 892 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 893                                    struct drm_file *);
 894 extern bool nouveau_wait_eq(struct drm_device *, uint64_t timeout,
 895                             uint32_t reg, uint32_t mask, uint32_t val);
 896 extern bool nouveau_wait_ne(struct drm_device *, uint64_t timeout,
 897                             uint32_t reg, uint32_t mask, uint32_t val);
 898 extern bool nouveau_wait_cb(struct drm_device *, u64 timeout,
 899                             bool (*cond)(void *), void *);
 900 extern bool nouveau_wait_for_idle(struct drm_device *);
 901 extern int  nouveau_card_init(struct drm_device *);
 902
 903 /* nouveau_mem.c */
 904 extern int  nouveau_mem_vram_init(struct drm_device *);
 905 extern void nouveau_mem_vram_fini(struct drm_device *);
 906 extern int  nouveau_mem_gart_init(struct drm_device *);
 907 extern void nouveau_mem_gart_fini(struct drm_device *);
 908 extern int  nouveau_mem_init_agp(struct drm_device *);
 909 extern int  nouveau_mem_reset_agp(struct drm_device *);
 910 extern void nouveau_mem_close(struct drm_device *);
 911 extern bool nouveau_mem_flags_valid(struct drm_device *, u32 tile_flags);
 912 extern struct nouveau_tile_reg *nv10_mem_set_tiling(
 913         struct drm_device *dev, uint32_t addr, uint32_t size,
 914         uint32_t pitch, uint32_t flags);
 915 extern void nv10_mem_put_tile_region(struct drm_device *dev,
 916                                      struct nouveau_tile_reg *tile,
 917                                      struct nouveau_fence *fence);
 918 extern const struct ttm_mem_type_manager_func nouveau_vram_manager;
 919 extern const struct ttm_mem_type_manager_func nouveau_gart_manager;
 920
 921 /* nouveau_notifier.c */
 922 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 923 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 924 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 925                                    int cout, uint32_t start, uint32_t end,
 926                                    uint32_t *offset);
 927 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 928 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 929                                          struct drm_file *);
 930 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 931                                         struct drm_file *);
 932
 933 /* nouveau_channel.c */
 934 extern struct drm_ioctl_desc nouveau_ioctls[];
 935 extern int nouveau_max_ioctl;
 936 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 937 extern int  nouveau_channel_alloc(struct drm_device *dev,
 938                                   struct nouveau_channel **chan,
 939                                   struct drm_file *file_priv,
 940                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 941 extern struct nouveau_channel *
 942 nouveau_channel_get_unlocked(struct nouveau_channel *);
 943 extern struct nouveau_channel *
 944 nouveau_channel_get(struct drm_file *, int id);
 945 extern void nouveau_channel_put_unlocked(struct nouveau_channel **);
 946 extern void nouveau_channel_put(struct nouveau_channel **);
 947 extern void nouveau_channel_ref(struct nouveau_channel *chan,
 948                                 struct nouveau_channel **pchan);
 949 extern void nouveau_channel_idle(struct nouveau_channel *chan);
 950
 951 /* nouveau_object.c */
 952 #define NVOBJ_ENGINE_ADD(d, e, p) do {                                         \
 953         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 954         dev_priv->eng[NVOBJ_ENGINE_##e] = (p);                                 \
 955 } while (0)
 956
 957 #define NVOBJ_ENGINE_DEL(d, e) do {                                            \
 958         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 959         dev_priv->eng[NVOBJ_ENGINE_##e] = NULL;                                \
 960 } while (0)
 961
 962 #define NVOBJ_CLASS(d, c, e) do {                                              \
 963         int ret = nouveau_gpuobj_class_new((d), (c), NVOBJ_ENGINE_##e);        \
 964         if (ret)                                                               \
 965                 return ret;                                                    \
 966 } while (0)
 967
 968 #define NVOBJ_MTHD(d, c, m, e) do {                                            \
 969         int ret = nouveau_gpuobj_mthd_new((d), (c), (m), (e));                 \
 970         if (ret)                                                               \
 971                 return ret;                                                    \
 972 } while (0)
 973
 974 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 975 extern int  nouveau_gpuobj_init(struct drm_device *);
 976 extern void nouveau_gpuobj_takedown(struct drm_device *);
 977 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
 978 extern void nouveau_gpuobj_resume(struct drm_device *dev);
 979 extern int  nouveau_gpuobj_class_new(struct drm_device *, u32 class, u32 eng);
 980 extern int  nouveau_gpuobj_mthd_new(struct drm_device *, u32 class, u32 mthd,
 981                                     int (*exec)(struct nouveau_channel *,
 982                                                 u32 class, u32 mthd, u32 data));
 983 extern int  nouveau_gpuobj_mthd_call(struct nouveau_channel *, u32, u32, u32);
 984 extern int  nouveau_gpuobj_mthd_call2(struct drm_device *, int, u32, u32, u32);
 985 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
 986                                        uint32_t vram_h, uint32_t tt_h);
 987 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
 988 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
 989                               uint32_t size, int align, uint32_t flags,
 990                               struct nouveau_gpuobj **);
 991 extern void nouveau_gpuobj_ref(struct nouveau_gpuobj *,
 992                                struct nouveau_gpuobj **);
 993 extern int nouveau_gpuobj_new_fake(struct drm_device *, u32 pinst, u64 vinst,
 994                                    u32 size, u32 flags,
 995                                    struct nouveau_gpuobj **);
 996 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
 997                                   uint64_t offset, uint64_t size, int access,
 998                                   int target, struct nouveau_gpuobj **);
 999 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, u32 handle, int class);
1000 extern int nv50_gpuobj_dma_new(struct nouveau_channel *, int class, u64 base,
1001                                u64 size, int target, int access, u32 type,
1002                                u32 comp, struct nouveau_gpuobj **pobj);
1003 extern void nv50_gpuobj_dma_init(struct nouveau_gpuobj *, u32 offset,
1004                                  int class, u64 base, u64 size, int target,
1005                                  int access, u32 type, u32 comp);
1006 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
1007                                      struct drm_file *);
1008 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
1009                                      struct drm_file *);
1010
1011 /* nouveau_irq.c */
1012 extern int         nouveau_irq_init(struct drm_device *);
1013 extern void        nouveau_irq_fini(struct drm_device *);
1014 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
1015 extern void        nouveau_irq_register(struct drm_device *, int status_bit,
1016                                         void (*)(struct drm_device *));
1017 extern void        nouveau_irq_unregister(struct drm_device *, int status_bit);
1018 extern void        nouveau_irq_preinstall(struct drm_device *);
1019 extern int         nouveau_irq_postinstall(struct drm_device *);
1020 extern void        nouveau_irq_uninstall(struct drm_device *);
1021
1022 /* nouveau_sgdma.c */
1023 extern int nouveau_sgdma_init(struct drm_device *);
1024 extern void nouveau_sgdma_takedown(struct drm_device *);
1025 extern uint32_t nouveau_sgdma_get_physical(struct drm_device *,
1026                                            uint32_t offset);
1027 extern struct ttm_tt *nouveau_sgdma_create_ttm(struct ttm_bo_device *bdev,
1028                                                unsigned long size,
1029                                                uint32_t page_flags,
1030                                                struct page *dummy_read_page);
1031
1032 /* nouveau_debugfs.c */
1033 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
1034 extern int  nouveau_debugfs_init(struct drm_minor *);
1035 extern void nouveau_debugfs_takedown(struct drm_minor *);
1036 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
1037 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
1038 #else
1039 static inline int
1040 nouveau_debugfs_init(struct drm_minor *minor)
1041 {
1042         return 0;
1043 }
1044
1045 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
1046 {
1047 }
1048
1049 static inline int
1050 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
1051 {
1052         return 0;
1053 }
1054
1055 static inline void
1056 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
1057 {
1058 }
1059 #endif
1060
1061 /* nouveau_dma.c */
1062 extern void nouveau_dma_pre_init(struct nouveau_channel *);
1063 extern int  nouveau_dma_init(struct nouveau_channel *);
1064 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
1065
1066 /* nouveau_acpi.c */
1067 #define ROM_BIOS_PAGE 4096
1068 #if defined(CONFIG_ACPI)
1069 void nouveau_register_dsm_handler(void);
1070 void nouveau_unregister_dsm_handler(void);
1071 void nouveau_switcheroo_optimus_dsm(void);
1072 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
1073 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
1074 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
1075 #else
1076 static inline void nouveau_register_dsm_handler(void) {}
1077 static inline void nouveau_unregister_dsm_handler(void) {}
1078 static inline void nouveau_switcheroo_optimus_dsm(void) {}
1079 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
1080 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
1081 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
1082 #endif
1083
1084 /* nouveau_backlight.c */
1085 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
1086 extern int nouveau_backlight_init(struct drm_device *);
1087 extern void nouveau_backlight_exit(struct drm_device *);
1088 #else
1089 static inline int nouveau_backlight_init(struct drm_device *dev)
1090 {
1091         return 0;
1092 }
1093
1094 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
1095 #endif
1096
1097 /* nouveau_bios.c */
1098 extern int nouveau_bios_init(struct drm_device *);
1099 extern void nouveau_bios_takedown(struct drm_device *dev);
1100 extern int nouveau_run_vbios_init(struct drm_device *);
1101 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
1102                                         struct dcb_entry *, int crtc);
1103 extern void nouveau_bios_init_exec(struct drm_device *, uint16_t table);
1104 extern struct dcb_connector_table_entry *
1105 nouveau_bios_connector_entry(struct drm_device *, int index);
1106 extern u32 get_pll_register(struct drm_device *, enum pll_types);
1107 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
1108                           struct pll_lims *);
1109 extern int nouveau_bios_run_display_table(struct drm_device *, u16 id, int clk,
1110                                           struct dcb_entry *, int crtc);
1111 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
1112 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
1113 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
1114                                          bool *dl, bool *if_is_24bit);
1115 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
1116                           int head, int pxclk);
1117 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
1118                             enum LVDS_script, int pxclk);
1119 bool bios_encoder_match(struct dcb_entry *, u32 hash);
1120
1121 /* nouveau_mxm.c */
1122 int  nouveau_mxm_init(struct drm_device *dev);
1123 void nouveau_mxm_fini(struct drm_device *dev);
1124
1125 /* nouveau_ttm.c */
1126 int nouveau_ttm_global_init(struct drm_nouveau_private *);
1127 void nouveau_ttm_global_release(struct drm_nouveau_private *);
1128 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
1129
1130 /* nouveau_hdmi.c */
1131 void nouveau_hdmi_mode_set(struct drm_encoder *, struct drm_display_mode *);
1132
1133 /* nouveau_dp.c */
1134 int nouveau_dp_auxch(struct nouveau_i2c_chan *auxch, int cmd, int addr,
1135                      uint8_t *data, int data_nr);
1136 bool nouveau_dp_detect(struct drm_encoder *);
1137 bool nouveau_dp_link_train(struct drm_encoder *, u32 datarate);
1138 void nouveau_dp_tu_update(struct drm_device *, int, int, u32, u32);
1139 u8 *nouveau_dp_bios_data(struct drm_device *, struct dcb_entry *, u8 **);
1140
1141 /* nv04_fb.c */
1142 extern int  nv04_fb_vram_init(struct drm_device *);
1143 extern int  nv04_fb_init(struct drm_device *);
1144 extern void nv04_fb_takedown(struct drm_device *);
1145
1146 /* nv10_fb.c */
1147 extern int  nv10_fb_vram_init(struct drm_device *dev);
1148 extern int  nv1a_fb_vram_init(struct drm_device *dev);
1149 extern int  nv10_fb_init(struct drm_device *);
1150 extern void nv10_fb_takedown(struct drm_device *);
1151 extern void nv10_fb_init_tile_region(struct drm_device *dev, int i,
1152                                      uint32_t addr, uint32_t size,
1153                                      uint32_t pitch, uint32_t flags);
1154 extern void nv10_fb_set_tile_region(struct drm_device *dev, int i);
1155 extern void nv10_fb_free_tile_region(struct drm_device *dev, int i);
1156
1157 /* nv30_fb.c */
1158 extern int  nv30_fb_init(struct drm_device *);
1159 extern void nv30_fb_takedown(struct drm_device *);
1160 extern void nv30_fb_init_tile_region(struct drm_device *dev, int i,
1161                                      uint32_t addr, uint32_t size,
1162                                      uint32_t pitch, uint32_t flags);
1163 extern void nv30_fb_free_tile_region(struct drm_device *dev, int i);
1164
1165 /* nv40_fb.c */
1166 extern int  nv40_fb_init(struct drm_device *);
1167 extern void nv40_fb_takedown(struct drm_device *);
1168 extern void nv40_fb_set_tile_region(struct drm_device *dev, int i);
1169
1170 /* nv50_fb.c */
1171 extern int  nv50_fb_init(struct drm_device *);
1172 extern void nv50_fb_takedown(struct drm_device *);
1173 extern void nv50_fb_vm_trap(struct drm_device *, int display);
1174
1175 /* nvc0_fb.c */
1176 extern int  nvc0_fb_init(struct drm_device *);
1177 extern void nvc0_fb_takedown(struct drm_device *);
1178
1179 /* nv04_fifo.c */
1180 extern int  nv04_fifo_init(struct drm_device *);
1181 extern void nv04_fifo_fini(struct drm_device *);
1182 extern void nv04_fifo_disable(struct drm_device *);
1183 extern void nv04_fifo_enable(struct drm_device *);
1184 extern bool nv04_fifo_reassign(struct drm_device *, bool);
1185 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
1186 extern int  nv04_fifo_channel_id(struct drm_device *);
1187 extern int  nv04_fifo_create_context(struct nouveau_channel *);
1188 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
1189 extern int  nv04_fifo_load_context(struct nouveau_channel *);
1190 extern int  nv04_fifo_unload_context(struct drm_device *);
1191 extern void nv04_fifo_isr(struct drm_device *);
1192
1193 /* nv10_fifo.c */
1194 extern int  nv10_fifo_init(struct drm_device *);
1195 extern int  nv10_fifo_channel_id(struct drm_device *);
1196 extern int  nv10_fifo_create_context(struct nouveau_channel *);
1197 extern int  nv10_fifo_load_context(struct nouveau_channel *);
1198 extern int  nv10_fifo_unload_context(struct drm_device *);
1199
1200 /* nv40_fifo.c */
1201 extern int  nv40_fifo_init(struct drm_device *);
1202 extern int  nv40_fifo_create_context(struct nouveau_channel *);
1203 extern int  nv40_fifo_load_context(struct nouveau_channel *);
1204 extern int  nv40_fifo_unload_context(struct drm_device *);
1205
1206 /* nv50_fifo.c */
1207 extern int  nv50_fifo_init(struct drm_device *);
1208 extern void nv50_fifo_takedown(struct drm_device *);
1209 extern int  nv50_fifo_channel_id(struct drm_device *);
1210 extern int  nv50_fifo_create_context(struct nouveau_channel *);
1211 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
1212 extern int  nv50_fifo_load_context(struct nouveau_channel *);
1213 extern int  nv50_fifo_unload_context(struct drm_device *);
1214 extern void nv50_fifo_tlb_flush(struct drm_device *dev);
1215
1216 /* nvc0_fifo.c */
1217 extern int  nvc0_fifo_init(struct drm_device *);
1218 extern void nvc0_fifo_takedown(struct drm_device *);
1219 extern void nvc0_fifo_disable(struct drm_device *);
1220 extern void nvc0_fifo_enable(struct drm_device *);
1221 extern bool nvc0_fifo_reassign(struct drm_device *, bool);
1222 extern bool nvc0_fifo_cache_pull(struct drm_device *, bool);
1223 extern int  nvc0_fifo_channel_id(struct drm_device *);
1224 extern int  nvc0_fifo_create_context(struct nouveau_channel *);
1225 extern void nvc0_fifo_destroy_context(struct nouveau_channel *);
1226 extern int  nvc0_fifo_load_context(struct nouveau_channel *);
1227 extern int  nvc0_fifo_unload_context(struct drm_device *);
1228
1229 /* nv04_graph.c */
1230 extern int  nv04_graph_create(struct drm_device *);
1231 extern int  nv04_graph_object_new(struct nouveau_channel *, int, u32, u16);
1232 extern int  nv04_graph_mthd_page_flip(struct nouveau_channel *chan,
1233                                       u32 class, u32 mthd, u32 data);
1234 extern struct nouveau_bitfield nv04_graph_nsource[];
1235
1236 /* nv10_graph.c */
1237 extern int  nv10_graph_create(struct drm_device *);
1238 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
1239 extern struct nouveau_bitfield nv10_graph_intr[];
1240 extern struct nouveau_bitfield nv10_graph_nstatus[];
1241
1242 /* nv20_graph.c */
1243 extern int  nv20_graph_create(struct drm_device *);
1244
1245 /* nv40_graph.c */
1246 extern int  nv40_graph_create(struct drm_device *);
1247 extern void nv40_grctx_init(struct nouveau_grctx *);
1248
1249 /* nv50_graph.c */
1250 extern int  nv50_graph_create(struct drm_device *);
1251 extern int  nv50_grctx_init(struct nouveau_grctx *);
1252 extern struct nouveau_enum nv50_data_error_names[];
1253 extern int  nv50_graph_isr_chid(struct drm_device *dev, u64 inst);
1254
1255 /* nvc0_graph.c */
1256 extern int  nvc0_graph_create(struct drm_device *);
1257 extern int  nvc0_graph_isr_chid(struct drm_device *dev, u64 inst);
1258
1259 /* nv84_crypt.c */
1260 extern int  nv84_crypt_create(struct drm_device *);
1261
1262 /* nv98_crypt.c */
1263 extern int  nv98_crypt_create(struct drm_device *dev);
1264
1265 /* nva3_copy.c */
1266 extern int  nva3_copy_create(struct drm_device *dev);
1267
1268 /* nvc0_copy.c */
1269 extern int  nvc0_copy_create(struct drm_device *dev, int engine);
1270
1271 /* nv31_mpeg.c */
1272 extern int  nv31_mpeg_create(struct drm_device *dev);
1273
1274 /* nv50_mpeg.c */
1275 extern int  nv50_mpeg_create(struct drm_device *dev);
1276
1277 /* nv84_bsp.c */
1278 /* nv98_bsp.c */
1279 extern int  nv84_bsp_create(struct drm_device *dev);
1280
1281 /* nv84_vp.c */
1282 /* nv98_vp.c */
1283 extern int  nv84_vp_create(struct drm_device *dev);
1284
1285 /* nv98_ppp.c */
1286 extern int  nv98_ppp_create(struct drm_device *dev);
1287
1288 /* nv04_instmem.c */
1289 extern int  nv04_instmem_init(struct drm_device *);
1290 extern void nv04_instmem_takedown(struct drm_device *);
1291 extern int  nv04_instmem_suspend(struct drm_device *);
1292 extern void nv04_instmem_resume(struct drm_device *);
1293 extern int  nv04_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1294                              u32 size, u32 align);
1295 extern void nv04_instmem_put(struct nouveau_gpuobj *);
1296 extern int  nv04_instmem_map(struct nouveau_gpuobj *);
1297 extern void nv04_instmem_unmap(struct nouveau_gpuobj *);
1298 extern void nv04_instmem_flush(struct drm_device *);
1299
1300 /* nv50_instmem.c */
1301 extern int  nv50_instmem_init(struct drm_device *);
1302 extern void nv50_instmem_takedown(struct drm_device *);
1303 extern int  nv50_instmem_suspend(struct drm_device *);
1304 extern void nv50_instmem_resume(struct drm_device *);
1305 extern int  nv50_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1306                              u32 size, u32 align);
1307 extern void nv50_instmem_put(struct nouveau_gpuobj *);
1308 extern int  nv50_instmem_map(struct nouveau_gpuobj *);
1309 extern void nv50_instmem_unmap(struct nouveau_gpuobj *);
1310 extern void nv50_instmem_flush(struct drm_device *);
1311 extern void nv84_instmem_flush(struct drm_device *);
1312
1313 /* nvc0_instmem.c */
1314 extern int  nvc0_instmem_init(struct drm_device *);
1315 extern void nvc0_instmem_takedown(struct drm_device *);
1316 extern int  nvc0_instmem_suspend(struct drm_device *);
1317 extern void nvc0_instmem_resume(struct drm_device *);
1318
1319 /* nv04_mc.c */
1320 extern int  nv04_mc_init(struct drm_device *);
1321 extern void nv04_mc_takedown(struct drm_device *);
1322
1323 /* nv40_mc.c */
1324 extern int  nv40_mc_init(struct drm_device *);
1325 extern void nv40_mc_takedown(struct drm_device *);
1326
1327 /* nv50_mc.c */
1328 extern int  nv50_mc_init(struct drm_device *);
1329 extern void nv50_mc_takedown(struct drm_device *);
1330
1331 /* nv04_timer.c */
1332 extern int  nv04_timer_init(struct drm_device *);
1333 extern uint64_t nv04_timer_read(struct drm_device *);
1334 extern void nv04_timer_takedown(struct drm_device *);
1335
1336 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1337                                  unsigned long arg);
1338
1339 /* nv04_dac.c */
1340 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1341 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1342 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1343 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1344 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1345
1346 /* nv04_dfp.c */
1347 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1348 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1349 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1350                                int head, bool dl);
1351 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1352 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1353
1354 /* nv04_tv.c */
1355 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1356 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1357
1358 /* nv17_tv.c */
1359 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1360
1361 /* nv04_display.c */
1362 extern int nv04_display_early_init(struct drm_device *);
1363 extern void nv04_display_late_takedown(struct drm_device *);
1364 extern int nv04_display_create(struct drm_device *);
1365 extern void nv04_display_destroy(struct drm_device *);
1366 extern int nv04_display_init(struct drm_device *);
1367 extern void nv04_display_fini(struct drm_device *);
1368
1369 /* nvd0_display.c */
1370 extern int nvd0_display_create(struct drm_device *);
1371 extern void nvd0_display_destroy(struct drm_device *);
1372 extern int nvd0_display_init(struct drm_device *);
1373 extern void nvd0_display_fini(struct drm_device *);
1374 struct nouveau_bo *nvd0_display_crtc_sema(struct drm_device *, int crtc);
1375 void nvd0_display_flip_stop(struct drm_crtc *);
1376 int nvd0_display_flip_next(struct drm_crtc *, struct drm_framebuffer *,
1377                            struct nouveau_channel *, u32 swap_interval);
1378
1379 /* nv04_crtc.c */
1380 extern int nv04_crtc_create(struct drm_device *, int index);
1381
1382 /* nouveau_bo.c */
1383 extern struct ttm_bo_driver nouveau_bo_driver;
1384 extern int nouveau_bo_new(struct drm_device *, int size, int align,
1385                           uint32_t flags, uint32_t tile_mode,
1386                           uint32_t tile_flags, struct nouveau_bo **);
1387 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1388 extern int nouveau_bo_unpin(struct nouveau_bo *);
1389 extern int nouveau_bo_map(struct nouveau_bo *);
1390 extern void nouveau_bo_unmap(struct nouveau_bo *);
1391 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1392                                      uint32_t busy);
1393 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1394 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1395 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1396 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1397 extern void nouveau_bo_fence(struct nouveau_bo *, struct nouveau_fence *);
1398 extern int nouveau_bo_validate(struct nouveau_bo *, bool interruptible,
1399                                bool no_wait_reserve, bool no_wait_gpu);
1400
1401 extern struct nouveau_vma *
1402 nouveau_bo_vma_find(struct nouveau_bo *, struct nouveau_vm *);
1403 extern int  nouveau_bo_vma_add(struct nouveau_bo *, struct nouveau_vm *,
1404                                struct nouveau_vma *);
1405 extern void nouveau_bo_vma_del(struct nouveau_bo *, struct nouveau_vma *);
1406
1407 /* nouveau_fence.c */
1408 struct nouveau_fence;
1409 extern int nouveau_fence_init(struct drm_device *);
1410 extern void nouveau_fence_fini(struct drm_device *);
1411 extern int nouveau_fence_channel_init(struct nouveau_channel *);
1412 extern void nouveau_fence_channel_fini(struct nouveau_channel *);
1413 extern void nouveau_fence_update(struct nouveau_channel *);
1414 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1415                              bool emit);
1416 extern int nouveau_fence_emit(struct nouveau_fence *);
1417 extern void nouveau_fence_work(struct nouveau_fence *fence,
1418                                void (*work)(void *priv, bool signalled),
1419                                void *priv);
1420 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1421
1422 extern bool __nouveau_fence_signalled(void *obj, void *arg);
1423 extern int __nouveau_fence_wait(void *obj, void *arg, bool lazy, bool intr);
1424 extern int __nouveau_fence_flush(void *obj, void *arg);
1425 extern void __nouveau_fence_unref(void **obj);
1426 extern void *__nouveau_fence_ref(void *obj);
1427
1428 static inline bool nouveau_fence_signalled(struct nouveau_fence *obj)
1429 {
1430         return __nouveau_fence_signalled(obj, NULL);
1431 }
1432 static inline int
1433 nouveau_fence_wait(struct nouveau_fence *obj, bool lazy, bool intr)
1434 {
1435         return __nouveau_fence_wait(obj, NULL, lazy, intr);
1436 }
1437 extern int nouveau_fence_sync(struct nouveau_fence *, struct nouveau_channel *);
1438 static inline int nouveau_fence_flush(struct nouveau_fence *obj)
1439 {
1440         return __nouveau_fence_flush(obj, NULL);
1441 }
1442 static inline void nouveau_fence_unref(struct nouveau_fence **obj)
1443 {
1444         __nouveau_fence_unref((void **)obj);
1445 }
1446 static inline struct nouveau_fence *nouveau_fence_ref(struct nouveau_fence *obj)
1447 {
1448         return __nouveau_fence_ref(obj);
1449 }
1450
1451 /* nouveau_gem.c */
1452 extern int nouveau_gem_new(struct drm_device *, int size, int align,
1453                            uint32_t domain, uint32_t tile_mode,
1454                            uint32_t tile_flags, struct nouveau_bo **);
1455 extern int nouveau_gem_object_new(struct drm_gem_object *);
1456 extern void nouveau_gem_object_del(struct drm_gem_object *);
1457 extern int nouveau_gem_object_open(struct drm_gem_object *, struct drm_file *);
1458 extern void nouveau_gem_object_close(struct drm_gem_object *,
1459                                      struct drm_file *);
1460 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1461                                  struct drm_file *);
1462 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1463                                      struct drm_file *);
1464 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1465                                       struct drm_file *);
1466 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1467                                       struct drm_file *);
1468 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1469                                   struct drm_file *);
1470
1471 /* nouveau_display.c */
1472 int nouveau_display_create(struct drm_device *dev);
1473 void nouveau_display_destroy(struct drm_device *dev);
1474 int nouveau_display_init(struct drm_device *dev);
1475 void nouveau_display_fini(struct drm_device *dev);
1476 int nouveau_vblank_enable(struct drm_device *dev, int crtc);
1477 void nouveau_vblank_disable(struct drm_device *dev, int crtc);
1478 int nouveau_crtc_page_flip(struct drm_crtc *crtc, struct drm_framebuffer *fb,
1479                            struct drm_pending_vblank_event *event);
1480 int nouveau_finish_page_flip(struct nouveau_channel *,
1481                              struct nouveau_page_flip_state *);
1482 int nouveau_display_dumb_create(struct drm_file *, struct drm_device *,
1483                                 struct drm_mode_create_dumb *args);
1484 int nouveau_display_dumb_map_offset(struct drm_file *, struct drm_device *,
1485                                     uint32_t handle, uint64_t *offset);
1486 int nouveau_display_dumb_destroy(struct drm_file *, struct drm_device *,
1487                                  uint32_t handle);
1488
1489 /* nv10_gpio.c */
1490 int nv10_gpio_init(struct drm_device *dev);
1491 void nv10_gpio_fini(struct drm_device *dev);
1492 int nv10_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1493 int nv10_gpio_sense(struct drm_device *dev, int line);
1494 void nv10_gpio_irq_enable(struct drm_device *, int line, bool on);
1495
1496 /* nv50_gpio.c */
1497 int nv50_gpio_init(struct drm_device *dev);
1498 void nv50_gpio_fini(struct drm_device *dev);
1499 int nv50_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1500 int nv50_gpio_sense(struct drm_device *dev, int line);
1501 void nv50_gpio_irq_enable(struct drm_device *, int line, bool on);
1502 int nvd0_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1503 int nvd0_gpio_sense(struct drm_device *dev, int line);
1504
1505 /* nv50_calc.c */
1506 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1507                   int *N1, int *M1, int *N2, int *M2, int *P);
1508 int nva3_calc_pll(struct drm_device *, struct pll_lims *,
1509                   int clk, int *N, int *fN, int *M, int *P);
1510
1511 #ifndef ioread32_native
1512 #ifdef __BIG_ENDIAN
1513 #define ioread16_native ioread16be
1514 #define iowrite16_native iowrite16be
1515 #define ioread32_native  ioread32be
1516 #define iowrite32_native iowrite32be
1517 #else /* def __BIG_ENDIAN */
1518 #define ioread16_native ioread16
1519 #define iowrite16_native iowrite16
1520 #define ioread32_native  ioread32
1521 #define iowrite32_native iowrite32
1522 #endif /* def __BIG_ENDIAN else */
1523 #endif /* !ioread32_native */
1524
1525 /* channel control reg access */
1526 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1527 {
1528         return ioread32_native(chan->user + reg);
1529 }
1530
1531 static inline void nvchan_wr32(struct nouveau_channel *chan,
1532                                                         unsigned reg, u32 val)
1533 {
1534         iowrite32_native(val, chan->user + reg);
1535 }
1536
1537 /* register access */
1538 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1539 {
1540         struct drm_nouveau_private *dev_priv = dev->dev_private;
1541         return ioread32_native(dev_priv->mmio + reg);
1542 }
1543
1544 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1545 {
1546         struct drm_nouveau_private *dev_priv = dev->dev_private;
1547         iowrite32_native(val, dev_priv->mmio + reg);
1548 }
1549
1550 static inline u32 nv_mask(struct drm_device *dev, u32 reg, u32 mask, u32 val)
1551 {
1552         u32 tmp = nv_rd32(dev, reg);
1553         nv_wr32(dev, reg, (tmp & ~mask) | val);
1554         return tmp;
1555 }
1556
1557 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1558 {
1559         struct drm_nouveau_private *dev_priv = dev->dev_private;
1560         return ioread8(dev_priv->mmio + reg);
1561 }
1562
1563 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1564 {
1565         struct drm_nouveau_private *dev_priv = dev->dev_private;
1566         iowrite8(val, dev_priv->mmio + reg);
1567 }
1568
1569 #define nv_wait(dev, reg, mask, val) \
1570         nouveau_wait_eq(dev, 2000000000ULL, (reg), (mask), (val))
1571 #define nv_wait_ne(dev, reg, mask, val) \
1572         nouveau_wait_ne(dev, 2000000000ULL, (reg), (mask), (val))
1573 #define nv_wait_cb(dev, func, data) \
1574         nouveau_wait_cb(dev, 2000000000ULL, (func), (data))
1575
1576 /* PRAMIN access */
1577 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1578 {
1579         struct drm_nouveau_private *dev_priv = dev->dev_private;
1580         return ioread32_native(dev_priv->ramin + offset);
1581 }
1582
1583 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1584 {
1585         struct drm_nouveau_private *dev_priv = dev->dev_private;
1586         iowrite32_native(val, dev_priv->ramin + offset);
1587 }
1588
1589 /* object access */
1590 extern u32 nv_ro32(struct nouveau_gpuobj *, u32 offset);
1591 extern void nv_wo32(struct nouveau_gpuobj *, u32 offset, u32 val);
1592
1593 /*
1594  * Logging
1595  * Argument d is (struct drm_device *).
1596  */
1597 #define NV_PRINTK(level, d, fmt, arg...) \
1598         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1599                                         pci_name(d->pdev), ##arg)
1600 #ifndef NV_DEBUG_NOTRACE
1601 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1602         if (drm_debug & DRM_UT_DRIVER) {                                       \
1603                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1604                           __LINE__, ##arg);                                    \
1605         }                                                                      \
1606 } while (0)
1607 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1608         if (drm_debug & DRM_UT_KMS) {                                          \
1609                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1610                           __LINE__, ##arg);                                    \
1611         }                                                                      \
1612 } while (0)
1613 #else
1614 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1615         if (drm_debug & DRM_UT_DRIVER)                                         \
1616                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1617 } while (0)
1618 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1619         if (drm_debug & DRM_UT_KMS)                                            \
1620                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1621 } while (0)
1622 #endif
1623 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1624 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1625 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1626 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1627 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1628 #define NV_WARNONCE(d, fmt, arg...) do {                                       \
1629         static int _warned = 0;                                                \
1630         if (!_warned) {                                                        \
1631                 NV_WARN(d, fmt, ##arg);                                        \
1632                 _warned = 1;                                                   \
1633         }                                                                      \
1634 } while(0)
1635
1636 /* nouveau_reg_debug bitmask */
1637 enum {
1638         NOUVEAU_REG_DEBUG_MC             = 0x1,
1639         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1640         NOUVEAU_REG_DEBUG_FB             = 0x4,
1641         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1642         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1643         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1644         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1645         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1646         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1647         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1648         NOUVEAU_REG_DEBUG_AUXCH          = 0x400
1649 };
1650
1651 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1652         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1653                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1654 } while (0)
1655
1656 static inline bool
1657 nv_two_heads(struct drm_device *dev)
1658 {
1659         struct drm_nouveau_private *dev_priv = dev->dev_private;
1660         const int impl = dev->pci_device & 0x0ff0;
1661
1662         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1663             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1664                 return true;
1665
1666         return false;
1667 }
1668
1669 static inline bool
1670 nv_gf4_disp_arch(struct drm_device *dev)
1671 {
1672         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1673 }
1674
1675 static inline bool
1676 nv_two_reg_pll(struct drm_device *dev)
1677 {
1678         struct drm_nouveau_private *dev_priv = dev->dev_private;
1679         const int impl = dev->pci_device & 0x0ff0;
1680
1681         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1682                 return true;
1683         return false;
1684 }
1685
1686 static inline bool
1687 nv_match_device(struct drm_device *dev, unsigned device,
1688                 unsigned sub_vendor, unsigned sub_device)
1689 {
1690         return dev->pdev->device == device &&
1691                 dev->pdev->subsystem_vendor == sub_vendor &&
1692                 dev->pdev->subsystem_device == sub_device;
1693 }
1694
1695 static inline void *
1696 nv_engine(struct drm_device *dev, int engine)
1697 {
1698         struct drm_nouveau_private *dev_priv = dev->dev_private;
1699         return (void *)dev_priv->eng[engine];
1700 }
1701
1702 /* returns 1 if device is one of the nv4x using the 0x4497 object class,
1703  * helpful to determine a number of other hardware features
1704  */
1705 static inline int
1706 nv44_graph_class(struct drm_device *dev)
1707 {
1708         struct drm_nouveau_private *dev_priv = dev->dev_private;
1709
1710         if ((dev_priv->chipset & 0xf0) == 0x60)
1711                 return 1;
1712
1713         return !(0x0baf & (1 << (dev_priv->chipset & 0x0f)));
1714 }
1715
1716 /* memory type/access flags, do not match hardware values */
1717 #define NV_MEM_ACCESS_RO  1
1718 #define NV_MEM_ACCESS_WO  2
1719 #define NV_MEM_ACCESS_RW (NV_MEM_ACCESS_RO | NV_MEM_ACCESS_WO)
1720 #define NV_MEM_ACCESS_SYS 4
1721 #define NV_MEM_ACCESS_VM  8
1722
1723 #define NV_MEM_TARGET_VRAM        0
1724 #define NV_MEM_TARGET_PCI         1
1725 #define NV_MEM_TARGET_PCI_NOSNOOP 2
1726 #define NV_MEM_TARGET_VM          3
1727 #define NV_MEM_TARGET_GART        4
1728
1729 #define NV_MEM_TYPE_VM 0x7f
1730 #define NV_MEM_COMP_VM 0x03
1731
1732 /* NV_SW object class */
1733 #define NV_SW                                                        0x0000506e
1734 #define NV_SW_DMA_SEMAPHORE                                          0x00000060
1735 #define NV_SW_SEMAPHORE_OFFSET                                       0x00000064
1736 #define NV_SW_SEMAPHORE_ACQUIRE                                      0x00000068
1737 #define NV_SW_SEMAPHORE_RELEASE                                      0x0000006c
1738 #define NV_SW_YIELD                                                  0x00000080
1739 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1740 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1741 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1742 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1743 #define NV_SW_PAGE_FLIP                                              0x00000500
1744
1745 #endif /* __NOUVEAU_DRV_H__ */