drivers/gpu/drm/nouveau/core/subdev/pwr/memx.c

   1 #ifndef __NVKM_PWR_MEMX_H__
   2 #define __NVKM_PWR_MEMX_H__
   3
   4 #include "priv.h"
   5
   6 struct nouveau_memx {
   7         struct nouveau_pwr *ppwr;
   8         u32 base;
   9         u32 size;
  10         struct {
  11                 u32 mthd;
  12                 u32 size;
  13                 u32 data[64];
  14         } c;
  15 };
  16
  17 static void
  18 memx_out(struct nouveau_memx *memx)
  19 {
  20         struct nouveau_pwr *ppwr = memx->ppwr;
  21         int i;
  22
  23         if (memx->c.size) {
  24                 nv_wr32(ppwr, 0x10a1c4, (memx->c.size << 16) | memx->c.mthd);
  25                 for (i = 0; i < memx->c.size; i++)
  26                         nv_wr32(ppwr, 0x10a1c4, memx->c.data[i]);
  27                 memx->c.size = 0;
  28         }
  29 }
  30
  31 static void
  32 memx_cmd(struct nouveau_memx *memx, u32 mthd, u32 size, u32 data[])
  33 {
  34         if ((memx->c.size + size >= ARRAY_SIZE(memx->c.data)) ||
  35             (memx->c.size && memx->c.mthd != mthd))
  36                 memx_out(memx);
  37         memcpy(&memx->c.data[memx->c.size], data, size * sizeof(data[0]));
  38         memx->c.size += size;
  39         memx->c.mthd  = mthd;
  40 }
  41
  42 int
  43 nouveau_memx_init(struct nouveau_pwr *ppwr, struct nouveau_memx **pmemx)
  44 {
  45         struct nouveau_memx *memx;
  46         u32 reply[2];
  47         int ret;
  48
  49         ret = ppwr->message(ppwr, reply, PROC_MEMX, MEMX_MSG_INFO, 0, 0);
  50         if (ret)
  51                 return ret;
  52
  53         memx = *pmemx = kzalloc(sizeof(*memx), GFP_KERNEL);
  54         if (!memx)
  55                 return -ENOMEM;
  56         memx->ppwr = ppwr;
  57         memx->base = reply[0];
  58         memx->size = reply[1];
  59
  60         /* acquire data segment access */
  61         do {
  62                 nv_wr32(ppwr, 0x10a580, 0x00000003);
  63         } while (nv_rd32(ppwr, 0x10a580) != 0x00000003);
  64         nv_wr32(ppwr, 0x10a1c0, 0x01000000 | memx->base);
  65         nv_wr32(ppwr, 0x10a1c4, 0x00010000 | MEMX_ENTER);
  66         nv_wr32(ppwr, 0x10a1c4, 0x00000000);
  67         return 0;
  68 }
  69
  70 int
  71 nouveau_memx_fini(struct nouveau_memx **pmemx, bool exec)
  72 {
  73         struct nouveau_memx *memx = *pmemx;
  74         struct nouveau_pwr *ppwr = memx->ppwr;
  75         u32 finish, reply[2];
  76
  77         /* flush the cache... */
  78         memx_out(memx);
  79
  80         /* release data segment access */
  81         nv_wr32(ppwr, 0x10a1c4, 0x00000000 | MEMX_LEAVE);
  82         finish = nv_rd32(ppwr, 0x10a1c0) & 0x00ffffff;
  83         nv_wr32(ppwr, 0x10a580, 0x00000000);
  84
  85         /* call MEMX process to execute the script, and wait for reply */
  86         if (exec) {
  87                 ppwr->message(ppwr, reply, PROC_MEMX, MEMX_MSG_EXEC,
  88                                  memx->base, finish);
  89         }
  90
  91         kfree(memx);
  92         return 0;
  93 }
  94
  95 void
  96 nouveau_memx_wr32(struct nouveau_memx *memx, u32 addr, u32 data)
  97 {
  98         nv_debug(memx->ppwr, "R[%06x] = 0x%08x\n", addr, data);
  99         memx_cmd(memx, MEMX_WR32, 2, (u32[]){ addr, data });
 100 }
 101
 102 void
 103 nouveau_memx_wait(struct nouveau_memx *memx,
 104                   u32 addr, u32 mask, u32 data, u32 nsec)
 105 {
 106         nv_debug(memx->ppwr, "R[%06x] & 0x%08x == 0x%08x, %d us\n",
 107                                 addr, mask, data, nsec);
 108         memx_cmd(memx, MEMX_WAIT, 4, (u32[]){ addr, ~mask, data, nsec });
 109         memx_out(memx); /* fuc can't handle multiple */
 110 }
 111
 112 void
 113 nouveau_memx_nsec(struct nouveau_memx *memx, u32 nsec)
 114 {
 115         nv_debug(memx->ppwr, "    DELAY = %d ns\n", nsec);
 116         memx_cmd(memx, MEMX_DELAY, 1, (u32[]){ nsec });
 117         memx_out(memx); /* fuc can't handle multiple */
 118 }
 119
 120 #endif