drivers/gpu/drm/msm/mdp/mdp5/mdp5_ctl.h

   1 /*
   2  * Copyright (c) 2014 The Linux Foundation. All rights reserved.
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License version 2 and
   6  * only version 2 as published by the Free Software Foundation.
   7  *
   8  * This program is distributed in the hope that it will be useful,
   9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  11  * GNU General Public License for more details.
  12  */
  13
  14 #ifndef __MDP5_CTL_H__
  15 #define __MDP5_CTL_H__
  16
  17 #include "msm_drv.h"
  18
  19 /*
  20  * CTL Manager prototypes:
  21  * mdp5_ctlm_init() returns a ctlm (CTL Manager) handler,
  22  * which is then used to call the other mdp5_ctlm_*(ctlm, ...) functions.
  23  */
  24 struct mdp5_ctl_manager;
  25 struct mdp5_ctl_manager *mdp5_ctlm_init(struct drm_device *dev,
  26                 void __iomem *mmio_base, const struct mdp5_cfg_hw *hw_cfg);
  27 void mdp5_ctlm_hw_reset(struct mdp5_ctl_manager *ctlm);
  28 void mdp5_ctlm_destroy(struct mdp5_ctl_manager *ctlm);
  29
  30 /*
  31  * CTL prototypes:
  32  * mdp5_ctl_request(ctlm, ...) returns a ctl (CTL resource) handler,
  33  * which is then used to call the other mdp5_ctl_*(ctl, ...) functions.
  34  */
  35 struct mdp5_ctl *mdp5_ctlm_request(struct mdp5_ctl_manager *ctlm, struct drm_crtc *crtc);
  36
  37 int mdp5_ctl_set_intf(struct mdp5_ctl *ctl, int intf);
  38
  39 int mdp5_ctl_set_cursor(struct mdp5_ctl *ctl, bool enable);
  40
  41 /* @blend_cfg: see LM blender config definition below */
  42 int mdp5_ctl_blend(struct mdp5_ctl *ctl, u32 lm, u32 blend_cfg);
  43
  44 /* @flush_mask: see CTL flush masks definitions below */
  45 int mdp5_ctl_commit(struct mdp5_ctl *ctl, u32 flush_mask);
  46 u32 mdp5_ctl_get_flush(struct mdp5_ctl *ctl);
  47
  48 void mdp5_ctl_release(struct mdp5_ctl *ctl);
  49
  50 /*
  51  * blend_cfg (LM blender config):
  52  *
  53  * The function below allows the caller of mdp5_ctl_blend() to specify how pipes
  54  * are being blended according to their stage (z-order), through @blend_cfg arg.
  55  */
  56 static inline u32 mdp_ctl_blend_mask(enum mdp5_pipe pipe,
  57                 enum mdp_mixer_stage_id stage)
  58 {
  59         switch (pipe) {
  60         case SSPP_VIG0: return MDP5_CTL_LAYER_REG_VIG0(stage);
  61         case SSPP_VIG1: return MDP5_CTL_LAYER_REG_VIG1(stage);
  62         case SSPP_VIG2: return MDP5_CTL_LAYER_REG_VIG2(stage);
  63         case SSPP_RGB0: return MDP5_CTL_LAYER_REG_RGB0(stage);
  64         case SSPP_RGB1: return MDP5_CTL_LAYER_REG_RGB1(stage);
  65         case SSPP_RGB2: return MDP5_CTL_LAYER_REG_RGB2(stage);
  66         case SSPP_DMA0: return MDP5_CTL_LAYER_REG_DMA0(stage);
  67         case SSPP_DMA1: return MDP5_CTL_LAYER_REG_DMA1(stage);
  68         case SSPP_VIG3: return MDP5_CTL_LAYER_REG_VIG3(stage);
  69         case SSPP_RGB3: return MDP5_CTL_LAYER_REG_RGB3(stage);
  70         default:        return 0;
  71         }
  72 }
  73
  74 /*
  75  * flush_mask (CTL flush masks):
  76  *
  77  * The following functions allow each DRM entity to get and store
  78  * their own flush mask.
  79  * Once stored, these masks will then be accessed through each DRM's
  80  * interface and used by the caller of mdp5_ctl_commit() to specify
  81  * which block(s) need to be flushed through @flush_mask parameter.
  82  */
  83
  84 #define MDP5_CTL_FLUSH_CURSOR_DUMMY     0x80000000
  85
  86 static inline u32 mdp_ctl_flush_mask_cursor(int cursor_id)
  87 {
  88         /* TODO: use id once multiple cursor support is present */
  89         (void)cursor_id;
  90
  91         return MDP5_CTL_FLUSH_CURSOR_DUMMY;
  92 }
  93
  94 static inline u32 mdp_ctl_flush_mask_lm(int lm)
  95 {
  96         switch (lm) {
  97         case 0:  return MDP5_CTL_FLUSH_LM0;
  98         case 1:  return MDP5_CTL_FLUSH_LM1;
  99         case 2:  return MDP5_CTL_FLUSH_LM2;
 100         case 5:  return MDP5_CTL_FLUSH_LM5;
 101         default: return 0;
 102         }
 103 }
 104
 105 static inline u32 mdp_ctl_flush_mask_pipe(enum mdp5_pipe pipe)
 106 {
 107         switch (pipe) {
 108         case SSPP_VIG0: return MDP5_CTL_FLUSH_VIG0;
 109         case SSPP_VIG1: return MDP5_CTL_FLUSH_VIG1;
 110         case SSPP_VIG2: return MDP5_CTL_FLUSH_VIG2;
 111         case SSPP_RGB0: return MDP5_CTL_FLUSH_RGB0;
 112         case SSPP_RGB1: return MDP5_CTL_FLUSH_RGB1;
 113         case SSPP_RGB2: return MDP5_CTL_FLUSH_RGB2;
 114         case SSPP_DMA0: return MDP5_CTL_FLUSH_DMA0;
 115         case SSPP_DMA1: return MDP5_CTL_FLUSH_DMA1;
 116         case SSPP_VIG3: return MDP5_CTL_FLUSH_VIG3;
 117         case SSPP_RGB3: return MDP5_CTL_FLUSH_RGB3;
 118         default:        return 0;
 119         }
 120 }
 121
 122 #endif /* __MDP5_CTL_H__ */