drivers/gpu/drm/i915/intel_drv.h

   1 /*
   2  * Copyright (c) 2006 Dave Airlie <airlied@linux.ie>
   3  * Copyright (c) 2007-2008 Intel Corporation
   4  *   Jesse Barnes <jesse.barnes@intel.com>
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the next
  14  * paragraph) shall be included in all copies or substantial portions of the
  15  * Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  18  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  19  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  20  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  21  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  22  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  23  * IN THE SOFTWARE.
  24  */
  25 #ifndef __INTEL_DRV_H__
  26 #define __INTEL_DRV_H__
  27
  28 #include <linux/async.h>
  29 #include <linux/i2c.h>
  30 #include <linux/hdmi.h>
  31 #include <drm/i915_drm.h>
  32 #include "i915_drv.h"
  33 #include <drm/drm_crtc.h>
  34 #include <drm/drm_crtc_helper.h>
  35 #include <drm/drm_fb_helper.h>
  36 #include <drm/drm_dp_mst_helper.h>
  37 #include <drm/drm_rect.h>
  38
  39 #define DIV_ROUND_CLOSEST_ULL(ll, d)    \
  40 ({ unsigned long long _tmp = (ll)+(d)/2; do_div(_tmp, d); _tmp; })
  41
  42 /**
  43  * _wait_for - magic (register) wait macro
  44  *
  45  * Does the right thing for modeset paths when run under kdgb or similar atomic
  46  * contexts. Note that it's important that we check the condition again after
  47  * having timed out, since the timeout could be due to preemption or similar and
  48  * we've never had a chance to check the condition before the timeout.
  49  */
  50 #define _wait_for(COND, MS, W) ({ \
  51         unsigned long timeout__ = jiffies + msecs_to_jiffies(MS) + 1;   \
  52         int ret__ = 0;                                                  \
  53         while (!(COND)) {                                               \
  54                 if (time_after(jiffies, timeout__)) {                   \
  55                         if (!(COND))                                    \
  56                                 ret__ = -ETIMEDOUT;                     \
  57                         break;                                          \
  58                 }                                                       \
  59                 if (W && drm_can_sleep())  {                            \
  60                         msleep(W);                                      \
  61                 } else {                                                \
  62                         cpu_relax();                                    \
  63                 }                                                       \
  64         }                                                               \
  65         ret__;                                                          \
  66 })
  67
  68 #define wait_for(COND, MS) _wait_for(COND, MS, 1)
  69 #define wait_for_atomic(COND, MS) _wait_for(COND, MS, 0)
  70 #define wait_for_atomic_us(COND, US) _wait_for((COND), \
  71                                                DIV_ROUND_UP((US), 1000), 0)
  72
  73 #define KHz(x) (1000 * (x))
  74 #define MHz(x) KHz(1000 * (x))
  75
  76 /*
  77  * Display related stuff
  78  */
  79
  80 /* store information about an Ixxx DVO */
  81 /* The i830->i865 use multiple DVOs with multiple i2cs */
  82 /* the i915, i945 have a single sDVO i2c bus - which is different */
  83 #define MAX_OUTPUTS 6
  84 /* maximum connectors per crtcs in the mode set */
  85
  86 /* Maximum cursor sizes */
  87 #define GEN2_CURSOR_WIDTH 64
  88 #define GEN2_CURSOR_HEIGHT 64
  89 #define MAX_CURSOR_WIDTH 256
  90 #define MAX_CURSOR_HEIGHT 256
  91
  92 #define INTEL_I2C_BUS_DVO 1
  93 #define INTEL_I2C_BUS_SDVO 2
  94
  95 /* these are outputs from the chip - integrated only
  96    external chips are via DVO or SDVO output */
  97 enum intel_output_type {
  98         INTEL_OUTPUT_UNUSED = 0,
  99         INTEL_OUTPUT_ANALOG = 1,
 100         INTEL_OUTPUT_DVO = 2,
 101         INTEL_OUTPUT_SDVO = 3,
 102         INTEL_OUTPUT_LVDS = 4,
 103         INTEL_OUTPUT_TVOUT = 5,
 104         INTEL_OUTPUT_HDMI = 6,
 105         INTEL_OUTPUT_DISPLAYPORT = 7,
 106         INTEL_OUTPUT_EDP = 8,
 107         INTEL_OUTPUT_DSI = 9,
 108         INTEL_OUTPUT_UNKNOWN = 10,
 109         INTEL_OUTPUT_DP_MST = 11,
 110 };
 111
 112 #define INTEL_DVO_CHIP_NONE 0
 113 #define INTEL_DVO_CHIP_LVDS 1
 114 #define INTEL_DVO_CHIP_TMDS 2
 115 #define INTEL_DVO_CHIP_TVOUT 4
 116
 117 #define INTEL_DSI_VIDEO_MODE    0
 118 #define INTEL_DSI_COMMAND_MODE  1
 119
 120 struct intel_framebuffer {
 121         struct drm_framebuffer base;
 122         struct drm_i915_gem_object *obj;
 123 };
 124
 125 struct intel_fbdev {
 126         struct drm_fb_helper helper;
 127         struct intel_framebuffer *fb;
 128         struct list_head fbdev_list;
 129         struct drm_display_mode *our_mode;
 130         int preferred_bpp;
 131 };
 132
 133 struct intel_encoder {
 134         struct drm_encoder base;
 135         /*
 136          * The new crtc this encoder will be driven from. Only differs from
 137          * base->crtc while a modeset is in progress.
 138          */
 139         struct intel_crtc *new_crtc;
 140
 141         enum intel_output_type type;
 142         unsigned int cloneable;
 143         bool connectors_active;
 144         void (*hot_plug)(struct intel_encoder *);
 145         bool (*compute_config)(struct intel_encoder *,
 146                                struct intel_crtc_config *);
 147         void (*pre_pll_enable)(struct intel_encoder *);
 148         void (*pre_enable)(struct intel_encoder *);
 149         void (*enable)(struct intel_encoder *);
 150         void (*mode_set)(struct intel_encoder *intel_encoder);
 151         void (*disable)(struct intel_encoder *);
 152         void (*post_disable)(struct intel_encoder *);
 153         /* Read out the current hw state of this connector, returning true if
 154          * the encoder is active. If the encoder is enabled it also set the pipe
 155          * it is connected to in the pipe parameter. */
 156         bool (*get_hw_state)(struct intel_encoder *, enum pipe *pipe);
 157         /* Reconstructs the equivalent mode flags for the current hardware
 158          * state. This must be called _after_ display->get_pipe_config has
 159          * pre-filled the pipe config. Note that intel_encoder->base.crtc must
 160          * be set correctly before calling this function. */
 161         void (*get_config)(struct intel_encoder *,
 162                            struct intel_crtc_config *pipe_config);
 163         /*
 164          * Called during system suspend after all pending requests for the
 165          * encoder are flushed (for example for DP AUX transactions) and
 166          * device interrupts are disabled.
 167          */
 168         void (*suspend)(struct intel_encoder *);
 169         int crtc_mask;
 170         enum hpd_pin hpd_pin;
 171 };
 172
 173 struct intel_panel {
 174         struct drm_display_mode *fixed_mode;
 175         struct drm_display_mode *downclock_mode;
 176         int fitting_mode;
 177
 178         /* backlight */
 179         struct {
 180                 bool present;
 181                 u32 level;
 182                 u32 min;
 183                 u32 max;
 184                 bool enabled;
 185                 bool combination_mode;  /* gen 2/4 only */
 186                 bool active_low_pwm;
 187                 struct backlight_device *device;
 188         } backlight;
 189
 190         void (*backlight_power)(struct intel_connector *, bool enable);
 191 };
 192
 193 struct intel_connector {
 194         struct drm_connector base;
 195         /*
 196          * The fixed encoder this connector is connected to.
 197          */
 198         struct intel_encoder *encoder;
 199
 200         /*
 201          * The new encoder this connector will be driven. Only differs from
 202          * encoder while a modeset is in progress.
 203          */
 204         struct intel_encoder *new_encoder;
 205
 206         /* Reads out the current hw, returning true if the connector is enabled
 207          * and active (i.e. dpms ON state). */
 208         bool (*get_hw_state)(struct intel_connector *);
 209
 210         /*
 211          * Removes all interfaces through which the connector is accessible
 212          * - like sysfs, debugfs entries -, so that no new operations can be
 213          * started on the connector. Also makes sure all currently pending
 214          * operations finish before returing.
 215          */
 216         void (*unregister)(struct intel_connector *);
 217
 218         /* Panel info for eDP and LVDS */
 219         struct intel_panel panel;
 220
 221         /* Cached EDID for eDP and LVDS. May hold ERR_PTR for invalid EDID. */
 222         struct edid *edid;
 223         struct edid *detect_edid;
 224
 225         /* since POLL and HPD connectors may use the same HPD line keep the native
 226            state of connector->polled in case hotplug storm detection changes it */
 227         u8 polled;
 228
 229         void *port; /* store this opaque as its illegal to dereference it */
 230
 231         struct intel_dp *mst_port;
 232 };
 233
 234 typedef struct dpll {
 235         /* given values */
 236         int n;
 237         int m1, m2;
 238         int p1, p2;
 239         /* derived values */
 240         int     dot;
 241         int     vco;
 242         int     m;
 243         int     p;
 244 } intel_clock_t;
 245
 246 struct intel_plane_state {
 247         struct drm_plane_state base;
 248         struct drm_rect src;
 249         struct drm_rect dst;
 250         struct drm_rect clip;
 251         bool visible;
 252
 253         /*
 254          * used only for sprite planes to determine when to implicitly
 255          * enable/disable the primary plane
 256          */
 257         bool hides_primary;
 258 };
 259
 260 struct intel_plane_config {
 261         bool tiled;
 262         int size;
 263         u32 base;
 264 };
 265
 266 struct intel_crtc_config {
 267         /**
 268          * quirks - bitfield with hw state readout quirks
 269          *
 270          * For various reasons the hw state readout code might not be able to
 271          * completely faithfully read out the current state. These cases are
 272          * tracked with quirk flags so that fastboot and state checker can act
 273          * accordingly.
 274          */
 275 #define PIPE_CONFIG_QUIRK_MODE_SYNC_FLAGS       (1<<0) /* unreliable sync mode.flags */
 276 #define PIPE_CONFIG_QUIRK_INHERITED_MODE        (1<<1) /* mode inherited from firmware */
 277         unsigned long quirks;
 278
 279         /* User requested mode, only valid as a starting point to
 280          * compute adjusted_mode, except in the case of (S)DVO where
 281          * it's also for the output timings of the (S)DVO chip.
 282          * adjusted_mode will then correspond to the S(DVO) chip's
 283          * preferred input timings. */
 284         struct drm_display_mode requested_mode;
 285         /* Actual pipe timings ie. what we program into the pipe timing
 286          * registers. adjusted_mode.crtc_clock is the pipe pixel clock. */
 287         struct drm_display_mode adjusted_mode;
 288
 289         /* Pipe source size (ie. panel fitter input size)
 290          * All planes will be positioned inside this space,
 291          * and get clipped at the edges. */
 292         int pipe_src_w, pipe_src_h;
 293
 294         /* Whether to set up the PCH/FDI. Note that we never allow sharing
 295          * between pch encoders and cpu encoders. */
 296         bool has_pch_encoder;
 297
 298         /* Are we sending infoframes on the attached port */
 299         bool has_infoframe;
 300
 301         /* CPU Transcoder for the pipe. Currently this can only differ from the
 302          * pipe on Haswell (where we have a special eDP transcoder). */
 303         enum transcoder cpu_transcoder;
 304
 305         /*
 306          * Use reduced/limited/broadcast rbg range, compressing from the full
 307          * range fed into the crtcs.
 308          */
 309         bool limited_color_range;
 310
 311         /* DP has a bunch of special case unfortunately, so mark the pipe
 312          * accordingly. */
 313         bool has_dp_encoder;
 314
 315         /* Whether we should send NULL infoframes. Required for audio. */
 316         bool has_hdmi_sink;
 317
 318         /* Audio enabled on this pipe. Only valid if either has_hdmi_sink or
 319          * has_dp_encoder is set. */
 320         bool has_audio;
 321
 322         /*
 323          * Enable dithering, used when the selected pipe bpp doesn't match the
 324          * plane bpp.
 325          */
 326         bool dither;
 327
 328         /* Controls for the clock computation, to override various stages. */
 329         bool clock_set;
 330
 331         /* SDVO TV has a bunch of special case. To make multifunction encoders
 332          * work correctly, we need to track this at runtime.*/
 333         bool sdvo_tv_clock;
 334
 335         /*
 336          * crtc bandwidth limit, don't increase pipe bpp or clock if not really
 337          * required. This is set in the 2nd loop of calling encoder's
 338          * ->compute_config if the first pick doesn't work out.
 339          */
 340         bool bw_constrained;
 341
 342         /* Settings for the intel dpll used on pretty much everything but
 343          * haswell. */
 344         struct dpll dpll;
 345
 346         /* Selected dpll when shared or DPLL_ID_PRIVATE. */
 347         enum intel_dpll_id shared_dpll;
 348
 349         /*
 350          * - PORT_CLK_SEL for DDI ports on HSW/BDW.
 351          * - enum skl_dpll on SKL
 352          */
 353         uint32_t ddi_pll_sel;
 354
 355         /* Actual register state of the dpll, for shared dpll cross-checking. */
 356         struct intel_dpll_hw_state dpll_hw_state;
 357
 358         int pipe_bpp;
 359         struct intel_link_m_n dp_m_n;
 360
 361         /* m2_n2 for eDP downclock */
 362         struct intel_link_m_n dp_m2_n2;
 363         bool has_drrs;
 364
 365         /*
 366          * Frequence the dpll for the port should run at. Differs from the
 367          * adjusted dotclock e.g. for DP or 12bpc hdmi mode. This is also
 368          * already multiplied by pixel_multiplier.
 369          */
 370         int port_clock;
 371
 372         /* Used by SDVO (and if we ever fix it, HDMI). */
 373         unsigned pixel_multiplier;
 374
 375         /* Panel fitter controls for gen2-gen4 + VLV */
 376         struct {
 377                 u32 control;
 378                 u32 pgm_ratios;
 379                 u32 lvds_border_bits;
 380         } gmch_pfit;
 381
 382         /* Panel fitter placement and size for Ironlake+ */
 383         struct {
 384                 u32 pos;
 385                 u32 size;
 386                 bool enabled;
 387                 bool force_thru;
 388         } pch_pfit;
 389
 390         /* FDI configuration, only valid if has_pch_encoder is set. */
 391         int fdi_lanes;
 392         struct intel_link_m_n fdi_m_n;
 393
 394         bool ips_enabled;
 395
 396         bool double_wide;
 397
 398         bool dp_encoder_is_mst;
 399         int pbn;
 400 };
 401
 402 struct intel_pipe_wm {
 403         struct intel_wm_level wm[5];
 404         uint32_t linetime;
 405         bool fbc_wm_enabled;
 406         bool pipe_enabled;
 407         bool sprites_enabled;
 408         bool sprites_scaled;
 409 };
 410
 411 struct intel_mmio_flip {
 412         struct drm_i915_gem_request *req;
 413         struct work_struct work;
 414 };
 415
 416 struct skl_pipe_wm {
 417         struct skl_wm_level wm[8];
 418         struct skl_wm_level trans_wm;
 419         uint32_t linetime;
 420 };
 421
 422 /*
 423  * Tracking of operations that need to be performed at the beginning/end of an
 424  * atomic commit, outside the atomic section where interrupts are disabled.
 425  * These are generally operations that grab mutexes or might otherwise sleep
 426  * and thus can't be run with interrupts disabled.
 427  */
 428 struct intel_crtc_atomic_commit {
 429         /* vblank evasion */
 430         bool evade;
 431         unsigned start_vbl_count;
 432
 433         /* Sleepable operations to perform before commit */
 434         bool wait_for_flips;
 435         bool disable_fbc;
 436         bool pre_disable_primary;
 437         bool update_wm;
 438         unsigned disabled_planes;
 439
 440         /* Sleepable operations to perform after commit */
 441         unsigned fb_bits;
 442         bool wait_vblank;
 443         bool update_fbc;
 444         bool post_enable_primary;
 445         unsigned update_sprite_watermarks;
 446 };
 447
 448 struct intel_crtc {
 449         struct drm_crtc base;
 450         enum pipe pipe;
 451         enum plane plane;
 452         u8 lut_r[256], lut_g[256], lut_b[256];
 453         /*
 454          * Whether the crtc and the connected output pipeline is active. Implies
 455          * that crtc->enabled is set, i.e. the current mode configuration has
 456          * some outputs connected to this crtc.
 457          */
 458         bool active;
 459         unsigned long enabled_power_domains;
 460         bool primary_enabled; /* is the primary plane (partially) visible? */
 461         bool lowfreq_avail;
 462         struct intel_overlay *overlay;
 463         struct intel_unpin_work *unpin_work;
 464
 465         atomic_t unpin_work_count;
 466
 467         /* Display surface base address adjustement for pageflips. Note that on
 468          * gen4+ this only adjusts up to a tile, offsets within a tile are
 469          * handled in the hw itself (with the TILEOFF register). */
 470         unsigned long dspaddr_offset;
 471
 472         struct drm_i915_gem_object *cursor_bo;
 473         uint32_t cursor_addr;
 474         int16_t cursor_width, cursor_height;
 475         uint32_t cursor_cntl;
 476         uint32_t cursor_size;
 477         uint32_t cursor_base;
 478
 479         struct intel_plane_config plane_config;
 480         struct intel_crtc_config config;
 481         struct intel_crtc_config *new_config;
 482         bool new_enabled;
 483
 484         /* reset counter value when the last flip was submitted */
 485         unsigned int reset_counter;
 486
 487         /* Access to these should be protected by dev_priv->irq_lock. */
 488         bool cpu_fifo_underrun_disabled;
 489         bool pch_fifo_underrun_disabled;
 490
 491         /* per-pipe watermark state */
 492         struct {
 493                 /* watermarks currently being used  */
 494                 struct intel_pipe_wm active;
 495                 /* SKL wm values currently in use */
 496                 struct skl_pipe_wm skl_active;
 497         } wm;
 498
 499         int scanline_offset;
 500         struct intel_mmio_flip mmio_flip;
 501
 502         struct intel_crtc_atomic_commit atomic;
 503 };
 504
 505 struct intel_plane_wm_parameters {
 506         uint32_t horiz_pixels;
 507         uint32_t vert_pixels;
 508         uint8_t bytes_per_pixel;
 509         bool enabled;
 510         bool scaled;
 511 };
 512
 513 struct intel_plane {
 514         struct drm_plane base;
 515         int plane;
 516         enum pipe pipe;
 517         struct drm_i915_gem_object *obj;
 518         bool can_scale;
 519         int max_downscale;
 520         unsigned int rotation;
 521
 522         /* Since we need to change the watermarks before/after
 523          * enabling/disabling the planes, we need to store the parameters here
 524          * as the other pieces of the struct may not reflect the values we want
 525          * for the watermark calculations. Currently only Haswell uses this.
 526          */
 527         struct intel_plane_wm_parameters wm;
 528
 529         void (*update_plane)(struct drm_plane *plane,
 530                              struct drm_crtc *crtc,
 531                              struct drm_framebuffer *fb,
 532                              struct drm_i915_gem_object *obj,
 533                              int crtc_x, int crtc_y,
 534                              unsigned int crtc_w, unsigned int crtc_h,
 535                              uint32_t x, uint32_t y,
 536                              uint32_t src_w, uint32_t src_h);
 537         void (*disable_plane)(struct drm_plane *plane,
 538                               struct drm_crtc *crtc);
 539         int (*check_plane)(struct drm_plane *plane,
 540                            struct intel_plane_state *state);
 541         void (*commit_plane)(struct drm_plane *plane,
 542                              struct intel_plane_state *state);
 543         int (*update_colorkey)(struct drm_plane *plane,
 544                                struct drm_intel_sprite_colorkey *key);
 545         void (*get_colorkey)(struct drm_plane *plane,
 546                              struct drm_intel_sprite_colorkey *key);
 547 };
 548
 549 struct intel_watermark_params {
 550         unsigned long fifo_size;
 551         unsigned long max_wm;
 552         unsigned long default_wm;
 553         unsigned long guard_size;
 554         unsigned long cacheline_size;
 555 };
 556
 557 struct cxsr_latency {
 558         int is_desktop;
 559         int is_ddr3;
 560         unsigned long fsb_freq;
 561         unsigned long mem_freq;
 562         unsigned long display_sr;
 563         unsigned long display_hpll_disable;
 564         unsigned long cursor_sr;
 565         unsigned long cursor_hpll_disable;
 566 };
 567
 568 #define to_intel_crtc(x) container_of(x, struct intel_crtc, base)
 569 #define to_intel_connector(x) container_of(x, struct intel_connector, base)
 570 #define to_intel_encoder(x) container_of(x, struct intel_encoder, base)
 571 #define to_intel_framebuffer(x) container_of(x, struct intel_framebuffer, base)
 572 #define to_intel_plane(x) container_of(x, struct intel_plane, base)
 573 #define to_intel_plane_state(x) container_of(x, struct intel_plane_state, base)
 574 #define intel_fb_obj(x) (x ? to_intel_framebuffer(x)->obj : NULL)
 575
 576 struct intel_hdmi {
 577         u32 hdmi_reg;
 578         int ddc_bus;
 579         uint32_t color_range;
 580         bool color_range_auto;
 581         bool has_hdmi_sink;
 582         bool has_audio;
 583         enum hdmi_force_audio force_audio;
 584         bool rgb_quant_range_selectable;
 585         enum hdmi_picture_aspect aspect_ratio;
 586         void (*write_infoframe)(struct drm_encoder *encoder,
 587                                 enum hdmi_infoframe_type type,
 588                                 const void *frame, ssize_t len);
 589         void (*set_infoframes)(struct drm_encoder *encoder,
 590                                bool enable,
 591                                struct drm_display_mode *adjusted_mode);
 592         bool (*infoframe_enabled)(struct drm_encoder *encoder);
 593 };
 594
 595 struct intel_dp_mst_encoder;
 596 #define DP_MAX_DOWNSTREAM_PORTS         0x10
 597
 598 /**
 599  * HIGH_RR is the highest eDP panel refresh rate read from EDID
 600  * LOW_RR is the lowest eDP panel refresh rate found from EDID
 601  * parsing for same resolution.
 602  */
 603 enum edp_drrs_refresh_rate_type {
 604         DRRS_HIGH_RR,
 605         DRRS_LOW_RR,
 606         DRRS_MAX_RR, /* RR count */
 607 };
 608
 609 struct intel_dp {
 610         uint32_t output_reg;
 611         uint32_t aux_ch_ctl_reg;
 612         uint32_t DP;
 613         bool has_audio;
 614         enum hdmi_force_audio force_audio;
 615         uint32_t color_range;
 616         bool color_range_auto;
 617         uint8_t link_bw;
 618         uint8_t lane_count;
 619         uint8_t dpcd[DP_RECEIVER_CAP_SIZE];
 620         uint8_t psr_dpcd[EDP_PSR_RECEIVER_CAP_SIZE];
 621         uint8_t downstream_ports[DP_MAX_DOWNSTREAM_PORTS];
 622         struct drm_dp_aux aux;
 623         uint8_t train_set[4];
 624         int panel_power_up_delay;
 625         int panel_power_down_delay;
 626         int panel_power_cycle_delay;
 627         int backlight_on_delay;
 628         int backlight_off_delay;
 629         struct delayed_work panel_vdd_work;
 630         bool want_panel_vdd;
 631         unsigned long last_power_cycle;
 632         unsigned long last_power_on;
 633         unsigned long last_backlight_off;
 634
 635         struct notifier_block edp_notifier;
 636
 637         /*
 638          * Pipe whose power sequencer is currently locked into
 639          * this port. Only relevant on VLV/CHV.
 640          */
 641         enum pipe pps_pipe;
 642         struct edp_power_seq pps_delays;
 643
 644         bool use_tps3;
 645         bool can_mst; /* this port supports mst */
 646         bool is_mst;
 647         int active_mst_links;
 648         /* connector directly attached - won't be use for modeset in mst world */
 649         struct intel_connector *attached_connector;
 650
 651         /* mst connector list */
 652         struct intel_dp_mst_encoder *mst_encoders[I915_MAX_PIPES];
 653         struct drm_dp_mst_topology_mgr mst_mgr;
 654
 655         uint32_t (*get_aux_clock_divider)(struct intel_dp *dp, int index);
 656         /*
 657          * This function returns the value we have to program the AUX_CTL
 658          * register with to kick off an AUX transaction.
 659          */
 660         uint32_t (*get_aux_send_ctl)(struct intel_dp *dp,
 661                                      bool has_aux_irq,
 662                                      int send_bytes,
 663                                      uint32_t aux_clock_divider);
 664         struct {
 665                 enum drrs_support_type type;
 666                 enum edp_drrs_refresh_rate_type refresh_rate_type;
 667                 struct mutex mutex;
 668         } drrs_state;
 669
 670 };
 671
 672 struct intel_digital_port {
 673         struct intel_encoder base;
 674         enum port port;
 675         u32 saved_port_bits;
 676         struct intel_dp dp;
 677         struct intel_hdmi hdmi;
 678         bool (*hpd_pulse)(struct intel_digital_port *, bool);
 679 };
 680
 681 struct intel_dp_mst_encoder {
 682         struct intel_encoder base;
 683         enum pipe pipe;
 684         struct intel_digital_port *primary;
 685         void *port; /* store this opaque as its illegal to dereference it */
 686 };
 687
 688 static inline int
 689 vlv_dport_to_channel(struct intel_digital_port *dport)
 690 {
 691         switch (dport->port) {
 692         case PORT_B:
 693         case PORT_D:
 694                 return DPIO_CH0;
 695         case PORT_C:
 696                 return DPIO_CH1;
 697         default:
 698                 BUG();
 699         }
 700 }
 701
 702 static inline int
 703 vlv_pipe_to_channel(enum pipe pipe)
 704 {
 705         switch (pipe) {
 706         case PIPE_A:
 707         case PIPE_C:
 708                 return DPIO_CH0;
 709         case PIPE_B:
 710                 return DPIO_CH1;
 711         default:
 712                 BUG();
 713         }
 714 }
 715
 716 static inline struct drm_crtc *
 717 intel_get_crtc_for_pipe(struct drm_device *dev, int pipe)
 718 {
 719         struct drm_i915_private *dev_priv = dev->dev_private;
 720         return dev_priv->pipe_to_crtc_mapping[pipe];
 721 }
 722
 723 static inline struct drm_crtc *
 724 intel_get_crtc_for_plane(struct drm_device *dev, int plane)
 725 {
 726         struct drm_i915_private *dev_priv = dev->dev_private;
 727         return dev_priv->plane_to_crtc_mapping[plane];
 728 }
 729
 730 struct intel_unpin_work {
 731         struct work_struct work;
 732         struct drm_crtc *crtc;
 733         struct drm_i915_gem_object *old_fb_obj;
 734         struct drm_i915_gem_object *pending_flip_obj;
 735         struct drm_pending_vblank_event *event;
 736         atomic_t pending;
 737 #define INTEL_FLIP_INACTIVE     0
 738 #define INTEL_FLIP_PENDING      1
 739 #define INTEL_FLIP_COMPLETE     2
 740         u32 flip_count;
 741         u32 gtt_offset;
 742         struct drm_i915_gem_request *flip_queued_req;
 743         int flip_queued_vblank;
 744         int flip_ready_vblank;
 745         bool enable_stall_check;
 746 };
 747
 748 struct intel_set_config {
 749         struct drm_encoder **save_connector_encoders;
 750         struct drm_crtc **save_encoder_crtcs;
 751         bool *save_crtc_enabled;
 752
 753         bool fb_changed;
 754         bool mode_changed;
 755 };
 756
 757 struct intel_load_detect_pipe {
 758         struct drm_framebuffer *release_fb;
 759         bool load_detect_temp;
 760         int dpms_mode;
 761 };
 762
 763 static inline struct intel_encoder *
 764 intel_attached_encoder(struct drm_connector *connector)
 765 {
 766         return to_intel_connector(connector)->encoder;
 767 }
 768
 769 static inline struct intel_digital_port *
 770 enc_to_dig_port(struct drm_encoder *encoder)
 771 {
 772         return container_of(encoder, struct intel_digital_port, base.base);
 773 }
 774
 775 static inline struct intel_dp_mst_encoder *
 776 enc_to_mst(struct drm_encoder *encoder)
 777 {
 778         return container_of(encoder, struct intel_dp_mst_encoder, base.base);
 779 }
 780
 781 static inline struct intel_dp *enc_to_intel_dp(struct drm_encoder *encoder)
 782 {
 783         return &enc_to_dig_port(encoder)->dp;
 784 }
 785
 786 static inline struct intel_digital_port *
 787 dp_to_dig_port(struct intel_dp *intel_dp)
 788 {
 789         return container_of(intel_dp, struct intel_digital_port, dp);
 790 }
 791
 792 static inline struct intel_digital_port *
 793 hdmi_to_dig_port(struct intel_hdmi *intel_hdmi)
 794 {
 795         return container_of(intel_hdmi, struct intel_digital_port, hdmi);
 796 }
 797
 798 /*
 799  * Returns the number of planes for this pipe, ie the number of sprites + 1
 800  * (primary plane). This doesn't count the cursor plane then.
 801  */
 802 static inline unsigned int intel_num_planes(struct intel_crtc *crtc)
 803 {
 804         return INTEL_INFO(crtc->base.dev)->num_sprites[crtc->pipe] + 1;
 805 }
 806
 807 /* intel_fifo_underrun.c */
 808 bool intel_set_cpu_fifo_underrun_reporting(struct drm_i915_private *dev_priv,
 809                                            enum pipe pipe, bool enable);
 810 bool intel_set_pch_fifo_underrun_reporting(struct drm_i915_private *dev_priv,
 811                                            enum transcoder pch_transcoder,
 812                                            bool enable);
 813 void intel_cpu_fifo_underrun_irq_handler(struct drm_i915_private *dev_priv,
 814                                          enum pipe pipe);
 815 void intel_pch_fifo_underrun_irq_handler(struct drm_i915_private *dev_priv,
 816                                          enum transcoder pch_transcoder);
 817 void i9xx_check_fifo_underruns(struct drm_i915_private *dev_priv);
 818
 819 /* i915_irq.c */
 820 void gen5_enable_gt_irq(struct drm_i915_private *dev_priv, uint32_t mask);
 821 void gen5_disable_gt_irq(struct drm_i915_private *dev_priv, uint32_t mask);
 822 void gen6_enable_pm_irq(struct drm_i915_private *dev_priv, uint32_t mask);
 823 void gen6_disable_pm_irq(struct drm_i915_private *dev_priv, uint32_t mask);
 824 void gen6_reset_rps_interrupts(struct drm_device *dev);
 825 void gen6_enable_rps_interrupts(struct drm_device *dev);
 826 void gen6_disable_rps_interrupts(struct drm_device *dev);
 827 u32 gen6_sanitize_rps_pm_mask(struct drm_i915_private *dev_priv, u32 mask);
 828 void intel_runtime_pm_disable_interrupts(struct drm_i915_private *dev_priv);
 829 void intel_runtime_pm_enable_interrupts(struct drm_i915_private *dev_priv);
 830 static inline bool intel_irqs_enabled(struct drm_i915_private *dev_priv)
 831 {
 832         /*
 833          * We only use drm_irq_uninstall() at unload and VT switch, so
 834          * this is the only thing we need to check.
 835          */
 836         return dev_priv->pm.irqs_enabled;
 837 }
 838
 839 int intel_get_crtc_scanline(struct intel_crtc *crtc);
 840 void gen8_irq_power_well_post_enable(struct drm_i915_private *dev_priv);
 841
 842 /* intel_crt.c */
 843 void intel_crt_init(struct drm_device *dev);
 844
 845
 846 /* intel_ddi.c */
 847 void intel_prepare_ddi(struct drm_device *dev);
 848 void hsw_fdi_link_train(struct drm_crtc *crtc);
 849 void intel_ddi_init(struct drm_device *dev, enum port port);
 850 enum port intel_ddi_get_encoder_port(struct intel_encoder *intel_encoder);
 851 bool intel_ddi_get_hw_state(struct intel_encoder *encoder, enum pipe *pipe);
 852 int intel_ddi_get_cdclk_freq(struct drm_i915_private *dev_priv);
 853 void intel_ddi_pll_init(struct drm_device *dev);
 854 void intel_ddi_enable_transcoder_func(struct drm_crtc *crtc);
 855 void intel_ddi_disable_transcoder_func(struct drm_i915_private *dev_priv,
 856                                        enum transcoder cpu_transcoder);
 857 void intel_ddi_enable_pipe_clock(struct intel_crtc *intel_crtc);
 858 void intel_ddi_disable_pipe_clock(struct intel_crtc *intel_crtc);
 859 bool intel_ddi_pll_select(struct intel_crtc *crtc);
 860 void intel_ddi_set_pipe_settings(struct drm_crtc *crtc);
 861 void intel_ddi_prepare_link_retrain(struct drm_encoder *encoder);
 862 bool intel_ddi_connector_get_hw_state(struct intel_connector *intel_connector);
 863 void intel_ddi_fdi_disable(struct drm_crtc *crtc);
 864 void intel_ddi_get_config(struct intel_encoder *encoder,
 865                           struct intel_crtc_config *pipe_config);
 866
 867 void intel_ddi_init_dp_buf_reg(struct intel_encoder *encoder);
 868 void intel_ddi_clock_get(struct intel_encoder *encoder,
 869                          struct intel_crtc_config *pipe_config);
 870 void intel_ddi_set_vc_payload_alloc(struct drm_crtc *crtc, bool state);
 871
 872 /* intel_frontbuffer.c */
 873 void intel_fb_obj_invalidate(struct drm_i915_gem_object *obj,
 874                              struct intel_engine_cs *ring);
 875 void intel_frontbuffer_flip_prepare(struct drm_device *dev,
 876                                     unsigned frontbuffer_bits);
 877 void intel_frontbuffer_flip_complete(struct drm_device *dev,
 878                                      unsigned frontbuffer_bits);
 879 void intel_frontbuffer_flush(struct drm_device *dev,
 880                              unsigned frontbuffer_bits);
 881 /**
 882  * intel_frontbuffer_flip - synchronous frontbuffer flip
 883  * @dev: DRM device
 884  * @frontbuffer_bits: frontbuffer plane tracking bits
 885  *
 886  * This function gets called after scheduling a flip on @obj. This is for
 887  * synchronous plane updates which will happen on the next vblank and which will
 888  * not get delayed by pending gpu rendering.
 889  *
 890  * Can be called without any locks held.
 891  */
 892 static inline
 893 void intel_frontbuffer_flip(struct drm_device *dev,
 894                             unsigned frontbuffer_bits)
 895 {
 896         intel_frontbuffer_flush(dev, frontbuffer_bits);
 897 }
 898
 899 void intel_fb_obj_flush(struct drm_i915_gem_object *obj, bool retire);
 900
 901
 902 /* intel_audio.c */
 903 void intel_init_audio(struct drm_device *dev);
 904 void intel_audio_codec_enable(struct intel_encoder *encoder);
 905 void intel_audio_codec_disable(struct intel_encoder *encoder);
 906 void i915_audio_component_init(struct drm_i915_private *dev_priv);
 907 void i915_audio_component_cleanup(struct drm_i915_private *dev_priv);
 908
 909 /* intel_display.c */
 910 bool intel_has_pending_fb_unpin(struct drm_device *dev);
 911 int intel_pch_rawclk(struct drm_device *dev);
 912 void intel_mark_busy(struct drm_device *dev);
 913 void intel_mark_idle(struct drm_device *dev);
 914 void intel_crtc_restore_mode(struct drm_crtc *crtc);
 915 void intel_crtc_control(struct drm_crtc *crtc, bool enable);
 916 void intel_crtc_update_dpms(struct drm_crtc *crtc);
 917 void intel_encoder_destroy(struct drm_encoder *encoder);
 918 void intel_connector_dpms(struct drm_connector *, int mode);
 919 bool intel_connector_get_hw_state(struct intel_connector *connector);
 920 void intel_modeset_check_state(struct drm_device *dev);
 921 bool ibx_digital_port_connected(struct drm_i915_private *dev_priv,
 922                                 struct intel_digital_port *port);
 923 void intel_connector_attach_encoder(struct intel_connector *connector,
 924                                     struct intel_encoder *encoder);
 925 struct drm_encoder *intel_best_encoder(struct drm_connector *connector);
 926 struct drm_display_mode *intel_crtc_mode_get(struct drm_device *dev,
 927                                              struct drm_crtc *crtc);
 928 enum pipe intel_get_pipe_from_connector(struct intel_connector *connector);
 929 int intel_get_pipe_from_crtc_id(struct drm_device *dev, void *data,
 930                                 struct drm_file *file_priv);
 931 enum transcoder intel_pipe_to_cpu_transcoder(struct drm_i915_private *dev_priv,
 932                                              enum pipe pipe);
 933 bool intel_pipe_has_type(struct intel_crtc *crtc, enum intel_output_type type);
 934 static inline void
 935 intel_wait_for_vblank(struct drm_device *dev, int pipe)
 936 {
 937         drm_wait_one_vblank(dev, pipe);
 938 }
 939 int ironlake_get_lanes_required(int target_clock, int link_bw, int bpp);
 940 void vlv_wait_port_ready(struct drm_i915_private *dev_priv,
 941                          struct intel_digital_port *dport);
 942 bool intel_get_load_detect_pipe(struct drm_connector *connector,
 943                                 struct drm_display_mode *mode,
 944                                 struct intel_load_detect_pipe *old,
 945                                 struct drm_modeset_acquire_ctx *ctx);
 946 void intel_release_load_detect_pipe(struct drm_connector *connector,
 947                                     struct intel_load_detect_pipe *old);
 948 int intel_pin_and_fence_fb_obj(struct drm_plane *plane,
 949                                struct drm_framebuffer *fb,
 950                                struct intel_engine_cs *pipelined);
 951 void intel_unpin_fb_obj(struct drm_i915_gem_object *obj);
 952 struct drm_framebuffer *
 953 __intel_framebuffer_create(struct drm_device *dev,
 954                            struct drm_mode_fb_cmd2 *mode_cmd,
 955                            struct drm_i915_gem_object *obj);
 956 void intel_prepare_page_flip(struct drm_device *dev, int plane);
 957 void intel_finish_page_flip(struct drm_device *dev, int pipe);
 958 void intel_finish_page_flip_plane(struct drm_device *dev, int plane);
 959 void intel_check_page_flip(struct drm_device *dev, int pipe);
 960 int intel_prepare_plane_fb(struct drm_plane *plane,
 961                            struct drm_framebuffer *fb);
 962 void intel_cleanup_plane_fb(struct drm_plane *plane,
 963                             struct drm_framebuffer *fb);
 964
 965 /* shared dpll functions */
 966 struct intel_shared_dpll *intel_crtc_to_shared_dpll(struct intel_crtc *crtc);
 967 void assert_shared_dpll(struct drm_i915_private *dev_priv,
 968                         struct intel_shared_dpll *pll,
 969                         bool state);
 970 #define assert_shared_dpll_enabled(d, p) assert_shared_dpll(d, p, true)
 971 #define assert_shared_dpll_disabled(d, p) assert_shared_dpll(d, p, false)
 972 struct intel_shared_dpll *intel_get_shared_dpll(struct intel_crtc *crtc);
 973 void intel_put_shared_dpll(struct intel_crtc *crtc);
 974
 975 void vlv_force_pll_on(struct drm_device *dev, enum pipe pipe,
 976                       const struct dpll *dpll);
 977 void vlv_force_pll_off(struct drm_device *dev, enum pipe pipe);
 978
 979 /* modesetting asserts */
 980 void assert_panel_unlocked(struct drm_i915_private *dev_priv,
 981                            enum pipe pipe);
 982 void assert_pll(struct drm_i915_private *dev_priv,
 983                 enum pipe pipe, bool state);
 984 #define assert_pll_enabled(d, p) assert_pll(d, p, true)
 985 #define assert_pll_disabled(d, p) assert_pll(d, p, false)
 986 void assert_fdi_rx_pll(struct drm_i915_private *dev_priv,
 987                        enum pipe pipe, bool state);
 988 #define assert_fdi_rx_pll_enabled(d, p) assert_fdi_rx_pll(d, p, true)
 989 #define assert_fdi_rx_pll_disabled(d, p) assert_fdi_rx_pll(d, p, false)
 990 void assert_pipe(struct drm_i915_private *dev_priv, enum pipe pipe, bool state);
 991 #define assert_pipe_enabled(d, p) assert_pipe(d, p, true)
 992 #define assert_pipe_disabled(d, p) assert_pipe(d, p, false)
 993 unsigned long intel_gen4_compute_page_offset(int *x, int *y,
 994                                              unsigned int tiling_mode,
 995                                              unsigned int bpp,
 996                                              unsigned int pitch);
 997 void intel_prepare_reset(struct drm_device *dev);
 998 void intel_finish_reset(struct drm_device *dev);
 999 void hsw_enable_pc8(struct drm_i915_private *dev_priv);
1000 void hsw_disable_pc8(struct drm_i915_private *dev_priv);
1001 void intel_dp_get_m_n(struct intel_crtc *crtc,
1002                       struct intel_crtc_config *pipe_config);
1003 void intel_dp_set_m_n(struct intel_crtc *crtc);
1004 int intel_dotclock_calculate(int link_freq, const struct intel_link_m_n *m_n);
1005 void
1006 ironlake_check_encoder_dotclock(const struct intel_crtc_config *pipe_config,
1007                                 int dotclock);
1008 bool intel_crtc_active(struct drm_crtc *crtc);
1009 void hsw_enable_ips(struct intel_crtc *crtc);
1010 void hsw_disable_ips(struct intel_crtc *crtc);
1011 enum intel_display_power_domain
1012 intel_display_port_power_domain(struct intel_encoder *intel_encoder);
1013 void intel_mode_from_pipe_config(struct drm_display_mode *mode,
1014                                  struct intel_crtc_config *pipe_config);
1015 int intel_format_to_fourcc(int format);
1016 void intel_crtc_wait_for_pending_flips(struct drm_crtc *crtc);
1017 void intel_modeset_preclose(struct drm_device *dev, struct drm_file *file);
1018
1019 /* intel_dp.c */
1020 void intel_dp_init(struct drm_device *dev, int output_reg, enum port port);
1021 bool intel_dp_init_connector(struct intel_digital_port *intel_dig_port,
1022                              struct intel_connector *intel_connector);
1023 void intel_dp_start_link_train(struct intel_dp *intel_dp);
1024 void intel_dp_complete_link_train(struct intel_dp *intel_dp);
1025 void intel_dp_stop_link_train(struct intel_dp *intel_dp);
1026 void intel_dp_sink_dpms(struct intel_dp *intel_dp, int mode);
1027 void intel_dp_encoder_destroy(struct drm_encoder *encoder);
1028 void intel_dp_check_link_status(struct intel_dp *intel_dp);
1029 int intel_dp_sink_crc(struct intel_dp *intel_dp, u8 *crc);
1030 bool intel_dp_compute_config(struct intel_encoder *encoder,
1031                              struct intel_crtc_config *pipe_config);
1032 bool intel_dp_is_edp(struct drm_device *dev, enum port port);
1033 bool intel_dp_hpd_pulse(struct intel_digital_port *intel_dig_port,
1034                         bool long_hpd);
1035 void intel_edp_backlight_on(struct intel_dp *intel_dp);
1036 void intel_edp_backlight_off(struct intel_dp *intel_dp);
1037 void intel_edp_panel_vdd_on(struct intel_dp *intel_dp);
1038 void intel_edp_panel_on(struct intel_dp *intel_dp);
1039 void intel_edp_panel_off(struct intel_dp *intel_dp);
1040 void intel_dp_set_drrs_state(struct drm_device *dev, int refresh_rate);
1041 void intel_dp_add_properties(struct intel_dp *intel_dp, struct drm_connector *connector);
1042 void intel_dp_mst_suspend(struct drm_device *dev);
1043 void intel_dp_mst_resume(struct drm_device *dev);
1044 int intel_dp_max_link_bw(struct intel_dp *intel_dp);
1045 void intel_dp_hot_plug(struct intel_encoder *intel_encoder);
1046 void vlv_power_sequencer_reset(struct drm_i915_private *dev_priv);
1047 uint32_t intel_dp_pack_aux(const uint8_t *src, int src_bytes);
1048 void intel_dp_unpack_aux(uint32_t src, uint8_t *dst, int dst_bytes);
1049 int intel_update_plane(struct drm_plane *plane, struct drm_crtc *crtc,
1050                        struct drm_framebuffer *fb, int crtc_x, int crtc_y,
1051                        unsigned int crtc_w, unsigned int crtc_h,
1052                        uint32_t src_x, uint32_t src_y,
1053                        uint32_t src_w, uint32_t src_h);
1054 int intel_disable_plane(struct drm_plane *plane);
1055 void intel_plane_destroy(struct drm_plane *plane);
1056
1057 /* intel_dp_mst.c */
1058 int intel_dp_mst_encoder_init(struct intel_digital_port *intel_dig_port, int conn_id);
1059 void intel_dp_mst_encoder_cleanup(struct intel_digital_port *intel_dig_port);
1060 /* intel_dsi.c */
1061 void intel_dsi_init(struct drm_device *dev);
1062
1063
1064 /* intel_dvo.c */
1065 void intel_dvo_init(struct drm_device *dev);
1066
1067
1068 /* legacy fbdev emulation in intel_fbdev.c */
1069 #ifdef CONFIG_DRM_I915_FBDEV
1070 extern int intel_fbdev_init(struct drm_device *dev);
1071 extern void intel_fbdev_initial_config(void *data, async_cookie_t cookie);
1072 extern void intel_fbdev_fini(struct drm_device *dev);
1073 extern void intel_fbdev_set_suspend(struct drm_device *dev, int state, bool synchronous);
1074 extern void intel_fbdev_output_poll_changed(struct drm_device *dev);
1075 extern void intel_fbdev_restore_mode(struct drm_device *dev);
1076 #else
1077 static inline int intel_fbdev_init(struct drm_device *dev)
1078 {
1079         return 0;
1080 }
1081
1082 static inline void intel_fbdev_initial_config(void *data, async_cookie_t cookie)
1083 {
1084 }
1085
1086 static inline void intel_fbdev_fini(struct drm_device *dev)
1087 {
1088 }
1089
1090 static inline void intel_fbdev_set_suspend(struct drm_device *dev, int state, bool synchronous)
1091 {
1092 }
1093
1094 static inline void intel_fbdev_restore_mode(struct drm_device *dev)
1095 {
1096 }
1097 #endif
1098
1099 /* intel_fbc.c */
1100 bool intel_fbc_enabled(struct drm_device *dev);
1101 void intel_fbc_update(struct drm_device *dev);
1102 void intel_fbc_init(struct drm_i915_private *dev_priv);
1103 void intel_fbc_disable(struct drm_device *dev);
1104 void bdw_fbc_sw_flush(struct drm_device *dev, u32 value);
1105
1106 /* intel_hdmi.c */
1107 void intel_hdmi_init(struct drm_device *dev, int hdmi_reg, enum port port);
1108 void intel_hdmi_init_connector(struct intel_digital_port *intel_dig_port,
1109                                struct intel_connector *intel_connector);
1110 struct intel_hdmi *enc_to_intel_hdmi(struct drm_encoder *encoder);
1111 bool intel_hdmi_compute_config(struct intel_encoder *encoder,
1112                                struct intel_crtc_config *pipe_config);
1113
1114
1115 /* intel_lvds.c */
1116 void intel_lvds_init(struct drm_device *dev);
1117 bool intel_is_dual_link_lvds(struct drm_device *dev);
1118
1119
1120 /* intel_modes.c */
1121 int intel_connector_update_modes(struct drm_connector *connector,
1122                                  struct edid *edid);
1123 int intel_ddc_get_modes(struct drm_connector *c, struct i2c_adapter *adapter);
1124 void intel_attach_force_audio_property(struct drm_connector *connector);
1125 void intel_attach_broadcast_rgb_property(struct drm_connector *connector);
1126
1127
1128 /* intel_overlay.c */
1129 void intel_setup_overlay(struct drm_device *dev);
1130 void intel_cleanup_overlay(struct drm_device *dev);
1131 int intel_overlay_switch_off(struct intel_overlay *overlay);
1132 int intel_overlay_put_image(struct drm_device *dev, void *data,
1133                             struct drm_file *file_priv);
1134 int intel_overlay_attrs(struct drm_device *dev, void *data,
1135                         struct drm_file *file_priv);
1136 void intel_overlay_reset(struct drm_i915_private *dev_priv);
1137
1138
1139 /* intel_panel.c */
1140 int intel_panel_init(struct intel_panel *panel,
1141                      struct drm_display_mode *fixed_mode,
1142                      struct drm_display_mode *downclock_mode);
1143 void intel_panel_fini(struct intel_panel *panel);
1144 void intel_fixed_panel_mode(const struct drm_display_mode *fixed_mode,
1145                             struct drm_display_mode *adjusted_mode);
1146 void intel_pch_panel_fitting(struct intel_crtc *crtc,
1147                              struct intel_crtc_config *pipe_config,
1148                              int fitting_mode);
1149 void intel_gmch_panel_fitting(struct intel_crtc *crtc,
1150                               struct intel_crtc_config *pipe_config,
1151                               int fitting_mode);
1152 void intel_panel_set_backlight_acpi(struct intel_connector *connector,
1153                                     u32 level, u32 max);
1154 int intel_panel_setup_backlight(struct drm_connector *connector, enum pipe pipe);
1155 void intel_panel_enable_backlight(struct intel_connector *connector);
1156 void intel_panel_disable_backlight(struct intel_connector *connector);
1157 void intel_panel_destroy_backlight(struct drm_connector *connector);
1158 void intel_panel_init_backlight_funcs(struct drm_device *dev);
1159 enum drm_connector_status intel_panel_detect(struct drm_device *dev);
1160 extern struct drm_display_mode *intel_find_panel_downclock(
1161                                 struct drm_device *dev,
1162                                 struct drm_display_mode *fixed_mode,
1163                                 struct drm_connector *connector);
1164 void intel_backlight_register(struct drm_device *dev);
1165 void intel_backlight_unregister(struct drm_device *dev);
1166
1167
1168 /* intel_psr.c */
1169 void intel_psr_enable(struct intel_dp *intel_dp);
1170 void intel_psr_disable(struct intel_dp *intel_dp);
1171 void intel_psr_invalidate(struct drm_device *dev,
1172                               unsigned frontbuffer_bits);
1173 void intel_psr_flush(struct drm_device *dev,
1174                          unsigned frontbuffer_bits);
1175 void intel_psr_init(struct drm_device *dev);
1176
1177 /* intel_runtime_pm.c */
1178 int intel_power_domains_init(struct drm_i915_private *);
1179 void intel_power_domains_fini(struct drm_i915_private *);
1180 void intel_power_domains_init_hw(struct drm_i915_private *dev_priv);
1181 void intel_runtime_pm_enable(struct drm_i915_private *dev_priv);
1182
1183 bool intel_display_power_is_enabled(struct drm_i915_private *dev_priv,
1184                                     enum intel_display_power_domain domain);
1185 bool __intel_display_power_is_enabled(struct drm_i915_private *dev_priv,
1186                                       enum intel_display_power_domain domain);
1187 void intel_display_power_get(struct drm_i915_private *dev_priv,
1188                              enum intel_display_power_domain domain);
1189 void intel_display_power_put(struct drm_i915_private *dev_priv,
1190                              enum intel_display_power_domain domain);
1191 void intel_aux_display_runtime_get(struct drm_i915_private *dev_priv);
1192 void intel_aux_display_runtime_put(struct drm_i915_private *dev_priv);
1193 void intel_runtime_pm_get(struct drm_i915_private *dev_priv);
1194 void intel_runtime_pm_get_noresume(struct drm_i915_private *dev_priv);
1195 void intel_runtime_pm_put(struct drm_i915_private *dev_priv);
1196
1197 void intel_display_set_init_power(struct drm_i915_private *dev, bool enable);
1198
1199 /* intel_pm.c */
1200 void intel_init_clock_gating(struct drm_device *dev);
1201 void intel_suspend_hw(struct drm_device *dev);
1202 int ilk_wm_max_level(const struct drm_device *dev);
1203 void intel_update_watermarks(struct drm_crtc *crtc);
1204 void intel_update_sprite_watermarks(struct drm_plane *plane,
1205                                     struct drm_crtc *crtc,
1206                                     uint32_t sprite_width,
1207                                     uint32_t sprite_height,
1208                                     int pixel_size,
1209                                     bool enabled, bool scaled);
1210 void intel_init_pm(struct drm_device *dev);
1211 void intel_pm_setup(struct drm_device *dev);
1212 void intel_gpu_ips_init(struct drm_i915_private *dev_priv);
1213 void intel_gpu_ips_teardown(void);
1214 void intel_init_gt_powersave(struct drm_device *dev);
1215 void intel_cleanup_gt_powersave(struct drm_device *dev);
1216 void intel_enable_gt_powersave(struct drm_device *dev);
1217 void intel_disable_gt_powersave(struct drm_device *dev);
1218 void intel_suspend_gt_powersave(struct drm_device *dev);
1219 void intel_reset_gt_powersave(struct drm_device *dev);
1220 void ironlake_teardown_rc6(struct drm_device *dev);
1221 void gen6_update_ring_freq(struct drm_device *dev);
1222 void gen6_rps_idle(struct drm_i915_private *dev_priv);
1223 void gen6_rps_boost(struct drm_i915_private *dev_priv);
1224 void ilk_wm_get_hw_state(struct drm_device *dev);
1225 void skl_wm_get_hw_state(struct drm_device *dev);
1226 void skl_ddb_get_hw_state(struct drm_i915_private *dev_priv,
1227                           struct skl_ddb_allocation *ddb /* out */);
1228
1229
1230 /* intel_sdvo.c */
1231 bool intel_sdvo_init(struct drm_device *dev, uint32_t sdvo_reg, bool is_sdvob);
1232
1233
1234 /* intel_sprite.c */
1235 int intel_plane_init(struct drm_device *dev, enum pipe pipe, int plane);
1236 void intel_flush_primary_plane(struct drm_i915_private *dev_priv,
1237                                enum plane plane);
1238 int intel_plane_set_property(struct drm_plane *plane,
1239                              struct drm_property *prop,
1240                              uint64_t val);
1241 int intel_plane_restore(struct drm_plane *plane);
1242 int intel_sprite_set_colorkey(struct drm_device *dev, void *data,
1243                               struct drm_file *file_priv);
1244 int intel_sprite_get_colorkey(struct drm_device *dev, void *data,
1245                               struct drm_file *file_priv);
1246 bool intel_pipe_update_start(struct intel_crtc *crtc,
1247                              uint32_t *start_vbl_count);
1248 void intel_pipe_update_end(struct intel_crtc *crtc, u32 start_vbl_count);
1249 void intel_post_enable_primary(struct drm_crtc *crtc);
1250 void intel_pre_disable_primary(struct drm_crtc *crtc);
1251
1252 /* intel_tv.c */
1253 void intel_tv_init(struct drm_device *dev);
1254
1255 /* intel_atomic.c */
1256 struct drm_plane_state *intel_plane_duplicate_state(struct drm_plane *plane);
1257 void intel_plane_destroy_state(struct drm_plane *plane,
1258                                struct drm_plane_state *state);
1259 extern const struct drm_plane_helper_funcs intel_plane_helper_funcs;
1260
1261 #endif /* __INTEL_DRV_H__ */