drivers/clocksource/nomadik-mtu.c

   1 /*
   2  * Copyright (C) 2008 STMicroelectronics
   3  * Copyright (C) 2010 Alessandro Rubini
   4  * Copyright (C) 2010 Linus Walleij for ST-Ericsson
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2, as
   8  * published by the Free Software Foundation.
   9  */
  10 #include <linux/init.h>
  11 #include <linux/interrupt.h>
  12 #include <linux/irq.h>
  13 #include <linux/io.h>
  14 #include <linux/clockchips.h>
  15 #include <linux/clocksource.h>
  16 #include <linux/clk.h>
  17 #include <linux/jiffies.h>
  18 #include <linux/delay.h>
  19 #include <linux/err.h>
  20 #include <linux/platform_data/clocksource-nomadik-mtu.h>
  21 #include <asm/mach/time.h>
  22 #include <asm/sched_clock.h>
  23
  24 /*
  25  * The MTU device hosts four different counters, with 4 set of
  26  * registers. These are register names.
  27  */
  28
  29 #define MTU_IMSC        0x00    /* Interrupt mask set/clear */
  30 #define MTU_RIS         0x04    /* Raw interrupt status */
  31 #define MTU_MIS         0x08    /* Masked interrupt status */
  32 #define MTU_ICR         0x0C    /* Interrupt clear register */
  33
  34 /* per-timer registers take 0..3 as argument */
  35 #define MTU_LR(x)       (0x10 + 0x10 * (x) + 0x00)      /* Load value */
  36 #define MTU_VAL(x)      (0x10 + 0x10 * (x) + 0x04)      /* Current value */
  37 #define MTU_CR(x)       (0x10 + 0x10 * (x) + 0x08)      /* Control reg */
  38 #define MTU_BGLR(x)     (0x10 + 0x10 * (x) + 0x0c)      /* At next overflow */
  39
  40 /* bits for the control register */
  41 #define MTU_CRn_ENA             0x80
  42 #define MTU_CRn_PERIODIC        0x40    /* if 0 = free-running */
  43 #define MTU_CRn_PRESCALE_MASK   0x0c
  44 #define MTU_CRn_PRESCALE_1              0x00
  45 #define MTU_CRn_PRESCALE_16             0x04
  46 #define MTU_CRn_PRESCALE_256            0x08
  47 #define MTU_CRn_32BITS          0x02
  48 #define MTU_CRn_ONESHOT         0x01    /* if 0 = wraps reloading from BGLR*/
  49
  50 /* Other registers are usual amba/primecell registers, currently not used */
  51 #define MTU_ITCR        0xff0
  52 #define MTU_ITOP        0xff4
  53
  54 #define MTU_PERIPH_ID0  0xfe0
  55 #define MTU_PERIPH_ID1  0xfe4
  56 #define MTU_PERIPH_ID2  0xfe8
  57 #define MTU_PERIPH_ID3  0xfeC
  58
  59 #define MTU_PCELL0      0xff0
  60 #define MTU_PCELL1      0xff4
  61 #define MTU_PCELL2      0xff8
  62 #define MTU_PCELL3      0xffC
  63
  64 static void __iomem *mtu_base;
  65 static bool clkevt_periodic;
  66 static u32 clk_prescale;
  67 static u32 nmdk_cycle;          /* write-once */
  68 static struct delay_timer mtu_delay_timer;
  69
  70 #ifdef CONFIG_NOMADIK_MTU_SCHED_CLOCK
  71 /*
  72  * Override the global weak sched_clock symbol with this
  73  * local implementation which uses the clocksource to get some
  74  * better resolution when scheduling the kernel.
  75  */
  76 static u32 notrace nomadik_read_sched_clock(void)
  77 {
  78         if (unlikely(!mtu_base))
  79                 return 0;
  80
  81         return -readl(mtu_base + MTU_VAL(0));
  82 }
  83 #endif
  84
  85 static unsigned long nmdk_timer_read_current_timer(void)
  86 {
  87         return ~readl_relaxed(mtu_base + MTU_VAL(0));
  88 }
  89
  90 /* Clockevent device: use one-shot mode */
  91 static int nmdk_clkevt_next(unsigned long evt, struct clock_event_device *ev)
  92 {
  93         writel(1 << 1, mtu_base + MTU_IMSC);
  94         writel(evt, mtu_base + MTU_LR(1));
  95         /* Load highest value, enable device, enable interrupts */
  96         writel(MTU_CRn_ONESHOT | clk_prescale |
  97                MTU_CRn_32BITS | MTU_CRn_ENA,
  98                mtu_base + MTU_CR(1));
  99
 100         return 0;
 101 }
 102
 103 void nmdk_clkevt_reset(void)
 104 {
 105         if (clkevt_periodic) {
 106                 /* Timer: configure load and background-load, and fire it up */
 107                 writel(nmdk_cycle, mtu_base + MTU_LR(1));
 108                 writel(nmdk_cycle, mtu_base + MTU_BGLR(1));
 109
 110                 writel(MTU_CRn_PERIODIC | clk_prescale |
 111                        MTU_CRn_32BITS | MTU_CRn_ENA,
 112                        mtu_base + MTU_CR(1));
 113                 writel(1 << 1, mtu_base + MTU_IMSC);
 114         } else {
 115                 /* Generate an interrupt to start the clockevent again */
 116                 (void) nmdk_clkevt_next(nmdk_cycle, NULL);
 117         }
 118 }
 119
 120 static void nmdk_clkevt_mode(enum clock_event_mode mode,
 121                              struct clock_event_device *dev)
 122 {
 123         switch (mode) {
 124         case CLOCK_EVT_MODE_PERIODIC:
 125                 clkevt_periodic = true;
 126                 nmdk_clkevt_reset();
 127                 break;
 128         case CLOCK_EVT_MODE_ONESHOT:
 129                 clkevt_periodic = false;
 130                 break;
 131         case CLOCK_EVT_MODE_SHUTDOWN:
 132         case CLOCK_EVT_MODE_UNUSED:
 133                 writel(0, mtu_base + MTU_IMSC);
 134                 /* disable timer */
 135                 writel(0, mtu_base + MTU_CR(1));
 136                 /* load some high default value */
 137                 writel(0xffffffff, mtu_base + MTU_LR(1));
 138                 break;
 139         case CLOCK_EVT_MODE_RESUME:
 140                 break;
 141         }
 142 }
 143
 144 static struct clock_event_device nmdk_clkevt = {
 145         .name           = "mtu_1",
 146         .features       = CLOCK_EVT_FEAT_ONESHOT | CLOCK_EVT_FEAT_PERIODIC,
 147         .rating         = 200,
 148         .set_mode       = nmdk_clkevt_mode,
 149         .set_next_event = nmdk_clkevt_next,
 150 };
 151
 152 /*
 153  * IRQ Handler for timer 1 of the MTU block.
 154  */
 155 static irqreturn_t nmdk_timer_interrupt(int irq, void *dev_id)
 156 {
 157         struct clock_event_device *evdev = dev_id;
 158
 159         writel(1 << 1, mtu_base + MTU_ICR); /* Interrupt clear reg */
 160         evdev->event_handler(evdev);
 161         return IRQ_HANDLED;
 162 }
 163
 164 static struct irqaction nmdk_timer_irq = {
 165         .name           = "Nomadik Timer Tick",
 166         .flags          = IRQF_DISABLED | IRQF_TIMER,
 167         .handler        = nmdk_timer_interrupt,
 168         .dev_id         = &nmdk_clkevt,
 169 };
 170
 171 void nmdk_clksrc_reset(void)
 172 {
 173         /* Disable */
 174         writel(0, mtu_base + MTU_CR(0));
 175
 176         /* ClockSource: configure load and background-load, and fire it up */
 177         writel(nmdk_cycle, mtu_base + MTU_LR(0));
 178         writel(nmdk_cycle, mtu_base + MTU_BGLR(0));
 179
 180         writel(clk_prescale | MTU_CRn_32BITS | MTU_CRn_ENA,
 181                mtu_base + MTU_CR(0));
 182 }
 183
 184 void __init nmdk_timer_init(void __iomem *base, int irq)
 185 {
 186         unsigned long rate;
 187         struct clk *clk0, *pclk0;
 188
 189         mtu_base = base;
 190
 191         pclk0 = clk_get_sys("mtu0", "apb_pclk");
 192         BUG_ON(IS_ERR(pclk0));
 193         BUG_ON(clk_prepare(pclk0) < 0);
 194         BUG_ON(clk_enable(pclk0) < 0);
 195
 196         clk0 = clk_get_sys("mtu0", NULL);
 197         BUG_ON(IS_ERR(clk0));
 198         BUG_ON(clk_prepare(clk0) < 0);
 199         BUG_ON(clk_enable(clk0) < 0);
 200
 201         /*
 202          * Tick rate is 2.4MHz for Nomadik and 2.4Mhz, 100MHz or 133 MHz
 203          * for ux500.
 204          * Use a divide-by-16 counter if the tick rate is more than 32MHz.
 205          * At 32 MHz, the timer (with 32 bit counter) can be programmed
 206          * to wake-up at a max 127s a head in time. Dividing a 2.4 MHz timer
 207          * with 16 gives too low timer resolution.
 208          */
 209         rate = clk_get_rate(clk0);
 210         if (rate > 32000000) {
 211                 rate /= 16;
 212                 clk_prescale = MTU_CRn_PRESCALE_16;
 213         } else {
 214                 clk_prescale = MTU_CRn_PRESCALE_1;
 215         }
 216
 217         /* Cycles for periodic mode */
 218         nmdk_cycle = DIV_ROUND_CLOSEST(rate, HZ);
 219
 220
 221         /* Timer 0 is the free running clocksource */
 222         nmdk_clksrc_reset();
 223
 224         if (clocksource_mmio_init(mtu_base + MTU_VAL(0), "mtu_0",
 225                         rate, 200, 32, clocksource_mmio_readl_down))
 226                 pr_err("timer: failed to initialize clock source %s\n",
 227                        "mtu_0");
 228
 229 #ifdef CONFIG_NOMADIK_MTU_SCHED_CLOCK
 230         setup_sched_clock(nomadik_read_sched_clock, 32, rate);
 231 #endif
 232
 233         /* Timer 1 is used for events, register irq and clockevents */
 234         setup_irq(irq, &nmdk_timer_irq);
 235         nmdk_clkevt.cpumask = cpumask_of(0);
 236         clockevents_config_and_register(&nmdk_clkevt, rate, 2, 0xffffffffU);
 237
 238         mtu_delay_timer.read_current_timer = &nmdk_timer_read_current_timer;
 239         mtu_delay_timer.freq = rate;
 240         register_current_timer_delay(&mtu_delay_timer);
 241 }