Merge tag 'tegra-clk-3.18' of git://nv-tegra.nvidia.com/user/pdeschrijver/linux into...
[firefly-linux-kernel-4.4.55.git] / drivers / clk / mvebu / common.h
1 /*
2  * Marvell EBU SoC common clock handling
3  *
4  * Copyright (C) 2012 Marvell
5  *
6  * Gregory CLEMENT <gregory.clement@free-electrons.com>
7  * Sebastian Hesselbarth <sebastian.hesselbarth@gmail.com>
8  * Andrew Lunn <andrew@lunn.ch>
9  *
10  * This file is licensed under the terms of the GNU General Public
11  * License version 2. This program is licensed "as is" without any
12  * warranty of any kind, whether express or implied.
13  */
14
15 #ifndef __CLK_MVEBU_COMMON_H_
16 #define __CLK_MVEBU_COMMON_H_
17
18 #include <linux/kernel.h>
19
20 extern spinlock_t ctrl_gating_lock;
21
22 struct device_node;
23
24 struct coreclk_ratio {
25         int id;
26         const char *name;
27 };
28
29 struct coreclk_soc_desc {
30         u32 (*get_tclk_freq)(void __iomem *sar);
31         u32 (*get_cpu_freq)(void __iomem *sar);
32         void (*get_clk_ratio)(void __iomem *sar, int id, int *mult, int *div);
33         const struct coreclk_ratio *ratios;
34         int num_ratios;
35 };
36
37 struct clk_gating_soc_desc {
38         const char *name;
39         const char *parent;
40         int bit_idx;
41         unsigned long flags;
42 };
43
44 void __init mvebu_coreclk_setup(struct device_node *np,
45                                 const struct coreclk_soc_desc *desc);
46
47 void __init mvebu_clk_gating_setup(struct device_node *np,
48                                    const struct clk_gating_soc_desc *desc);
49
50 #endif