arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #define DPRINTF(x...) do {} while (0)
  26 #include <linux/module.h>
  27 #include <asm/kvm_emulate.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Opcode effective-address decode tables.
  34  * Note that we only emulate instructions that have at least one memory
  35  * operand (excluding implicit stack references). We assume that stack
  36  * references and instruction fetches will never occur in special memory
  37  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  38  * not be handled.
  39  */
  40
  41 /* Operand sizes: 8-bit operands or specified/overridden size. */
  42 #define ByteOp      (1<<0)      /* 8-bit operands. */
  43 /* Destination operand type. */
  44 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  45 #define DstReg      (2<<1)      /* Register operand. */
  46 #define DstMem      (3<<1)      /* Memory operand. */
  47 #define DstAcc      (4<<1)      /* Destination Accumulator */
  48 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
  49 #define DstMem64    (6<<1)      /* 64bit memory operand */
  50 #define DstImmUByte (7<<1)      /* 8-bit unsigned immediate operand */
  51 #define DstMask     (7<<1)
  52 /* Source operand type. */
  53 #define SrcNone     (0<<4)      /* No source operand. */
  54 #define SrcReg      (1<<4)      /* Register operand. */
  55 #define SrcMem      (2<<4)      /* Memory operand. */
  56 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  57 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  58 #define SrcImm      (5<<4)      /* Immediate operand. */
  59 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  60 #define SrcOne      (7<<4)      /* Implied '1' */
  61 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  62 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  63 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  64 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  65 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  66 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  67 #define SrcImmU16   (0xe<<4)    /* Immediate operand, unsigned, 16 bits */
  68 #define SrcMask     (0xf<<4)
  69 /* Generic ModRM decode. */
  70 #define ModRM       (1<<8)
  71 /* Destination is only written; never read. */
  72 #define Mov         (1<<9)
  73 #define BitOp       (1<<10)
  74 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  75 #define String      (1<<12)     /* String instruction (rep capable) */
  76 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  77 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  78 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  79 /* Misc flags */
  80 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
  81 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
  82 #define Undefined   (1<<25) /* No Such Instruction */
  83 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  84 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  85 #define No64        (1<<28)
  86 /* Source 2 operand type */
  87 #define Src2None    (0<<29)
  88 #define Src2CL      (1<<29)
  89 #define Src2ImmByte (2<<29)
  90 #define Src2One     (3<<29)
  91 #define Src2Imm     (4<<29)
  92 #define Src2Mask    (7<<29)
  93
  94 #define X2(x...) x, x
  95 #define X3(x...) X2(x), x
  96 #define X4(x...) X2(x), X2(x)
  97 #define X5(x...) X4(x), x
  98 #define X6(x...) X4(x), X2(x)
  99 #define X7(x...) X4(x), X3(x)
 100 #define X8(x...) X4(x), X4(x)
 101 #define X16(x...) X8(x), X8(x)
 102
 103 struct opcode {
 104         u32 flags;
 105         union {
 106                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 107                 struct opcode *group;
 108                 struct group_dual *gdual;
 109         } u;
 110 };
 111
 112 struct group_dual {
 113         struct opcode mod012[8];
 114         struct opcode mod3[8];
 115 };
 116
 117 /* EFLAGS bit definitions. */
 118 #define EFLG_ID (1<<21)
 119 #define EFLG_VIP (1<<20)
 120 #define EFLG_VIF (1<<19)
 121 #define EFLG_AC (1<<18)
 122 #define EFLG_VM (1<<17)
 123 #define EFLG_RF (1<<16)
 124 #define EFLG_IOPL (3<<12)
 125 #define EFLG_NT (1<<14)
 126 #define EFLG_OF (1<<11)
 127 #define EFLG_DF (1<<10)
 128 #define EFLG_IF (1<<9)
 129 #define EFLG_TF (1<<8)
 130 #define EFLG_SF (1<<7)
 131 #define EFLG_ZF (1<<6)
 132 #define EFLG_AF (1<<4)
 133 #define EFLG_PF (1<<2)
 134 #define EFLG_CF (1<<0)
 135
 136 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 137 #define EFLG_RESERVED_ONE_MASK 2
 138
 139 /*
 140  * Instruction emulation:
 141  * Most instructions are emulated directly via a fragment of inline assembly
 142  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 143  * any modified flags.
 144  */
 145
 146 #if defined(CONFIG_X86_64)
 147 #define _LO32 "k"               /* force 32-bit operand */
 148 #define _STK  "%%rsp"           /* stack pointer */
 149 #elif defined(__i386__)
 150 #define _LO32 ""                /* force 32-bit operand */
 151 #define _STK  "%%esp"           /* stack pointer */
 152 #endif
 153
 154 /*
 155  * These EFLAGS bits are restored from saved value during emulation, and
 156  * any changes are written back to the saved value after emulation.
 157  */
 158 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 159
 160 /* Before executing instruction: restore necessary bits in EFLAGS. */
 161 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 162         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 163         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 164         "push %"_tmp"; "                                                \
 165         "push %"_tmp"; "                                                \
 166         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 167         "andl %"_LO32 _tmp",("_STK"); "                                 \
 168         "pushf; "                                                       \
 169         "notl %"_LO32 _tmp"; "                                          \
 170         "andl %"_LO32 _tmp",("_STK"); "                                 \
 171         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 172         "pop  %"_tmp"; "                                                \
 173         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 174         "popf; "                                                        \
 175         "pop  %"_sav"; "
 176
 177 /* After executing instruction: write-back necessary bits in EFLAGS. */
 178 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 179         /* _sav |= EFLAGS & _msk; */            \
 180         "pushf; "                               \
 181         "pop  %"_tmp"; "                        \
 182         "andl %"_msk",%"_LO32 _tmp"; "          \
 183         "orl  %"_LO32 _tmp",%"_sav"; "
 184
 185 #ifdef CONFIG_X86_64
 186 #define ON64(x) x
 187 #else
 188 #define ON64(x)
 189 #endif
 190
 191 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix, _dsttype) \
 192         do {                                                            \
 193                 __asm__ __volatile__ (                                  \
 194                         _PRE_EFLAGS("0", "4", "2")                      \
 195                         _op _suffix " %"_x"3,%1; "                      \
 196                         _POST_EFLAGS("0", "4", "2")                     \
 197                         : "=m" (_eflags), "+q" (*(_dsttype*)&(_dst).val),\
 198                           "=&r" (_tmp)                                  \
 199                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 200         } while (0)
 201
 202
 203 /* Raw emulation: instruction has two explicit operands. */
 204 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 205         do {                                                            \
 206                 unsigned long _tmp;                                     \
 207                                                                         \
 208                 switch ((_dst).bytes) {                                 \
 209                 case 2:                                                 \
 210                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w",u16);\
 211                         break;                                          \
 212                 case 4:                                                 \
 213                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l",u32);\
 214                         break;                                          \
 215                 case 8:                                                 \
 216                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q",u64)); \
 217                         break;                                          \
 218                 }                                                       \
 219         } while (0)
 220
 221 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 222         do {                                                                 \
 223                 unsigned long _tmp;                                          \
 224                 switch ((_dst).bytes) {                                      \
 225                 case 1:                                                      \
 226                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b",u8); \
 227                         break;                                               \
 228                 default:                                                     \
 229                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 230                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 231                         break;                                               \
 232                 }                                                            \
 233         } while (0)
 234
 235 /* Source operand is byte-sized and may be restricted to just %cl. */
 236 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 237         __emulate_2op(_op, _src, _dst, _eflags,                         \
 238                       "b", "c", "b", "c", "b", "c", "b", "c")
 239
 240 /* Source operand is byte, word, long or quad sized. */
 241 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 242         __emulate_2op(_op, _src, _dst, _eflags,                         \
 243                       "b", "q", "w", "r", _LO32, "r", "", "r")
 244
 245 /* Source operand is word, long or quad sized. */
 246 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 247         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 248                              "w", "r", _LO32, "r", "", "r")
 249
 250 /* Instruction has three operands and one operand is stored in ECX register */
 251 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 252         do {                                                                    \
 253                 unsigned long _tmp;                                             \
 254                 _type _clv  = (_cl).val;                                        \
 255                 _type _srcv = (_src).val;                                       \
 256                 _type _dstv = (_dst).val;                                       \
 257                                                                                 \
 258                 __asm__ __volatile__ (                                          \
 259                         _PRE_EFLAGS("0", "5", "2")                              \
 260                         _op _suffix " %4,%1 \n"                                 \
 261                         _POST_EFLAGS("0", "5", "2")                             \
 262                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 263                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 264                         );                                                      \
 265                                                                                 \
 266                 (_cl).val  = (unsigned long) _clv;                              \
 267                 (_src).val = (unsigned long) _srcv;                             \
 268                 (_dst).val = (unsigned long) _dstv;                             \
 269         } while (0)
 270
 271 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 272         do {                                                                    \
 273                 switch ((_dst).bytes) {                                         \
 274                 case 2:                                                         \
 275                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 276                                                 "w", unsigned short);           \
 277                         break;                                                  \
 278                 case 4:                                                         \
 279                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 280                                                 "l", unsigned int);             \
 281                         break;                                                  \
 282                 case 8:                                                         \
 283                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 284                                                 "q", unsigned long));           \
 285                         break;                                                  \
 286                 }                                                               \
 287         } while (0)
 288
 289 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 290         do {                                                            \
 291                 unsigned long _tmp;                                     \
 292                                                                         \
 293                 __asm__ __volatile__ (                                  \
 294                         _PRE_EFLAGS("0", "3", "2")                      \
 295                         _op _suffix " %1; "                             \
 296                         _POST_EFLAGS("0", "3", "2")                     \
 297                         : "=m" (_eflags), "+m" ((_dst).val),            \
 298                           "=&r" (_tmp)                                  \
 299                         : "i" (EFLAGS_MASK));                           \
 300         } while (0)
 301
 302 /* Instruction has only one explicit operand (no source operand). */
 303 #define emulate_1op(_op, _dst, _eflags)                                    \
 304         do {                                                            \
 305                 switch ((_dst).bytes) {                                 \
 306                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 307                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 308                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 309                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 310                 }                                                       \
 311         } while (0)
 312
 313 #define __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, _suffix)          \
 314         do {                                                            \
 315                 unsigned long _tmp;                                     \
 316                                                                         \
 317                 __asm__ __volatile__ (                                  \
 318                         _PRE_EFLAGS("0", "4", "1")                      \
 319                         _op _suffix " %5; "                             \
 320                         _POST_EFLAGS("0", "4", "1")                     \
 321                         : "=m" (_eflags), "=&r" (_tmp),                 \
 322                           "+a" (_rax), "+d" (_rdx)                      \
 323                         : "i" (EFLAGS_MASK), "m" ((_src).val),          \
 324                           "a" (_rax), "d" (_rdx));                      \
 325         } while (0)
 326
 327 #define __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, _eflags, _suffix, _ex) \
 328         do {                                                            \
 329                 unsigned long _tmp;                                     \
 330                                                                         \
 331                 __asm__ __volatile__ (                                  \
 332                         _PRE_EFLAGS("0", "5", "1")                      \
 333                         "1: \n\t"                                       \
 334                         _op _suffix " %6; "                             \
 335                         "2: \n\t"                                       \
 336                         _POST_EFLAGS("0", "5", "1")                     \
 337                         ".pushsection .fixup,\"ax\" \n\t"               \
 338                         "3: movb $1, %4 \n\t"                           \
 339                         "jmp 2b \n\t"                                   \
 340                         ".popsection \n\t"                              \
 341                         _ASM_EXTABLE(1b, 3b)                            \
 342                         : "=m" (_eflags), "=&r" (_tmp),                 \
 343                           "+a" (_rax), "+d" (_rdx), "+qm"(_ex)          \
 344                         : "i" (EFLAGS_MASK), "m" ((_src).val),          \
 345                           "a" (_rax), "d" (_rdx));                      \
 346         } while (0)
 347
 348 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 349 #define emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags)                     \
 350         do {                                                                    \
 351                 switch((_src).bytes) {                                          \
 352                 case 1: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "b"); break; \
 353                 case 2: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx,  _eflags, "w"); break; \
 354                 case 4: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "l"); break; \
 355                 case 8: ON64(__emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "q")); break; \
 356                 }                                                       \
 357         } while (0)
 358
 359 #define emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, _eflags, _ex)     \
 360         do {                                                            \
 361                 switch((_src).bytes) {                                  \
 362                 case 1:                                                 \
 363                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 364                                                  _eflags, "b", _ex);    \
 365                         break;                                          \
 366                 case 2:                                                 \
 367                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 368                                                  _eflags, "w", _ex);    \
 369                         break;                                          \
 370                 case 4:                                                 \
 371                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 372                                                  _eflags, "l", _ex);    \
 373                         break;                                          \
 374                 case 8: ON64(                                           \
 375                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 376                                                  _eflags, "q", _ex));   \
 377                         break;                                          \
 378                 }                                                       \
 379         } while (0)
 380
 381 /* Fetch next part of the instruction being emulated. */
 382 #define insn_fetch(_type, _size, _eip)                                  \
 383 ({      unsigned long _x;                                               \
 384         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 385         if (rc != X86EMUL_CONTINUE)                                     \
 386                 goto done;                                              \
 387         (_eip) += (_size);                                              \
 388         (_type)_x;                                                      \
 389 })
 390
 391 #define insn_fetch_arr(_arr, _size, _eip)                                \
 392 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 393         if (rc != X86EMUL_CONTINUE)                                     \
 394                 goto done;                                              \
 395         (_eip) += (_size);                                              \
 396 })
 397
 398 static inline unsigned long ad_mask(struct decode_cache *c)
 399 {
 400         return (1UL << (c->ad_bytes << 3)) - 1;
 401 }
 402
 403 /* Access/update address held in a register, based on addressing mode. */
 404 static inline unsigned long
 405 address_mask(struct decode_cache *c, unsigned long reg)
 406 {
 407         if (c->ad_bytes == sizeof(unsigned long))
 408                 return reg;
 409         else
 410                 return reg & ad_mask(c);
 411 }
 412
 413 static inline unsigned long
 414 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 415 {
 416         return base + address_mask(c, reg);
 417 }
 418
 419 static inline void
 420 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 421 {
 422         if (c->ad_bytes == sizeof(unsigned long))
 423                 *reg += inc;
 424         else
 425                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 426 }
 427
 428 static inline void jmp_rel(struct decode_cache *c, int rel)
 429 {
 430         register_address_increment(c, &c->eip, rel);
 431 }
 432
 433 static void set_seg_override(struct decode_cache *c, int seg)
 434 {
 435         c->has_seg_override = true;
 436         c->seg_override = seg;
 437 }
 438
 439 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 440                               struct x86_emulate_ops *ops, int seg)
 441 {
 442         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 443                 return 0;
 444
 445         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 446 }
 447
 448 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 449                                        struct x86_emulate_ops *ops,
 450                                        struct decode_cache *c)
 451 {
 452         if (!c->has_seg_override)
 453                 return 0;
 454
 455         return seg_base(ctxt, ops, c->seg_override);
 456 }
 457
 458 static unsigned long es_base(struct x86_emulate_ctxt *ctxt,
 459                              struct x86_emulate_ops *ops)
 460 {
 461         return seg_base(ctxt, ops, VCPU_SREG_ES);
 462 }
 463
 464 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt,
 465                              struct x86_emulate_ops *ops)
 466 {
 467         return seg_base(ctxt, ops, VCPU_SREG_SS);
 468 }
 469
 470 static void emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 471                                       u32 error, bool valid)
 472 {
 473         ctxt->exception = vec;
 474         ctxt->error_code = error;
 475         ctxt->error_code_valid = valid;
 476 }
 477
 478 static void emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 479 {
 480         emulate_exception(ctxt, GP_VECTOR, err, true);
 481 }
 482
 483 static void emulate_pf(struct x86_emulate_ctxt *ctxt)
 484 {
 485         emulate_exception(ctxt, PF_VECTOR, 0, true);
 486 }
 487
 488 static void emulate_ud(struct x86_emulate_ctxt *ctxt)
 489 {
 490         emulate_exception(ctxt, UD_VECTOR, 0, false);
 491 }
 492
 493 static void emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 494 {
 495         emulate_exception(ctxt, TS_VECTOR, err, true);
 496 }
 497
 498 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 499 {
 500         emulate_exception(ctxt, DE_VECTOR, 0, false);
 501         return X86EMUL_PROPAGATE_FAULT;
 502 }
 503
 504 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 505                               struct x86_emulate_ops *ops,
 506                               unsigned long eip, u8 *dest)
 507 {
 508         struct fetch_cache *fc = &ctxt->decode.fetch;
 509         int rc;
 510         int size, cur_size;
 511
 512         if (eip == fc->end) {
 513                 cur_size = fc->end - fc->start;
 514                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 515                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 516                                 size, ctxt->vcpu, NULL);
 517                 if (rc != X86EMUL_CONTINUE)
 518                         return rc;
 519                 fc->end += size;
 520         }
 521         *dest = fc->data[eip - fc->start];
 522         return X86EMUL_CONTINUE;
 523 }
 524
 525 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 526                          struct x86_emulate_ops *ops,
 527                          unsigned long eip, void *dest, unsigned size)
 528 {
 529         int rc;
 530
 531         /* x86 instructions are limited to 15 bytes. */
 532         if (eip + size - ctxt->eip > 15)
 533                 return X86EMUL_UNHANDLEABLE;
 534         while (size--) {
 535                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 536                 if (rc != X86EMUL_CONTINUE)
 537                         return rc;
 538         }
 539         return X86EMUL_CONTINUE;
 540 }
 541
 542 /*
 543  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 544  * pointer into the block that addresses the relevant register.
 545  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 546  */
 547 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 548                              int highbyte_regs)
 549 {
 550         void *p;
 551
 552         p = &regs[modrm_reg];
 553         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 554                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 555         return p;
 556 }
 557
 558 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 559                            struct x86_emulate_ops *ops,
 560                            ulong addr,
 561                            u16 *size, unsigned long *address, int op_bytes)
 562 {
 563         int rc;
 564
 565         if (op_bytes == 2)
 566                 op_bytes = 3;
 567         *address = 0;
 568         rc = ops->read_std(addr, (unsigned long *)size, 2, ctxt->vcpu, NULL);
 569         if (rc != X86EMUL_CONTINUE)
 570                 return rc;
 571         rc = ops->read_std(addr + 2, address, op_bytes, ctxt->vcpu, NULL);
 572         return rc;
 573 }
 574
 575 static int test_cc(unsigned int condition, unsigned int flags)
 576 {
 577         int rc = 0;
 578
 579         switch ((condition & 15) >> 1) {
 580         case 0: /* o */
 581                 rc |= (flags & EFLG_OF);
 582                 break;
 583         case 1: /* b/c/nae */
 584                 rc |= (flags & EFLG_CF);
 585                 break;
 586         case 2: /* z/e */
 587                 rc |= (flags & EFLG_ZF);
 588                 break;
 589         case 3: /* be/na */
 590                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 591                 break;
 592         case 4: /* s */
 593                 rc |= (flags & EFLG_SF);
 594                 break;
 595         case 5: /* p/pe */
 596                 rc |= (flags & EFLG_PF);
 597                 break;
 598         case 7: /* le/ng */
 599                 rc |= (flags & EFLG_ZF);
 600                 /* fall through */
 601         case 6: /* l/nge */
 602                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 603                 break;
 604         }
 605
 606         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 607         return (!!rc ^ (condition & 1));
 608 }
 609
 610 static void fetch_register_operand(struct operand *op)
 611 {
 612         switch (op->bytes) {
 613         case 1:
 614                 op->val = *(u8 *)op->addr.reg;
 615                 break;
 616         case 2:
 617                 op->val = *(u16 *)op->addr.reg;
 618                 break;
 619         case 4:
 620                 op->val = *(u32 *)op->addr.reg;
 621                 break;
 622         case 8:
 623                 op->val = *(u64 *)op->addr.reg;
 624                 break;
 625         }
 626 }
 627
 628 static void decode_register_operand(struct operand *op,
 629                                     struct decode_cache *c,
 630                                     int inhibit_bytereg)
 631 {
 632         unsigned reg = c->modrm_reg;
 633         int highbyte_regs = c->rex_prefix == 0;
 634
 635         if (!(c->d & ModRM))
 636                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 637         op->type = OP_REG;
 638         if ((c->d & ByteOp) && !inhibit_bytereg) {
 639                 op->addr.reg = decode_register(reg, c->regs, highbyte_regs);
 640                 op->bytes = 1;
 641         } else {
 642                 op->addr.reg = decode_register(reg, c->regs, 0);
 643                 op->bytes = c->op_bytes;
 644         }
 645         fetch_register_operand(op);
 646         op->orig_val = op->val;
 647 }
 648
 649 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 650                         struct x86_emulate_ops *ops,
 651                         struct operand *op)
 652 {
 653         struct decode_cache *c = &ctxt->decode;
 654         u8 sib;
 655         int index_reg = 0, base_reg = 0, scale;
 656         int rc = X86EMUL_CONTINUE;
 657         ulong modrm_ea = 0;
 658
 659         if (c->rex_prefix) {
 660                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 661                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 662                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 663         }
 664
 665         c->modrm = insn_fetch(u8, 1, c->eip);
 666         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 667         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 668         c->modrm_rm |= (c->modrm & 0x07);
 669         c->modrm_seg = VCPU_SREG_DS;
 670
 671         if (c->modrm_mod == 3) {
 672                 op->type = OP_REG;
 673                 op->bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
 674                 op->addr.reg = decode_register(c->modrm_rm,
 675                                                c->regs, c->d & ByteOp);
 676                 fetch_register_operand(op);
 677                 return rc;
 678         }
 679
 680         op->type = OP_MEM;
 681
 682         if (c->ad_bytes == 2) {
 683                 unsigned bx = c->regs[VCPU_REGS_RBX];
 684                 unsigned bp = c->regs[VCPU_REGS_RBP];
 685                 unsigned si = c->regs[VCPU_REGS_RSI];
 686                 unsigned di = c->regs[VCPU_REGS_RDI];
 687
 688                 /* 16-bit ModR/M decode. */
 689                 switch (c->modrm_mod) {
 690                 case 0:
 691                         if (c->modrm_rm == 6)
 692                                 modrm_ea += insn_fetch(u16, 2, c->eip);
 693                         break;
 694                 case 1:
 695                         modrm_ea += insn_fetch(s8, 1, c->eip);
 696                         break;
 697                 case 2:
 698                         modrm_ea += insn_fetch(u16, 2, c->eip);
 699                         break;
 700                 }
 701                 switch (c->modrm_rm) {
 702                 case 0:
 703                         modrm_ea += bx + si;
 704                         break;
 705                 case 1:
 706                         modrm_ea += bx + di;
 707                         break;
 708                 case 2:
 709                         modrm_ea += bp + si;
 710                         break;
 711                 case 3:
 712                         modrm_ea += bp + di;
 713                         break;
 714                 case 4:
 715                         modrm_ea += si;
 716                         break;
 717                 case 5:
 718                         modrm_ea += di;
 719                         break;
 720                 case 6:
 721                         if (c->modrm_mod != 0)
 722                                 modrm_ea += bp;
 723                         break;
 724                 case 7:
 725                         modrm_ea += bx;
 726                         break;
 727                 }
 728                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 729                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 730                         c->modrm_seg = VCPU_SREG_SS;
 731                 modrm_ea = (u16)modrm_ea;
 732         } else {
 733                 /* 32/64-bit ModR/M decode. */
 734                 if ((c->modrm_rm & 7) == 4) {
 735                         sib = insn_fetch(u8, 1, c->eip);
 736                         index_reg |= (sib >> 3) & 7;
 737                         base_reg |= sib & 7;
 738                         scale = sib >> 6;
 739
 740                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 741                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 742                         else
 743                                 modrm_ea += c->regs[base_reg];
 744                         if (index_reg != 4)
 745                                 modrm_ea += c->regs[index_reg] << scale;
 746                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 747                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 748                                 c->rip_relative = 1;
 749                 } else
 750                         modrm_ea += c->regs[c->modrm_rm];
 751                 switch (c->modrm_mod) {
 752                 case 0:
 753                         if (c->modrm_rm == 5)
 754                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 755                         break;
 756                 case 1:
 757                         modrm_ea += insn_fetch(s8, 1, c->eip);
 758                         break;
 759                 case 2:
 760                         modrm_ea += insn_fetch(s32, 4, c->eip);
 761                         break;
 762                 }
 763         }
 764         op->addr.mem = modrm_ea;
 765 done:
 766         return rc;
 767 }
 768
 769 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 770                       struct x86_emulate_ops *ops,
 771                       struct operand *op)
 772 {
 773         struct decode_cache *c = &ctxt->decode;
 774         int rc = X86EMUL_CONTINUE;
 775
 776         op->type = OP_MEM;
 777         switch (c->ad_bytes) {
 778         case 2:
 779                 op->addr.mem = insn_fetch(u16, 2, c->eip);
 780                 break;
 781         case 4:
 782                 op->addr.mem = insn_fetch(u32, 4, c->eip);
 783                 break;
 784         case 8:
 785                 op->addr.mem = insn_fetch(u64, 8, c->eip);
 786                 break;
 787         }
 788 done:
 789         return rc;
 790 }
 791
 792 static void fetch_bit_operand(struct decode_cache *c)
 793 {
 794         long sv = 0, mask;
 795
 796         if (c->dst.type == OP_MEM && c->src.type == OP_REG) {
 797                 mask = ~(c->dst.bytes * 8 - 1);
 798
 799                 if (c->src.bytes == 2)
 800                         sv = (s16)c->src.val & (s16)mask;
 801                 else if (c->src.bytes == 4)
 802                         sv = (s32)c->src.val & (s32)mask;
 803
 804                 c->dst.addr.mem += (sv >> 3);
 805         }
 806
 807         /* only subword offset */
 808         c->src.val &= (c->dst.bytes << 3) - 1;
 809 }
 810
 811 static int read_emulated(struct x86_emulate_ctxt *ctxt,
 812                          struct x86_emulate_ops *ops,
 813                          unsigned long addr, void *dest, unsigned size)
 814 {
 815         int rc;
 816         struct read_cache *mc = &ctxt->decode.mem_read;
 817         u32 err;
 818
 819         while (size) {
 820                 int n = min(size, 8u);
 821                 size -= n;
 822                 if (mc->pos < mc->end)
 823                         goto read_cached;
 824
 825                 rc = ops->read_emulated(addr, mc->data + mc->end, n, &err,
 826                                         ctxt->vcpu);
 827                 if (rc == X86EMUL_PROPAGATE_FAULT)
 828                         emulate_pf(ctxt);
 829                 if (rc != X86EMUL_CONTINUE)
 830                         return rc;
 831                 mc->end += n;
 832
 833         read_cached:
 834                 memcpy(dest, mc->data + mc->pos, n);
 835                 mc->pos += n;
 836                 dest += n;
 837                 addr += n;
 838         }
 839         return X86EMUL_CONTINUE;
 840 }
 841
 842 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
 843                            struct x86_emulate_ops *ops,
 844                            unsigned int size, unsigned short port,
 845                            void *dest)
 846 {
 847         struct read_cache *rc = &ctxt->decode.io_read;
 848
 849         if (rc->pos == rc->end) { /* refill pio read ahead */
 850                 struct decode_cache *c = &ctxt->decode;
 851                 unsigned int in_page, n;
 852                 unsigned int count = c->rep_prefix ?
 853                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
 854                 in_page = (ctxt->eflags & EFLG_DF) ?
 855                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
 856                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
 857                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
 858                         count);
 859                 if (n == 0)
 860                         n = 1;
 861                 rc->pos = rc->end = 0;
 862                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
 863                         return 0;
 864                 rc->end = n * size;
 865         }
 866
 867         memcpy(dest, rc->data + rc->pos, size);
 868         rc->pos += size;
 869         return 1;
 870 }
 871
 872 static u32 desc_limit_scaled(struct desc_struct *desc)
 873 {
 874         u32 limit = get_desc_limit(desc);
 875
 876         return desc->g ? (limit << 12) | 0xfff : limit;
 877 }
 878
 879 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
 880                                      struct x86_emulate_ops *ops,
 881                                      u16 selector, struct desc_ptr *dt)
 882 {
 883         if (selector & 1 << 2) {
 884                 struct desc_struct desc;
 885                 memset (dt, 0, sizeof *dt);
 886                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
 887                         return;
 888
 889                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
 890                 dt->address = get_desc_base(&desc);
 891         } else
 892                 ops->get_gdt(dt, ctxt->vcpu);
 893 }
 894
 895 /* allowed just for 8 bytes segments */
 896 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 897                                    struct x86_emulate_ops *ops,
 898                                    u16 selector, struct desc_struct *desc)
 899 {
 900         struct desc_ptr dt;
 901         u16 index = selector >> 3;
 902         int ret;
 903         u32 err;
 904         ulong addr;
 905
 906         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 907
 908         if (dt.size < index * 8 + 7) {
 909                 emulate_gp(ctxt, selector & 0xfffc);
 910                 return X86EMUL_PROPAGATE_FAULT;
 911         }
 912         addr = dt.address + index * 8;
 913         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
 914         if (ret == X86EMUL_PROPAGATE_FAULT)
 915                 emulate_pf(ctxt);
 916
 917        return ret;
 918 }
 919
 920 /* allowed just for 8 bytes segments */
 921 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 922                                     struct x86_emulate_ops *ops,
 923                                     u16 selector, struct desc_struct *desc)
 924 {
 925         struct desc_ptr dt;
 926         u16 index = selector >> 3;
 927         u32 err;
 928         ulong addr;
 929         int ret;
 930
 931         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 932
 933         if (dt.size < index * 8 + 7) {
 934                 emulate_gp(ctxt, selector & 0xfffc);
 935                 return X86EMUL_PROPAGATE_FAULT;
 936         }
 937
 938         addr = dt.address + index * 8;
 939         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
 940         if (ret == X86EMUL_PROPAGATE_FAULT)
 941                 emulate_pf(ctxt);
 942
 943         return ret;
 944 }
 945
 946 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 947                                    struct x86_emulate_ops *ops,
 948                                    u16 selector, int seg)
 949 {
 950         struct desc_struct seg_desc;
 951         u8 dpl, rpl, cpl;
 952         unsigned err_vec = GP_VECTOR;
 953         u32 err_code = 0;
 954         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
 955         int ret;
 956
 957         memset(&seg_desc, 0, sizeof seg_desc);
 958
 959         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
 960             || ctxt->mode == X86EMUL_MODE_REAL) {
 961                 /* set real mode segment descriptor */
 962                 set_desc_base(&seg_desc, selector << 4);
 963                 set_desc_limit(&seg_desc, 0xffff);
 964                 seg_desc.type = 3;
 965                 seg_desc.p = 1;
 966                 seg_desc.s = 1;
 967                 goto load;
 968         }
 969
 970         /* NULL selector is not valid for TR, CS and SS */
 971         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
 972             && null_selector)
 973                 goto exception;
 974
 975         /* TR should be in GDT only */
 976         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
 977                 goto exception;
 978
 979         if (null_selector) /* for NULL selector skip all following checks */
 980                 goto load;
 981
 982         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
 983         if (ret != X86EMUL_CONTINUE)
 984                 return ret;
 985
 986         err_code = selector & 0xfffc;
 987         err_vec = GP_VECTOR;
 988
 989         /* can't load system descriptor into segment selecor */
 990         if (seg <= VCPU_SREG_GS && !seg_desc.s)
 991                 goto exception;
 992
 993         if (!seg_desc.p) {
 994                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
 995                 goto exception;
 996         }
 997
 998         rpl = selector & 3;
 999         dpl = seg_desc.dpl;
1000         cpl = ops->cpl(ctxt->vcpu);
1001
1002         switch (seg) {
1003         case VCPU_SREG_SS:
1004                 /*
1005                  * segment is not a writable data segment or segment
1006                  * selector's RPL != CPL or segment selector's RPL != CPL
1007                  */
1008                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1009                         goto exception;
1010                 break;
1011         case VCPU_SREG_CS:
1012                 if (!(seg_desc.type & 8))
1013                         goto exception;
1014
1015                 if (seg_desc.type & 4) {
1016                         /* conforming */
1017                         if (dpl > cpl)
1018                                 goto exception;
1019                 } else {
1020                         /* nonconforming */
1021                         if (rpl > cpl || dpl != cpl)
1022                                 goto exception;
1023                 }
1024                 /* CS(RPL) <- CPL */
1025                 selector = (selector & 0xfffc) | cpl;
1026                 break;
1027         case VCPU_SREG_TR:
1028                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1029                         goto exception;
1030                 break;
1031         case VCPU_SREG_LDTR:
1032                 if (seg_desc.s || seg_desc.type != 2)
1033                         goto exception;
1034                 break;
1035         default: /*  DS, ES, FS, or GS */
1036                 /*
1037                  * segment is not a data or readable code segment or
1038                  * ((segment is a data or nonconforming code segment)
1039                  * and (both RPL and CPL > DPL))
1040                  */
1041                 if ((seg_desc.type & 0xa) == 0x8 ||
1042                     (((seg_desc.type & 0xc) != 0xc) &&
1043                      (rpl > dpl && cpl > dpl)))
1044                         goto exception;
1045                 break;
1046         }
1047
1048         if (seg_desc.s) {
1049                 /* mark segment as accessed */
1050                 seg_desc.type |= 1;
1051                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1052                 if (ret != X86EMUL_CONTINUE)
1053                         return ret;
1054         }
1055 load:
1056         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1057         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
1058         return X86EMUL_CONTINUE;
1059 exception:
1060         emulate_exception(ctxt, err_vec, err_code, true);
1061         return X86EMUL_PROPAGATE_FAULT;
1062 }
1063
1064 static void write_register_operand(struct operand *op)
1065 {
1066         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1067         switch (op->bytes) {
1068         case 1:
1069                 *(u8 *)op->addr.reg = (u8)op->val;
1070                 break;
1071         case 2:
1072                 *(u16 *)op->addr.reg = (u16)op->val;
1073                 break;
1074         case 4:
1075                 *op->addr.reg = (u32)op->val;
1076                 break;  /* 64b: zero-extend */
1077         case 8:
1078                 *op->addr.reg = op->val;
1079                 break;
1080         }
1081 }
1082
1083 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1084                             struct x86_emulate_ops *ops)
1085 {
1086         int rc;
1087         struct decode_cache *c = &ctxt->decode;
1088         u32 err;
1089
1090         switch (c->dst.type) {
1091         case OP_REG:
1092                 write_register_operand(&c->dst);
1093                 break;
1094         case OP_MEM:
1095                 if (c->lock_prefix)
1096                         rc = ops->cmpxchg_emulated(
1097                                         c->dst.addr.mem,
1098                                         &c->dst.orig_val,
1099                                         &c->dst.val,
1100                                         c->dst.bytes,
1101                                         &err,
1102                                         ctxt->vcpu);
1103                 else
1104                         rc = ops->write_emulated(
1105                                         c->dst.addr.mem,
1106                                         &c->dst.val,
1107                                         c->dst.bytes,
1108                                         &err,
1109                                         ctxt->vcpu);
1110                 if (rc == X86EMUL_PROPAGATE_FAULT)
1111                         emulate_pf(ctxt);
1112                 if (rc != X86EMUL_CONTINUE)
1113                         return rc;
1114                 break;
1115         case OP_NONE:
1116                 /* no writeback */
1117                 break;
1118         default:
1119                 break;
1120         }
1121         return X86EMUL_CONTINUE;
1122 }
1123
1124 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1125                                 struct x86_emulate_ops *ops)
1126 {
1127         struct decode_cache *c = &ctxt->decode;
1128
1129         c->dst.type  = OP_MEM;
1130         c->dst.bytes = c->op_bytes;
1131         c->dst.val = c->src.val;
1132         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1133         c->dst.addr.mem = register_address(c, ss_base(ctxt, ops),
1134                                            c->regs[VCPU_REGS_RSP]);
1135 }
1136
1137 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1138                        struct x86_emulate_ops *ops,
1139                        void *dest, int len)
1140 {
1141         struct decode_cache *c = &ctxt->decode;
1142         int rc;
1143
1144         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt, ops),
1145                                                        c->regs[VCPU_REGS_RSP]),
1146                            dest, len);
1147         if (rc != X86EMUL_CONTINUE)
1148                 return rc;
1149
1150         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1151         return rc;
1152 }
1153
1154 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1155                        struct x86_emulate_ops *ops,
1156                        void *dest, int len)
1157 {
1158         int rc;
1159         unsigned long val, change_mask;
1160         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1161         int cpl = ops->cpl(ctxt->vcpu);
1162
1163         rc = emulate_pop(ctxt, ops, &val, len);
1164         if (rc != X86EMUL_CONTINUE)
1165                 return rc;
1166
1167         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1168                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1169
1170         switch(ctxt->mode) {
1171         case X86EMUL_MODE_PROT64:
1172         case X86EMUL_MODE_PROT32:
1173         case X86EMUL_MODE_PROT16:
1174                 if (cpl == 0)
1175                         change_mask |= EFLG_IOPL;
1176                 if (cpl <= iopl)
1177                         change_mask |= EFLG_IF;
1178                 break;
1179         case X86EMUL_MODE_VM86:
1180                 if (iopl < 3) {
1181                         emulate_gp(ctxt, 0);
1182                         return X86EMUL_PROPAGATE_FAULT;
1183                 }
1184                 change_mask |= EFLG_IF;
1185                 break;
1186         default: /* real mode */
1187                 change_mask |= (EFLG_IOPL | EFLG_IF);
1188                 break;
1189         }
1190
1191         *(unsigned long *)dest =
1192                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1193
1194         if (rc == X86EMUL_PROPAGATE_FAULT)
1195                 emulate_pf(ctxt);
1196
1197         return rc;
1198 }
1199
1200 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1201                               struct x86_emulate_ops *ops, int seg)
1202 {
1203         struct decode_cache *c = &ctxt->decode;
1204
1205         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1206
1207         emulate_push(ctxt, ops);
1208 }
1209
1210 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1211                              struct x86_emulate_ops *ops, int seg)
1212 {
1213         struct decode_cache *c = &ctxt->decode;
1214         unsigned long selector;
1215         int rc;
1216
1217         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1218         if (rc != X86EMUL_CONTINUE)
1219                 return rc;
1220
1221         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1222         return rc;
1223 }
1224
1225 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1226                           struct x86_emulate_ops *ops)
1227 {
1228         struct decode_cache *c = &ctxt->decode;
1229         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1230         int rc = X86EMUL_CONTINUE;
1231         int reg = VCPU_REGS_RAX;
1232
1233         while (reg <= VCPU_REGS_RDI) {
1234                 (reg == VCPU_REGS_RSP) ?
1235                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1236
1237                 emulate_push(ctxt, ops);
1238
1239                 rc = writeback(ctxt, ops);
1240                 if (rc != X86EMUL_CONTINUE)
1241                         return rc;
1242
1243                 ++reg;
1244         }
1245
1246         /* Disable writeback. */
1247         c->dst.type = OP_NONE;
1248
1249         return rc;
1250 }
1251
1252 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1253                         struct x86_emulate_ops *ops)
1254 {
1255         struct decode_cache *c = &ctxt->decode;
1256         int rc = X86EMUL_CONTINUE;
1257         int reg = VCPU_REGS_RDI;
1258
1259         while (reg >= VCPU_REGS_RAX) {
1260                 if (reg == VCPU_REGS_RSP) {
1261                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1262                                                         c->op_bytes);
1263                         --reg;
1264                 }
1265
1266                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1267                 if (rc != X86EMUL_CONTINUE)
1268                         break;
1269                 --reg;
1270         }
1271         return rc;
1272 }
1273
1274 int emulate_int_real(struct x86_emulate_ctxt *ctxt,
1275                                struct x86_emulate_ops *ops, int irq)
1276 {
1277         struct decode_cache *c = &ctxt->decode;
1278         int rc;
1279         struct desc_ptr dt;
1280         gva_t cs_addr;
1281         gva_t eip_addr;
1282         u16 cs, eip;
1283         u32 err;
1284
1285         /* TODO: Add limit checks */
1286         c->src.val = ctxt->eflags;
1287         emulate_push(ctxt, ops);
1288         rc = writeback(ctxt, ops);
1289         if (rc != X86EMUL_CONTINUE)
1290                 return rc;
1291
1292         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1293
1294         c->src.val = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1295         emulate_push(ctxt, ops);
1296         rc = writeback(ctxt, ops);
1297         if (rc != X86EMUL_CONTINUE)
1298                 return rc;
1299
1300         c->src.val = c->eip;
1301         emulate_push(ctxt, ops);
1302         rc = writeback(ctxt, ops);
1303         if (rc != X86EMUL_CONTINUE)
1304                 return rc;
1305
1306         c->dst.type = OP_NONE;
1307
1308         ops->get_idt(&dt, ctxt->vcpu);
1309
1310         eip_addr = dt.address + (irq << 2);
1311         cs_addr = dt.address + (irq << 2) + 2;
1312
1313         rc = ops->read_std(cs_addr, &cs, 2, ctxt->vcpu, &err);
1314         if (rc != X86EMUL_CONTINUE)
1315                 return rc;
1316
1317         rc = ops->read_std(eip_addr, &eip, 2, ctxt->vcpu, &err);
1318         if (rc != X86EMUL_CONTINUE)
1319                 return rc;
1320
1321         rc = load_segment_descriptor(ctxt, ops, cs, VCPU_SREG_CS);
1322         if (rc != X86EMUL_CONTINUE)
1323                 return rc;
1324
1325         c->eip = eip;
1326
1327         return rc;
1328 }
1329
1330 static int emulate_int(struct x86_emulate_ctxt *ctxt,
1331                        struct x86_emulate_ops *ops, int irq)
1332 {
1333         switch(ctxt->mode) {
1334         case X86EMUL_MODE_REAL:
1335                 return emulate_int_real(ctxt, ops, irq);
1336         case X86EMUL_MODE_VM86:
1337         case X86EMUL_MODE_PROT16:
1338         case X86EMUL_MODE_PROT32:
1339         case X86EMUL_MODE_PROT64:
1340         default:
1341                 /* Protected mode interrupts unimplemented yet */
1342                 return X86EMUL_UNHANDLEABLE;
1343         }
1344 }
1345
1346 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1347                              struct x86_emulate_ops *ops)
1348 {
1349         struct decode_cache *c = &ctxt->decode;
1350         int rc = X86EMUL_CONTINUE;
1351         unsigned long temp_eip = 0;
1352         unsigned long temp_eflags = 0;
1353         unsigned long cs = 0;
1354         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1355                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1356                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1357         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1358
1359         /* TODO: Add stack limit check */
1360
1361         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1362
1363         if (rc != X86EMUL_CONTINUE)
1364                 return rc;
1365
1366         if (temp_eip & ~0xffff) {
1367                 emulate_gp(ctxt, 0);
1368                 return X86EMUL_PROPAGATE_FAULT;
1369         }
1370
1371         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1372
1373         if (rc != X86EMUL_CONTINUE)
1374                 return rc;
1375
1376         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1377
1378         if (rc != X86EMUL_CONTINUE)
1379                 return rc;
1380
1381         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1382
1383         if (rc != X86EMUL_CONTINUE)
1384                 return rc;
1385
1386         c->eip = temp_eip;
1387
1388
1389         if (c->op_bytes == 4)
1390                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1391         else if (c->op_bytes == 2) {
1392                 ctxt->eflags &= ~0xffff;
1393                 ctxt->eflags |= temp_eflags;
1394         }
1395
1396         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1397         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1398
1399         return rc;
1400 }
1401
1402 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1403                                     struct x86_emulate_ops* ops)
1404 {
1405         switch(ctxt->mode) {
1406         case X86EMUL_MODE_REAL:
1407                 return emulate_iret_real(ctxt, ops);
1408         case X86EMUL_MODE_VM86:
1409         case X86EMUL_MODE_PROT16:
1410         case X86EMUL_MODE_PROT32:
1411         case X86EMUL_MODE_PROT64:
1412         default:
1413                 /* iret from protected mode unimplemented yet */
1414                 return X86EMUL_UNHANDLEABLE;
1415         }
1416 }
1417
1418 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1419                                 struct x86_emulate_ops *ops)
1420 {
1421         struct decode_cache *c = &ctxt->decode;
1422
1423         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1424 }
1425
1426 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1427 {
1428         struct decode_cache *c = &ctxt->decode;
1429         switch (c->modrm_reg) {
1430         case 0: /* rol */
1431                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1432                 break;
1433         case 1: /* ror */
1434                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1435                 break;
1436         case 2: /* rcl */
1437                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1438                 break;
1439         case 3: /* rcr */
1440                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1441                 break;
1442         case 4: /* sal/shl */
1443         case 6: /* sal/shl */
1444                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1445                 break;
1446         case 5: /* shr */
1447                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1448                 break;
1449         case 7: /* sar */
1450                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1451                 break;
1452         }
1453 }
1454
1455 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1456                                struct x86_emulate_ops *ops)
1457 {
1458         struct decode_cache *c = &ctxt->decode;
1459         unsigned long *rax = &c->regs[VCPU_REGS_RAX];
1460         unsigned long *rdx = &c->regs[VCPU_REGS_RDX];
1461         u8 de = 0;
1462
1463         switch (c->modrm_reg) {
1464         case 0 ... 1:   /* test */
1465                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1466                 break;
1467         case 2: /* not */
1468                 c->dst.val = ~c->dst.val;
1469                 break;
1470         case 3: /* neg */
1471                 emulate_1op("neg", c->dst, ctxt->eflags);
1472                 break;
1473         case 4: /* mul */
1474                 emulate_1op_rax_rdx("mul", c->src, *rax, *rdx, ctxt->eflags);
1475                 break;
1476         case 5: /* imul */
1477                 emulate_1op_rax_rdx("imul", c->src, *rax, *rdx, ctxt->eflags);
1478                 break;
1479         case 6: /* div */
1480                 emulate_1op_rax_rdx_ex("div", c->src, *rax, *rdx,
1481                                        ctxt->eflags, de);
1482                 break;
1483         case 7: /* idiv */
1484                 emulate_1op_rax_rdx_ex("idiv", c->src, *rax, *rdx,
1485                                        ctxt->eflags, de);
1486                 break;
1487         default:
1488                 return X86EMUL_UNHANDLEABLE;
1489         }
1490         if (de)
1491                 return emulate_de(ctxt);
1492         return X86EMUL_CONTINUE;
1493 }
1494
1495 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1496                                struct x86_emulate_ops *ops)
1497 {
1498         struct decode_cache *c = &ctxt->decode;
1499
1500         switch (c->modrm_reg) {
1501         case 0: /* inc */
1502                 emulate_1op("inc", c->dst, ctxt->eflags);
1503                 break;
1504         case 1: /* dec */
1505                 emulate_1op("dec", c->dst, ctxt->eflags);
1506                 break;
1507         case 2: /* call near abs */ {
1508                 long int old_eip;
1509                 old_eip = c->eip;
1510                 c->eip = c->src.val;
1511                 c->src.val = old_eip;
1512                 emulate_push(ctxt, ops);
1513                 break;
1514         }
1515         case 4: /* jmp abs */
1516                 c->eip = c->src.val;
1517                 break;
1518         case 6: /* push */
1519                 emulate_push(ctxt, ops);
1520                 break;
1521         }
1522         return X86EMUL_CONTINUE;
1523 }
1524
1525 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1526                                struct x86_emulate_ops *ops)
1527 {
1528         struct decode_cache *c = &ctxt->decode;
1529         u64 old = c->dst.orig_val64;
1530
1531         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1532             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1533                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1534                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1535                 ctxt->eflags &= ~EFLG_ZF;
1536         } else {
1537                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1538                         (u32) c->regs[VCPU_REGS_RBX];
1539
1540                 ctxt->eflags |= EFLG_ZF;
1541         }
1542         return X86EMUL_CONTINUE;
1543 }
1544
1545 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1546                            struct x86_emulate_ops *ops)
1547 {
1548         struct decode_cache *c = &ctxt->decode;
1549         int rc;
1550         unsigned long cs;
1551
1552         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1553         if (rc != X86EMUL_CONTINUE)
1554                 return rc;
1555         if (c->op_bytes == 4)
1556                 c->eip = (u32)c->eip;
1557         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1558         if (rc != X86EMUL_CONTINUE)
1559                 return rc;
1560         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1561         return rc;
1562 }
1563
1564 static int emulate_load_segment(struct x86_emulate_ctxt *ctxt,
1565                            struct x86_emulate_ops *ops, int seg)
1566 {
1567         struct decode_cache *c = &ctxt->decode;
1568         unsigned short sel;
1569         int rc;
1570
1571         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
1572
1573         rc = load_segment_descriptor(ctxt, ops, sel, seg);
1574         if (rc != X86EMUL_CONTINUE)
1575                 return rc;
1576
1577         c->dst.val = c->src.val;
1578         return rc;
1579 }
1580
1581 static inline void
1582 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1583                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1584                         struct desc_struct *ss)
1585 {
1586         memset(cs, 0, sizeof(struct desc_struct));
1587         ops->get_cached_descriptor(cs, VCPU_SREG_CS, ctxt->vcpu);
1588         memset(ss, 0, sizeof(struct desc_struct));
1589
1590         cs->l = 0;              /* will be adjusted later */
1591         set_desc_base(cs, 0);   /* flat segment */
1592         cs->g = 1;              /* 4kb granularity */
1593         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1594         cs->type = 0x0b;        /* Read, Execute, Accessed */
1595         cs->s = 1;
1596         cs->dpl = 0;            /* will be adjusted later */
1597         cs->p = 1;
1598         cs->d = 1;
1599
1600         set_desc_base(ss, 0);   /* flat segment */
1601         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1602         ss->g = 1;              /* 4kb granularity */
1603         ss->s = 1;
1604         ss->type = 0x03;        /* Read/Write, Accessed */
1605         ss->d = 1;              /* 32bit stack segment */
1606         ss->dpl = 0;
1607         ss->p = 1;
1608 }
1609
1610 static int
1611 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1612 {
1613         struct decode_cache *c = &ctxt->decode;
1614         struct desc_struct cs, ss;
1615         u64 msr_data;
1616         u16 cs_sel, ss_sel;
1617
1618         /* syscall is not available in real mode */
1619         if (ctxt->mode == X86EMUL_MODE_REAL ||
1620             ctxt->mode == X86EMUL_MODE_VM86) {
1621                 emulate_ud(ctxt);
1622                 return X86EMUL_PROPAGATE_FAULT;
1623         }
1624
1625         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1626
1627         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1628         msr_data >>= 32;
1629         cs_sel = (u16)(msr_data & 0xfffc);
1630         ss_sel = (u16)(msr_data + 8);
1631
1632         if (is_long_mode(ctxt->vcpu)) {
1633                 cs.d = 0;
1634                 cs.l = 1;
1635         }
1636         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1637         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1638         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1639         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1640
1641         c->regs[VCPU_REGS_RCX] = c->eip;
1642         if (is_long_mode(ctxt->vcpu)) {
1643 #ifdef CONFIG_X86_64
1644                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1645
1646                 ops->get_msr(ctxt->vcpu,
1647                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1648                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1649                 c->eip = msr_data;
1650
1651                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1652                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1653 #endif
1654         } else {
1655                 /* legacy mode */
1656                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1657                 c->eip = (u32)msr_data;
1658
1659                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1660         }
1661
1662         return X86EMUL_CONTINUE;
1663 }
1664
1665 static int
1666 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1667 {
1668         struct decode_cache *c = &ctxt->decode;
1669         struct desc_struct cs, ss;
1670         u64 msr_data;
1671         u16 cs_sel, ss_sel;
1672
1673         /* inject #GP if in real mode */
1674         if (ctxt->mode == X86EMUL_MODE_REAL) {
1675                 emulate_gp(ctxt, 0);
1676                 return X86EMUL_PROPAGATE_FAULT;
1677         }
1678
1679         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1680         * Therefore, we inject an #UD.
1681         */
1682         if (ctxt->mode == X86EMUL_MODE_PROT64) {
1683                 emulate_ud(ctxt);
1684                 return X86EMUL_PROPAGATE_FAULT;
1685         }
1686
1687         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1688
1689         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1690         switch (ctxt->mode) {
1691         case X86EMUL_MODE_PROT32:
1692                 if ((msr_data & 0xfffc) == 0x0) {
1693                         emulate_gp(ctxt, 0);
1694                         return X86EMUL_PROPAGATE_FAULT;
1695                 }
1696                 break;
1697         case X86EMUL_MODE_PROT64:
1698                 if (msr_data == 0x0) {
1699                         emulate_gp(ctxt, 0);
1700                         return X86EMUL_PROPAGATE_FAULT;
1701                 }
1702                 break;
1703         }
1704
1705         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1706         cs_sel = (u16)msr_data;
1707         cs_sel &= ~SELECTOR_RPL_MASK;
1708         ss_sel = cs_sel + 8;
1709         ss_sel &= ~SELECTOR_RPL_MASK;
1710         if (ctxt->mode == X86EMUL_MODE_PROT64
1711                 || is_long_mode(ctxt->vcpu)) {
1712                 cs.d = 0;
1713                 cs.l = 1;
1714         }
1715
1716         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1717         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1718         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1719         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1720
1721         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
1722         c->eip = msr_data;
1723
1724         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
1725         c->regs[VCPU_REGS_RSP] = msr_data;
1726
1727         return X86EMUL_CONTINUE;
1728 }
1729
1730 static int
1731 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1732 {
1733         struct decode_cache *c = &ctxt->decode;
1734         struct desc_struct cs, ss;
1735         u64 msr_data;
1736         int usermode;
1737         u16 cs_sel, ss_sel;
1738
1739         /* inject #GP if in real mode or Virtual 8086 mode */
1740         if (ctxt->mode == X86EMUL_MODE_REAL ||
1741             ctxt->mode == X86EMUL_MODE_VM86) {
1742                 emulate_gp(ctxt, 0);
1743                 return X86EMUL_PROPAGATE_FAULT;
1744         }
1745
1746         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1747
1748         if ((c->rex_prefix & 0x8) != 0x0)
1749                 usermode = X86EMUL_MODE_PROT64;
1750         else
1751                 usermode = X86EMUL_MODE_PROT32;
1752
1753         cs.dpl = 3;
1754         ss.dpl = 3;
1755         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1756         switch (usermode) {
1757         case X86EMUL_MODE_PROT32:
1758                 cs_sel = (u16)(msr_data + 16);
1759                 if ((msr_data & 0xfffc) == 0x0) {
1760                         emulate_gp(ctxt, 0);
1761                         return X86EMUL_PROPAGATE_FAULT;
1762                 }
1763                 ss_sel = (u16)(msr_data + 24);
1764                 break;
1765         case X86EMUL_MODE_PROT64:
1766                 cs_sel = (u16)(msr_data + 32);
1767                 if (msr_data == 0x0) {
1768                         emulate_gp(ctxt, 0);
1769                         return X86EMUL_PROPAGATE_FAULT;
1770                 }
1771                 ss_sel = cs_sel + 8;
1772                 cs.d = 0;
1773                 cs.l = 1;
1774                 break;
1775         }
1776         cs_sel |= SELECTOR_RPL_MASK;
1777         ss_sel |= SELECTOR_RPL_MASK;
1778
1779         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1780         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1781         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1782         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1783
1784         c->eip = c->regs[VCPU_REGS_RDX];
1785         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
1786
1787         return X86EMUL_CONTINUE;
1788 }
1789
1790 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
1791                               struct x86_emulate_ops *ops)
1792 {
1793         int iopl;
1794         if (ctxt->mode == X86EMUL_MODE_REAL)
1795                 return false;
1796         if (ctxt->mode == X86EMUL_MODE_VM86)
1797                 return true;
1798         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1799         return ops->cpl(ctxt->vcpu) > iopl;
1800 }
1801
1802 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
1803                                             struct x86_emulate_ops *ops,
1804                                             u16 port, u16 len)
1805 {
1806         struct desc_struct tr_seg;
1807         int r;
1808         u16 io_bitmap_ptr;
1809         u8 perm, bit_idx = port & 0x7;
1810         unsigned mask = (1 << len) - 1;
1811
1812         ops->get_cached_descriptor(&tr_seg, VCPU_SREG_TR, ctxt->vcpu);
1813         if (!tr_seg.p)
1814                 return false;
1815         if (desc_limit_scaled(&tr_seg) < 103)
1816                 return false;
1817         r = ops->read_std(get_desc_base(&tr_seg) + 102, &io_bitmap_ptr, 2,
1818                           ctxt->vcpu, NULL);
1819         if (r != X86EMUL_CONTINUE)
1820                 return false;
1821         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
1822                 return false;
1823         r = ops->read_std(get_desc_base(&tr_seg) + io_bitmap_ptr + port/8,
1824                           &perm, 1, ctxt->vcpu, NULL);
1825         if (r != X86EMUL_CONTINUE)
1826                 return false;
1827         if ((perm >> bit_idx) & mask)
1828                 return false;
1829         return true;
1830 }
1831
1832 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
1833                                  struct x86_emulate_ops *ops,
1834                                  u16 port, u16 len)
1835 {
1836         if (ctxt->perm_ok)
1837                 return true;
1838
1839         if (emulator_bad_iopl(ctxt, ops))
1840                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
1841                         return false;
1842
1843         ctxt->perm_ok = true;
1844
1845         return true;
1846 }
1847
1848 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
1849                                 struct x86_emulate_ops *ops,
1850                                 struct tss_segment_16 *tss)
1851 {
1852         struct decode_cache *c = &ctxt->decode;
1853
1854         tss->ip = c->eip;
1855         tss->flag = ctxt->eflags;
1856         tss->ax = c->regs[VCPU_REGS_RAX];
1857         tss->cx = c->regs[VCPU_REGS_RCX];
1858         tss->dx = c->regs[VCPU_REGS_RDX];
1859         tss->bx = c->regs[VCPU_REGS_RBX];
1860         tss->sp = c->regs[VCPU_REGS_RSP];
1861         tss->bp = c->regs[VCPU_REGS_RBP];
1862         tss->si = c->regs[VCPU_REGS_RSI];
1863         tss->di = c->regs[VCPU_REGS_RDI];
1864
1865         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1866         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1867         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1868         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1869         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1870 }
1871
1872 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
1873                                  struct x86_emulate_ops *ops,
1874                                  struct tss_segment_16 *tss)
1875 {
1876         struct decode_cache *c = &ctxt->decode;
1877         int ret;
1878
1879         c->eip = tss->ip;
1880         ctxt->eflags = tss->flag | 2;
1881         c->regs[VCPU_REGS_RAX] = tss->ax;
1882         c->regs[VCPU_REGS_RCX] = tss->cx;
1883         c->regs[VCPU_REGS_RDX] = tss->dx;
1884         c->regs[VCPU_REGS_RBX] = tss->bx;
1885         c->regs[VCPU_REGS_RSP] = tss->sp;
1886         c->regs[VCPU_REGS_RBP] = tss->bp;
1887         c->regs[VCPU_REGS_RSI] = tss->si;
1888         c->regs[VCPU_REGS_RDI] = tss->di;
1889
1890         /*
1891          * SDM says that segment selectors are loaded before segment
1892          * descriptors
1893          */
1894         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
1895         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1896         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1897         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1898         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1899
1900         /*
1901          * Now load segment descriptors. If fault happenes at this stage
1902          * it is handled in a context of new task
1903          */
1904         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
1905         if (ret != X86EMUL_CONTINUE)
1906                 return ret;
1907         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1908         if (ret != X86EMUL_CONTINUE)
1909                 return ret;
1910         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1911         if (ret != X86EMUL_CONTINUE)
1912                 return ret;
1913         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
1914         if (ret != X86EMUL_CONTINUE)
1915                 return ret;
1916         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
1917         if (ret != X86EMUL_CONTINUE)
1918                 return ret;
1919
1920         return X86EMUL_CONTINUE;
1921 }
1922
1923 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
1924                           struct x86_emulate_ops *ops,
1925                           u16 tss_selector, u16 old_tss_sel,
1926                           ulong old_tss_base, struct desc_struct *new_desc)
1927 {
1928         struct tss_segment_16 tss_seg;
1929         int ret;
1930         u32 err, new_tss_base = get_desc_base(new_desc);
1931
1932         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1933                             &err);
1934         if (ret == X86EMUL_PROPAGATE_FAULT) {
1935                 /* FIXME: need to provide precise fault address */
1936                 emulate_pf(ctxt);
1937                 return ret;
1938         }
1939
1940         save_state_to_tss16(ctxt, ops, &tss_seg);
1941
1942         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1943                              &err);
1944         if (ret == X86EMUL_PROPAGATE_FAULT) {
1945                 /* FIXME: need to provide precise fault address */
1946                 emulate_pf(ctxt);
1947                 return ret;
1948         }
1949
1950         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1951                             &err);
1952         if (ret == X86EMUL_PROPAGATE_FAULT) {
1953                 /* FIXME: need to provide precise fault address */
1954                 emulate_pf(ctxt);
1955                 return ret;
1956         }
1957
1958         if (old_tss_sel != 0xffff) {
1959                 tss_seg.prev_task_link = old_tss_sel;
1960
1961                 ret = ops->write_std(new_tss_base,
1962                                      &tss_seg.prev_task_link,
1963                                      sizeof tss_seg.prev_task_link,
1964                                      ctxt->vcpu, &err);
1965                 if (ret == X86EMUL_PROPAGATE_FAULT) {
1966                         /* FIXME: need to provide precise fault address */
1967                         emulate_pf(ctxt);
1968                         return ret;
1969                 }
1970         }
1971
1972         return load_state_from_tss16(ctxt, ops, &tss_seg);
1973 }
1974
1975 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
1976                                 struct x86_emulate_ops *ops,
1977                                 struct tss_segment_32 *tss)
1978 {
1979         struct decode_cache *c = &ctxt->decode;
1980
1981         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
1982         tss->eip = c->eip;
1983         tss->eflags = ctxt->eflags;
1984         tss->eax = c->regs[VCPU_REGS_RAX];
1985         tss->ecx = c->regs[VCPU_REGS_RCX];
1986         tss->edx = c->regs[VCPU_REGS_RDX];
1987         tss->ebx = c->regs[VCPU_REGS_RBX];
1988         tss->esp = c->regs[VCPU_REGS_RSP];
1989         tss->ebp = c->regs[VCPU_REGS_RBP];
1990         tss->esi = c->regs[VCPU_REGS_RSI];
1991         tss->edi = c->regs[VCPU_REGS_RDI];
1992
1993         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1994         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1995         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1996         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1997         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
1998         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
1999         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2000 }
2001
2002 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2003                                  struct x86_emulate_ops *ops,
2004                                  struct tss_segment_32 *tss)
2005 {
2006         struct decode_cache *c = &ctxt->decode;
2007         int ret;
2008
2009         if (ops->set_cr(3, tss->cr3, ctxt->vcpu)) {
2010                 emulate_gp(ctxt, 0);
2011                 return X86EMUL_PROPAGATE_FAULT;
2012         }
2013         c->eip = tss->eip;
2014         ctxt->eflags = tss->eflags | 2;
2015         c->regs[VCPU_REGS_RAX] = tss->eax;
2016         c->regs[VCPU_REGS_RCX] = tss->ecx;
2017         c->regs[VCPU_REGS_RDX] = tss->edx;
2018         c->regs[VCPU_REGS_RBX] = tss->ebx;
2019         c->regs[VCPU_REGS_RSP] = tss->esp;
2020         c->regs[VCPU_REGS_RBP] = tss->ebp;
2021         c->regs[VCPU_REGS_RSI] = tss->esi;
2022         c->regs[VCPU_REGS_RDI] = tss->edi;
2023
2024         /*
2025          * SDM says that segment selectors are loaded before segment
2026          * descriptors
2027          */
2028         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
2029         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2030         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2031         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2032         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2033         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
2034         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
2035
2036         /*
2037          * Now load segment descriptors. If fault happenes at this stage
2038          * it is handled in a context of new task
2039          */
2040         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
2041         if (ret != X86EMUL_CONTINUE)
2042                 return ret;
2043         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2044         if (ret != X86EMUL_CONTINUE)
2045                 return ret;
2046         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2047         if (ret != X86EMUL_CONTINUE)
2048                 return ret;
2049         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2050         if (ret != X86EMUL_CONTINUE)
2051                 return ret;
2052         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2053         if (ret != X86EMUL_CONTINUE)
2054                 return ret;
2055         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2056         if (ret != X86EMUL_CONTINUE)
2057                 return ret;
2058         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2059         if (ret != X86EMUL_CONTINUE)
2060                 return ret;
2061
2062         return X86EMUL_CONTINUE;
2063 }
2064
2065 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2066                           struct x86_emulate_ops *ops,
2067                           u16 tss_selector, u16 old_tss_sel,
2068                           ulong old_tss_base, struct desc_struct *new_desc)
2069 {
2070         struct tss_segment_32 tss_seg;
2071         int ret;
2072         u32 err, new_tss_base = get_desc_base(new_desc);
2073
2074         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2075                             &err);
2076         if (ret == X86EMUL_PROPAGATE_FAULT) {
2077                 /* FIXME: need to provide precise fault address */
2078                 emulate_pf(ctxt);
2079                 return ret;
2080         }
2081
2082         save_state_to_tss32(ctxt, ops, &tss_seg);
2083
2084         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2085                              &err);
2086         if (ret == X86EMUL_PROPAGATE_FAULT) {
2087                 /* FIXME: need to provide precise fault address */
2088                 emulate_pf(ctxt);
2089                 return ret;
2090         }
2091
2092         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2093                             &err);
2094         if (ret == X86EMUL_PROPAGATE_FAULT) {
2095                 /* FIXME: need to provide precise fault address */
2096                 emulate_pf(ctxt);
2097                 return ret;
2098         }
2099
2100         if (old_tss_sel != 0xffff) {
2101                 tss_seg.prev_task_link = old_tss_sel;
2102
2103                 ret = ops->write_std(new_tss_base,
2104                                      &tss_seg.prev_task_link,
2105                                      sizeof tss_seg.prev_task_link,
2106                                      ctxt->vcpu, &err);
2107                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2108                         /* FIXME: need to provide precise fault address */
2109                         emulate_pf(ctxt);
2110                         return ret;
2111                 }
2112         }
2113
2114         return load_state_from_tss32(ctxt, ops, &tss_seg);
2115 }
2116
2117 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2118                                    struct x86_emulate_ops *ops,
2119                                    u16 tss_selector, int reason,
2120                                    bool has_error_code, u32 error_code)
2121 {
2122         struct desc_struct curr_tss_desc, next_tss_desc;
2123         int ret;
2124         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2125         ulong old_tss_base =
2126                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2127         u32 desc_limit;
2128
2129         /* FIXME: old_tss_base == ~0 ? */
2130
2131         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2132         if (ret != X86EMUL_CONTINUE)
2133                 return ret;
2134         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2135         if (ret != X86EMUL_CONTINUE)
2136                 return ret;
2137
2138         /* FIXME: check that next_tss_desc is tss */
2139
2140         if (reason != TASK_SWITCH_IRET) {
2141                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2142                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
2143                         emulate_gp(ctxt, 0);
2144                         return X86EMUL_PROPAGATE_FAULT;
2145                 }
2146         }
2147
2148         desc_limit = desc_limit_scaled(&next_tss_desc);
2149         if (!next_tss_desc.p ||
2150             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2151              desc_limit < 0x2b)) {
2152                 emulate_ts(ctxt, tss_selector & 0xfffc);
2153                 return X86EMUL_PROPAGATE_FAULT;
2154         }
2155
2156         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2157                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2158                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2159                                          &curr_tss_desc);
2160         }
2161
2162         if (reason == TASK_SWITCH_IRET)
2163                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2164
2165         /* set back link to prev task only if NT bit is set in eflags
2166            note that old_tss_sel is not used afetr this point */
2167         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2168                 old_tss_sel = 0xffff;
2169
2170         if (next_tss_desc.type & 8)
2171                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2172                                      old_tss_base, &next_tss_desc);
2173         else
2174                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2175                                      old_tss_base, &next_tss_desc);
2176         if (ret != X86EMUL_CONTINUE)
2177                 return ret;
2178
2179         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2180                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2181
2182         if (reason != TASK_SWITCH_IRET) {
2183                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2184                 write_segment_descriptor(ctxt, ops, tss_selector,
2185                                          &next_tss_desc);
2186         }
2187
2188         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2189         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
2190         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2191
2192         if (has_error_code) {
2193                 struct decode_cache *c = &ctxt->decode;
2194
2195                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2196                 c->lock_prefix = 0;
2197                 c->src.val = (unsigned long) error_code;
2198                 emulate_push(ctxt, ops);
2199         }
2200
2201         return ret;
2202 }
2203
2204 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2205                          u16 tss_selector, int reason,
2206                          bool has_error_code, u32 error_code)
2207 {
2208         struct x86_emulate_ops *ops = ctxt->ops;
2209         struct decode_cache *c = &ctxt->decode;
2210         int rc;
2211
2212         c->eip = ctxt->eip;
2213         c->dst.type = OP_NONE;
2214
2215         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2216                                      has_error_code, error_code);
2217
2218         if (rc == X86EMUL_CONTINUE) {
2219                 rc = writeback(ctxt, ops);
2220                 if (rc == X86EMUL_CONTINUE)
2221                         ctxt->eip = c->eip;
2222         }
2223
2224         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2225 }
2226
2227 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2228                             int reg, struct operand *op)
2229 {
2230         struct decode_cache *c = &ctxt->decode;
2231         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2232
2233         register_address_increment(c, &c->regs[reg], df * op->bytes);
2234         op->addr.mem = register_address(c,  base, c->regs[reg]);
2235 }
2236
2237 static int em_push(struct x86_emulate_ctxt *ctxt)
2238 {
2239         emulate_push(ctxt, ctxt->ops);
2240         return X86EMUL_CONTINUE;
2241 }
2242
2243 static int em_das(struct x86_emulate_ctxt *ctxt)
2244 {
2245         struct decode_cache *c = &ctxt->decode;
2246         u8 al, old_al;
2247         bool af, cf, old_cf;
2248
2249         cf = ctxt->eflags & X86_EFLAGS_CF;
2250         al = c->dst.val;
2251
2252         old_al = al;
2253         old_cf = cf;
2254         cf = false;
2255         af = ctxt->eflags & X86_EFLAGS_AF;
2256         if ((al & 0x0f) > 9 || af) {
2257                 al -= 6;
2258                 cf = old_cf | (al >= 250);
2259                 af = true;
2260         } else {
2261                 af = false;
2262         }
2263         if (old_al > 0x99 || old_cf) {
2264                 al -= 0x60;
2265                 cf = true;
2266         }
2267
2268         c->dst.val = al;
2269         /* Set PF, ZF, SF */
2270         c->src.type = OP_IMM;
2271         c->src.val = 0;
2272         c->src.bytes = 1;
2273         emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2274         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2275         if (cf)
2276                 ctxt->eflags |= X86_EFLAGS_CF;
2277         if (af)
2278                 ctxt->eflags |= X86_EFLAGS_AF;
2279         return X86EMUL_CONTINUE;
2280 }
2281
2282 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2283 {
2284         struct decode_cache *c = &ctxt->decode;
2285         u16 sel, old_cs;
2286         ulong old_eip;
2287         int rc;
2288
2289         old_cs = ctxt->ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2290         old_eip = c->eip;
2291
2292         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
2293         if (load_segment_descriptor(ctxt, ctxt->ops, sel, VCPU_SREG_CS))
2294                 return X86EMUL_CONTINUE;
2295
2296         c->eip = 0;
2297         memcpy(&c->eip, c->src.valptr, c->op_bytes);
2298
2299         c->src.val = old_cs;
2300         emulate_push(ctxt, ctxt->ops);
2301         rc = writeback(ctxt, ctxt->ops);
2302         if (rc != X86EMUL_CONTINUE)
2303                 return rc;
2304
2305         c->src.val = old_eip;
2306         emulate_push(ctxt, ctxt->ops);
2307         rc = writeback(ctxt, ctxt->ops);
2308         if (rc != X86EMUL_CONTINUE)
2309                 return rc;
2310
2311         c->dst.type = OP_NONE;
2312
2313         return X86EMUL_CONTINUE;
2314 }
2315
2316 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2317 {
2318         struct decode_cache *c = &ctxt->decode;
2319         int rc;
2320
2321         c->dst.type = OP_REG;
2322         c->dst.addr.reg = &c->eip;
2323         c->dst.bytes = c->op_bytes;
2324         rc = emulate_pop(ctxt, ctxt->ops, &c->dst.val, c->op_bytes);
2325         if (rc != X86EMUL_CONTINUE)
2326                 return rc;
2327         register_address_increment(c, &c->regs[VCPU_REGS_RSP], c->src.val);
2328         return X86EMUL_CONTINUE;
2329 }
2330
2331 static int em_imul(struct x86_emulate_ctxt *ctxt)
2332 {
2333         struct decode_cache *c = &ctxt->decode;
2334
2335         emulate_2op_SrcV_nobyte("imul", c->src, c->dst, ctxt->eflags);
2336         return X86EMUL_CONTINUE;
2337 }
2338
2339 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2340 {
2341         struct decode_cache *c = &ctxt->decode;
2342
2343         c->dst.val = c->src2.val;
2344         return em_imul(ctxt);
2345 }
2346
2347 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2348 {
2349         struct decode_cache *c = &ctxt->decode;
2350
2351         c->dst.type = OP_REG;
2352         c->dst.bytes = c->src.bytes;
2353         c->dst.addr.reg = &c->regs[VCPU_REGS_RDX];
2354         c->dst.val = ~((c->src.val >> (c->src.bytes * 8 - 1)) - 1);
2355
2356         return X86EMUL_CONTINUE;
2357 }
2358
2359 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2360 {
2361         unsigned cpl = ctxt->ops->cpl(ctxt->vcpu);
2362         struct decode_cache *c = &ctxt->decode;
2363         u64 tsc = 0;
2364
2365         if (cpl > 0 && (ctxt->ops->get_cr(4, ctxt->vcpu) & X86_CR4_TSD)) {
2366                 emulate_gp(ctxt, 0);
2367                 return X86EMUL_PROPAGATE_FAULT;
2368         }
2369         ctxt->ops->get_msr(ctxt->vcpu, MSR_IA32_TSC, &tsc);
2370         c->regs[VCPU_REGS_RAX] = (u32)tsc;
2371         c->regs[VCPU_REGS_RDX] = tsc >> 32;
2372         return X86EMUL_CONTINUE;
2373 }
2374
2375 static int em_mov(struct x86_emulate_ctxt *ctxt)
2376 {
2377         struct decode_cache *c = &ctxt->decode;
2378         c->dst.val = c->src.val;
2379         return X86EMUL_CONTINUE;
2380 }
2381
2382 #define D(_y) { .flags = (_y) }
2383 #define N    D(0)
2384 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
2385 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
2386 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
2387
2388 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
2389 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
2390
2391 #define D6ALU(_f) D2bv((_f) | DstMem | SrcReg | ModRM),                 \
2392                 D2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock),         \
2393                 D2bv(((_f) & ~Lock) | DstAcc | SrcImm)
2394
2395
2396 static struct opcode group1[] = {
2397         X7(D(Lock)), N
2398 };
2399
2400 static struct opcode group1A[] = {
2401         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
2402 };
2403
2404 static struct opcode group3[] = {
2405         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
2406         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2407         X4(D(SrcMem | ModRM)),
2408 };
2409
2410 static struct opcode group4[] = {
2411         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
2412         N, N, N, N, N, N,
2413 };
2414
2415 static struct opcode group5[] = {
2416         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2417         D(SrcMem | ModRM | Stack),
2418         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
2419         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
2420         D(SrcMem | ModRM | Stack), N,
2421 };
2422
2423 static struct group_dual group7 = { {
2424         N, N, D(ModRM | SrcMem | Priv), D(ModRM | SrcMem | Priv),
2425         D(SrcNone | ModRM | DstMem | Mov), N,
2426         D(SrcMem16 | ModRM | Mov | Priv),
2427         D(SrcMem | ModRM | ByteOp | Priv | NoAccess),
2428 }, {
2429         D(SrcNone | ModRM | Priv), N, N, D(SrcNone | ModRM | Priv),
2430         D(SrcNone | ModRM | DstMem | Mov), N,
2431         D(SrcMem16 | ModRM | Mov | Priv), N,
2432 } };
2433
2434 static struct opcode group8[] = {
2435         N, N, N, N,
2436         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
2437         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
2438 };
2439
2440 static struct group_dual group9 = { {
2441         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
2442 }, {
2443         N, N, N, N, N, N, N, N,
2444 } };
2445
2446 static struct opcode group11[] = {
2447         I(DstMem | SrcImm | ModRM | Mov, em_mov), X7(D(Undefined)),
2448 };
2449
2450 static struct opcode opcode_table[256] = {
2451         /* 0x00 - 0x07 */
2452         D6ALU(Lock),
2453         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2454         /* 0x08 - 0x0F */
2455         D6ALU(Lock),
2456         D(ImplicitOps | Stack | No64), N,
2457         /* 0x10 - 0x17 */
2458         D6ALU(Lock),
2459         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2460         /* 0x18 - 0x1F */
2461         D6ALU(Lock),
2462         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2463         /* 0x20 - 0x27 */
2464         D6ALU(Lock), N, N,
2465         /* 0x28 - 0x2F */
2466         D6ALU(Lock), N, I(ByteOp | DstAcc | No64, em_das),
2467         /* 0x30 - 0x37 */
2468         D6ALU(Lock), N, N,
2469         /* 0x38 - 0x3F */
2470         D6ALU(0), N, N,
2471         /* 0x40 - 0x4F */
2472         X16(D(DstReg)),
2473         /* 0x50 - 0x57 */
2474         X8(I(SrcReg | Stack, em_push)),
2475         /* 0x58 - 0x5F */
2476         X8(D(DstReg | Stack)),
2477         /* 0x60 - 0x67 */
2478         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2479         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
2480         N, N, N, N,
2481         /* 0x68 - 0x6F */
2482         I(SrcImm | Mov | Stack, em_push),
2483         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
2484         I(SrcImmByte | Mov | Stack, em_push),
2485         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
2486         D2bv(DstDI | Mov | String), /* insb, insw/insd */
2487         D2bv(SrcSI | ImplicitOps | String), /* outsb, outsw/outsd */
2488         /* 0x70 - 0x7F */
2489         X16(D(SrcImmByte)),
2490         /* 0x80 - 0x87 */
2491         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
2492         G(DstMem | SrcImm | ModRM | Group, group1),
2493         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
2494         G(DstMem | SrcImmByte | ModRM | Group, group1),
2495         D2bv(DstMem | SrcReg | ModRM), D2bv(DstMem | SrcReg | ModRM | Lock),
2496         /* 0x88 - 0x8F */
2497         I2bv(DstMem | SrcReg | ModRM | Mov, em_mov),
2498         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
2499         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | SrcMem | NoAccess | DstReg),
2500         D(ImplicitOps | SrcMem16 | ModRM), G(0, group1A),
2501         /* 0x90 - 0x97 */
2502         X8(D(SrcAcc | DstReg)),
2503         /* 0x98 - 0x9F */
2504         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
2505         I(SrcImmFAddr | No64, em_call_far), N,
2506         D(ImplicitOps | Stack), D(ImplicitOps | Stack), N, N,
2507         /* 0xA0 - 0xA7 */
2508         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
2509         I2bv(DstMem | SrcAcc | Mov | MemAbs, em_mov),
2510         I2bv(SrcSI | DstDI | Mov | String, em_mov),
2511         D2bv(SrcSI | DstDI | String),
2512         /* 0xA8 - 0xAF */
2513         D2bv(DstAcc | SrcImm),
2514         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
2515         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
2516         D2bv(SrcAcc | DstDI | String),
2517         /* 0xB0 - 0xB7 */
2518         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
2519         /* 0xB8 - 0xBF */
2520         X8(I(DstReg | SrcImm | Mov, em_mov)),
2521         /* 0xC0 - 0xC7 */
2522         D2bv(DstMem | SrcImmByte | ModRM),
2523         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
2524         D(ImplicitOps | Stack),
2525         D(DstReg | SrcMemFAddr | ModRM | No64), D(DstReg | SrcMemFAddr | ModRM | No64),
2526         G(ByteOp, group11), G(0, group11),
2527         /* 0xC8 - 0xCF */
2528         N, N, N, D(ImplicitOps | Stack),
2529         D(ImplicitOps), D(SrcImmByte), D(ImplicitOps | No64), D(ImplicitOps),
2530         /* 0xD0 - 0xD7 */
2531         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
2532         N, N, N, N,
2533         /* 0xD8 - 0xDF */
2534         N, N, N, N, N, N, N, N,
2535         /* 0xE0 - 0xE7 */
2536         X4(D(SrcImmByte)),
2537         D2bv(SrcImmUByte | DstAcc), D2bv(SrcAcc | DstImmUByte),
2538         /* 0xE8 - 0xEF */
2539         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
2540         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
2541         D2bv(SrcNone | DstAcc), D2bv(SrcAcc | ImplicitOps),
2542         /* 0xF0 - 0xF7 */
2543         N, N, N, N,
2544         D(ImplicitOps | Priv), D(ImplicitOps), G(ByteOp, group3), G(0, group3),
2545         /* 0xF8 - 0xFF */
2546         D(ImplicitOps), D(ImplicitOps), D(ImplicitOps), D(ImplicitOps),
2547         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
2548 };
2549
2550 static struct opcode twobyte_table[256] = {
2551         /* 0x00 - 0x0F */
2552         N, GD(0, &group7), N, N,
2553         N, D(ImplicitOps), D(ImplicitOps | Priv), N,
2554         D(ImplicitOps | Priv), D(ImplicitOps | Priv), N, N,
2555         N, D(ImplicitOps | ModRM), N, N,
2556         /* 0x10 - 0x1F */
2557         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
2558         /* 0x20 - 0x2F */
2559         D(ModRM | DstMem | Priv | Op3264), D(ModRM | DstMem | Priv | Op3264),
2560         D(ModRM | SrcMem | Priv | Op3264), D(ModRM | SrcMem | Priv | Op3264),
2561         N, N, N, N,
2562         N, N, N, N, N, N, N, N,
2563         /* 0x30 - 0x3F */
2564         D(ImplicitOps | Priv), I(ImplicitOps, em_rdtsc),
2565         D(ImplicitOps | Priv), N,
2566         D(ImplicitOps), D(ImplicitOps | Priv), N, N,
2567         N, N, N, N, N, N, N, N,
2568         /* 0x40 - 0x4F */
2569         X16(D(DstReg | SrcMem | ModRM | Mov)),
2570         /* 0x50 - 0x5F */
2571         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2572         /* 0x60 - 0x6F */
2573         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2574         /* 0x70 - 0x7F */
2575         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2576         /* 0x80 - 0x8F */
2577         X16(D(SrcImm)),
2578         /* 0x90 - 0x9F */
2579         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
2580         /* 0xA0 - 0xA7 */
2581         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2582         N, D(DstMem | SrcReg | ModRM | BitOp),
2583         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2584         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
2585         /* 0xA8 - 0xAF */
2586         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2587         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
2588         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2589         D(DstMem | SrcReg | Src2CL | ModRM),
2590         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
2591         /* 0xB0 - 0xB7 */
2592         D2bv(DstMem | SrcReg | ModRM | Lock),
2593         D(DstReg | SrcMemFAddr | ModRM), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2594         D(DstReg | SrcMemFAddr | ModRM), D(DstReg | SrcMemFAddr | ModRM),
2595         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
2596         /* 0xB8 - 0xBF */
2597         N, N,
2598         G(BitOp, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2599         D(DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2600         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
2601         /* 0xC0 - 0xCF */
2602         D2bv(DstMem | SrcReg | ModRM | Lock),
2603         N, D(DstMem | SrcReg | ModRM | Mov),
2604         N, N, N, GD(0, &group9),
2605         N, N, N, N, N, N, N, N,
2606         /* 0xD0 - 0xDF */
2607         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2608         /* 0xE0 - 0xEF */
2609         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2610         /* 0xF0 - 0xFF */
2611         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
2612 };
2613
2614 #undef D
2615 #undef N
2616 #undef G
2617 #undef GD
2618 #undef I
2619
2620 #undef D2bv
2621 #undef I2bv
2622 #undef D6ALU
2623
2624 static unsigned imm_size(struct decode_cache *c)
2625 {
2626         unsigned size;
2627
2628         size = (c->d & ByteOp) ? 1 : c->op_bytes;
2629         if (size == 8)
2630                 size = 4;
2631         return size;
2632 }
2633
2634 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
2635                       unsigned size, bool sign_extension)
2636 {
2637         struct decode_cache *c = &ctxt->decode;
2638         struct x86_emulate_ops *ops = ctxt->ops;
2639         int rc = X86EMUL_CONTINUE;
2640
2641         op->type = OP_IMM;
2642         op->bytes = size;
2643         op->addr.mem = c->eip;
2644         /* NB. Immediates are sign-extended as necessary. */
2645         switch (op->bytes) {
2646         case 1:
2647                 op->val = insn_fetch(s8, 1, c->eip);
2648                 break;
2649         case 2:
2650                 op->val = insn_fetch(s16, 2, c->eip);
2651                 break;
2652         case 4:
2653                 op->val = insn_fetch(s32, 4, c->eip);
2654                 break;
2655         }
2656         if (!sign_extension) {
2657                 switch (op->bytes) {
2658                 case 1:
2659                         op->val &= 0xff;
2660                         break;
2661                 case 2:
2662                         op->val &= 0xffff;
2663                         break;
2664                 case 4:
2665                         op->val &= 0xffffffff;
2666                         break;
2667                 }
2668         }
2669 done:
2670         return rc;
2671 }
2672
2673 int
2674 x86_decode_insn(struct x86_emulate_ctxt *ctxt)
2675 {
2676         struct x86_emulate_ops *ops = ctxt->ops;
2677         struct decode_cache *c = &ctxt->decode;
2678         int rc = X86EMUL_CONTINUE;
2679         int mode = ctxt->mode;
2680         int def_op_bytes, def_ad_bytes, dual, goffset;
2681         struct opcode opcode, *g_mod012, *g_mod3;
2682         struct operand memop = { .type = OP_NONE };
2683
2684         c->eip = ctxt->eip;
2685         c->fetch.start = c->fetch.end = c->eip;
2686         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
2687
2688         switch (mode) {
2689         case X86EMUL_MODE_REAL:
2690         case X86EMUL_MODE_VM86:
2691         case X86EMUL_MODE_PROT16:
2692                 def_op_bytes = def_ad_bytes = 2;
2693                 break;
2694         case X86EMUL_MODE_PROT32:
2695                 def_op_bytes = def_ad_bytes = 4;
2696                 break;
2697 #ifdef CONFIG_X86_64
2698         case X86EMUL_MODE_PROT64:
2699                 def_op_bytes = 4;
2700                 def_ad_bytes = 8;
2701                 break;
2702 #endif
2703         default:
2704                 return -1;
2705         }
2706
2707         c->op_bytes = def_op_bytes;
2708         c->ad_bytes = def_ad_bytes;
2709
2710         /* Legacy prefixes. */
2711         for (;;) {
2712                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
2713                 case 0x66:      /* operand-size override */
2714                         /* switch between 2/4 bytes */
2715                         c->op_bytes = def_op_bytes ^ 6;
2716                         break;
2717                 case 0x67:      /* address-size override */
2718                         if (mode == X86EMUL_MODE_PROT64)
2719                                 /* switch between 4/8 bytes */
2720                                 c->ad_bytes = def_ad_bytes ^ 12;
2721                         else
2722                                 /* switch between 2/4 bytes */
2723                                 c->ad_bytes = def_ad_bytes ^ 6;
2724                         break;
2725                 case 0x26:      /* ES override */
2726                 case 0x2e:      /* CS override */
2727                 case 0x36:      /* SS override */
2728                 case 0x3e:      /* DS override */
2729                         set_seg_override(c, (c->b >> 3) & 3);
2730                         break;
2731                 case 0x64:      /* FS override */
2732                 case 0x65:      /* GS override */
2733                         set_seg_override(c, c->b & 7);
2734                         break;
2735                 case 0x40 ... 0x4f: /* REX */
2736                         if (mode != X86EMUL_MODE_PROT64)
2737                                 goto done_prefixes;
2738                         c->rex_prefix = c->b;
2739                         continue;
2740                 case 0xf0:      /* LOCK */
2741                         c->lock_prefix = 1;
2742                         break;
2743                 case 0xf2:      /* REPNE/REPNZ */
2744                         c->rep_prefix = REPNE_PREFIX;
2745                         break;
2746                 case 0xf3:      /* REP/REPE/REPZ */
2747                         c->rep_prefix = REPE_PREFIX;
2748                         break;
2749                 default:
2750                         goto done_prefixes;
2751                 }
2752
2753                 /* Any legacy prefix after a REX prefix nullifies its effect. */
2754
2755                 c->rex_prefix = 0;
2756         }
2757
2758 done_prefixes:
2759
2760         /* REX prefix. */
2761         if (c->rex_prefix & 8)
2762                 c->op_bytes = 8;        /* REX.W */
2763
2764         /* Opcode byte(s). */
2765         opcode = opcode_table[c->b];
2766         /* Two-byte opcode? */
2767         if (c->b == 0x0f) {
2768                 c->twobyte = 1;
2769                 c->b = insn_fetch(u8, 1, c->eip);
2770                 opcode = twobyte_table[c->b];
2771         }
2772         c->d = opcode.flags;
2773
2774         if (c->d & Group) {
2775                 dual = c->d & GroupDual;
2776                 c->modrm = insn_fetch(u8, 1, c->eip);
2777                 --c->eip;
2778
2779                 if (c->d & GroupDual) {
2780                         g_mod012 = opcode.u.gdual->mod012;
2781                         g_mod3 = opcode.u.gdual->mod3;
2782                 } else
2783                         g_mod012 = g_mod3 = opcode.u.group;
2784
2785                 c->d &= ~(Group | GroupDual);
2786
2787                 goffset = (c->modrm >> 3) & 7;
2788
2789                 if ((c->modrm >> 6) == 3)
2790                         opcode = g_mod3[goffset];
2791                 else
2792                         opcode = g_mod012[goffset];
2793                 c->d |= opcode.flags;
2794         }
2795
2796         c->execute = opcode.u.execute;
2797
2798         /* Unrecognised? */
2799         if (c->d == 0 || (c->d & Undefined)) {
2800                 DPRINTF("Cannot emulate %02x\n", c->b);
2801                 return -1;
2802         }
2803
2804         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
2805                 c->op_bytes = 8;
2806
2807         if (c->d & Op3264) {
2808                 if (mode == X86EMUL_MODE_PROT64)
2809                         c->op_bytes = 8;
2810                 else
2811                         c->op_bytes = 4;
2812         }
2813
2814         /* ModRM and SIB bytes. */
2815         if (c->d & ModRM) {
2816                 rc = decode_modrm(ctxt, ops, &memop);
2817                 if (!c->has_seg_override)
2818                         set_seg_override(c, c->modrm_seg);
2819         } else if (c->d & MemAbs)
2820                 rc = decode_abs(ctxt, ops, &memop);
2821         if (rc != X86EMUL_CONTINUE)
2822                 goto done;
2823
2824         if (!c->has_seg_override)
2825                 set_seg_override(c, VCPU_SREG_DS);
2826
2827         if (memop.type == OP_MEM && !(!c->twobyte && c->b == 0x8d))
2828                 memop.addr.mem += seg_override_base(ctxt, ops, c);
2829
2830         if (memop.type == OP_MEM && c->ad_bytes != 8)
2831                 memop.addr.mem = (u32)memop.addr.mem;
2832
2833         if (memop.type == OP_MEM && c->rip_relative)
2834                 memop.addr.mem += c->eip;
2835
2836         /*
2837          * Decode and fetch the source operand: register, memory
2838          * or immediate.
2839          */
2840         switch (c->d & SrcMask) {
2841         case SrcNone:
2842                 break;
2843         case SrcReg:
2844                 decode_register_operand(&c->src, c, 0);
2845                 break;
2846         case SrcMem16:
2847                 memop.bytes = 2;
2848                 goto srcmem_common;
2849         case SrcMem32:
2850                 memop.bytes = 4;
2851                 goto srcmem_common;
2852         case SrcMem:
2853                 memop.bytes = (c->d & ByteOp) ? 1 :
2854                                                            c->op_bytes;
2855         srcmem_common:
2856                 c->src = memop;
2857                 break;
2858         case SrcImmU16:
2859                 rc = decode_imm(ctxt, &c->src, 2, false);
2860                 break;
2861         case SrcImm:
2862                 rc = decode_imm(ctxt, &c->src, imm_size(c), true);
2863                 break;
2864         case SrcImmU:
2865                 rc = decode_imm(ctxt, &c->src, imm_size(c), false);
2866                 break;
2867         case SrcImmByte:
2868                 rc = decode_imm(ctxt, &c->src, 1, true);
2869                 break;
2870         case SrcImmUByte:
2871                 rc = decode_imm(ctxt, &c->src, 1, false);
2872                 break;
2873         case SrcAcc:
2874                 c->src.type = OP_REG;
2875                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2876                 c->src.addr.reg = &c->regs[VCPU_REGS_RAX];
2877                 fetch_register_operand(&c->src);
2878                 break;
2879         case SrcOne:
2880                 c->src.bytes = 1;
2881                 c->src.val = 1;
2882                 break;
2883         case SrcSI:
2884                 c->src.type = OP_MEM;
2885                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2886                 c->src.addr.mem =
2887                         register_address(c,  seg_override_base(ctxt, ops, c),
2888                                          c->regs[VCPU_REGS_RSI]);
2889                 c->src.val = 0;
2890                 break;
2891         case SrcImmFAddr:
2892                 c->src.type = OP_IMM;
2893                 c->src.addr.mem = c->eip;
2894                 c->src.bytes = c->op_bytes + 2;
2895                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
2896                 break;
2897         case SrcMemFAddr:
2898                 memop.bytes = c->op_bytes + 2;
2899                 goto srcmem_common;
2900                 break;
2901         }
2902
2903         if (rc != X86EMUL_CONTINUE)
2904                 goto done;
2905
2906         /*
2907          * Decode and fetch the second source operand: register, memory
2908          * or immediate.
2909          */
2910         switch (c->d & Src2Mask) {
2911         case Src2None:
2912                 break;
2913         case Src2CL:
2914                 c->src2.bytes = 1;
2915                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
2916                 break;
2917         case Src2ImmByte:
2918                 rc = decode_imm(ctxt, &c->src2, 1, true);
2919                 break;
2920         case Src2One:
2921                 c->src2.bytes = 1;
2922                 c->src2.val = 1;
2923                 break;
2924         case Src2Imm:
2925                 rc = decode_imm(ctxt, &c->src2, imm_size(c), true);
2926                 break;
2927         }
2928
2929         if (rc != X86EMUL_CONTINUE)
2930                 goto done;
2931
2932         /* Decode and fetch the destination operand: register or memory. */
2933         switch (c->d & DstMask) {
2934         case DstReg:
2935                 decode_register_operand(&c->dst, c,
2936                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
2937                 break;
2938         case DstImmUByte:
2939                 c->dst.type = OP_IMM;
2940                 c->dst.addr.mem = c->eip;
2941                 c->dst.bytes = 1;
2942                 c->dst.val = insn_fetch(u8, 1, c->eip);
2943                 break;
2944         case DstMem:
2945         case DstMem64:
2946                 c->dst = memop;
2947                 if ((c->d & DstMask) == DstMem64)
2948                         c->dst.bytes = 8;
2949                 else
2950                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2951                 if (c->d & BitOp)
2952                         fetch_bit_operand(c);
2953                 c->dst.orig_val = c->dst.val;
2954                 break;
2955         case DstAcc:
2956                 c->dst.type = OP_REG;
2957                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2958                 c->dst.addr.reg = &c->regs[VCPU_REGS_RAX];
2959                 fetch_register_operand(&c->dst);
2960                 c->dst.orig_val = c->dst.val;
2961                 break;
2962         case DstDI:
2963                 c->dst.type = OP_MEM;
2964                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2965                 c->dst.addr.mem =
2966                         register_address(c, es_base(ctxt, ops),
2967                                          c->regs[VCPU_REGS_RDI]);
2968                 c->dst.val = 0;
2969                 break;
2970         case ImplicitOps:
2971                 /* Special instructions do their own operand decoding. */
2972         default:
2973                 c->dst.type = OP_NONE; /* Disable writeback. */
2974                 return 0;
2975         }
2976
2977 done:
2978         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2979 }
2980
2981 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
2982 {
2983         struct decode_cache *c = &ctxt->decode;
2984
2985         /* The second termination condition only applies for REPE
2986          * and REPNE. Test if the repeat string operation prefix is
2987          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2988          * corresponding termination condition according to:
2989          *      - if REPE/REPZ and ZF = 0 then done
2990          *      - if REPNE/REPNZ and ZF = 1 then done
2991          */
2992         if (((c->b == 0xa6) || (c->b == 0xa7) ||
2993              (c->b == 0xae) || (c->b == 0xaf))
2994             && (((c->rep_prefix == REPE_PREFIX) &&
2995                  ((ctxt->eflags & EFLG_ZF) == 0))
2996                 || ((c->rep_prefix == REPNE_PREFIX) &&
2997                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
2998                 return true;
2999
3000         return false;
3001 }
3002
3003 int
3004 x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
3005 {
3006         struct x86_emulate_ops *ops = ctxt->ops;
3007         u64 msr_data;
3008         struct decode_cache *c = &ctxt->decode;
3009         int rc = X86EMUL_CONTINUE;
3010         int saved_dst_type = c->dst.type;
3011         int irq; /* Used for int 3, int, and into */
3012
3013         ctxt->decode.mem_read.pos = 0;
3014
3015         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
3016                 emulate_ud(ctxt);
3017                 goto done;
3018         }
3019
3020         /* LOCK prefix is allowed only with some instructions */
3021         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
3022                 emulate_ud(ctxt);
3023                 goto done;
3024         }
3025
3026         if ((c->d & SrcMask) == SrcMemFAddr && c->src.type != OP_MEM) {
3027                 emulate_ud(ctxt);
3028                 goto done;
3029         }
3030
3031         /* Privileged instruction can be executed only in CPL=0 */
3032         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
3033                 emulate_gp(ctxt, 0);
3034                 goto done;
3035         }
3036
3037         if (c->rep_prefix && (c->d & String)) {
3038                 /* All REP prefixes have the same first termination condition */
3039                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
3040                         ctxt->eip = c->eip;
3041                         goto done;
3042                 }
3043         }
3044
3045         if ((c->src.type == OP_MEM) && !(c->d & NoAccess)) {
3046                 rc = read_emulated(ctxt, ops, c->src.addr.mem,
3047                                         c->src.valptr, c->src.bytes);
3048                 if (rc != X86EMUL_CONTINUE)
3049                         goto done;
3050                 c->src.orig_val64 = c->src.val64;
3051         }
3052
3053         if (c->src2.type == OP_MEM) {
3054                 rc = read_emulated(ctxt, ops, c->src2.addr.mem,
3055                                         &c->src2.val, c->src2.bytes);
3056                 if (rc != X86EMUL_CONTINUE)
3057                         goto done;
3058         }
3059
3060         if ((c->d & DstMask) == ImplicitOps)
3061                 goto special_insn;
3062
3063
3064         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
3065                 /* optimisation - avoid slow emulated read if Mov */
3066                 rc = read_emulated(ctxt, ops, c->dst.addr.mem,
3067                                    &c->dst.val, c->dst.bytes);
3068                 if (rc != X86EMUL_CONTINUE)
3069                         goto done;
3070         }
3071         c->dst.orig_val = c->dst.val;
3072
3073 special_insn:
3074
3075         if (c->execute) {
3076                 rc = c->execute(ctxt);
3077                 if (rc != X86EMUL_CONTINUE)
3078                         goto done;
3079                 goto writeback;
3080         }
3081
3082         if (c->twobyte)
3083                 goto twobyte_insn;
3084
3085         switch (c->b) {
3086         case 0x00 ... 0x05:
3087               add:              /* add */
3088                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
3089                 break;
3090         case 0x06:              /* push es */
3091                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
3092                 break;
3093         case 0x07:              /* pop es */
3094                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
3095                 break;
3096         case 0x08 ... 0x0d:
3097               or:               /* or */
3098                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
3099                 break;
3100         case 0x0e:              /* push cs */
3101                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
3102                 break;
3103         case 0x10 ... 0x15:
3104               adc:              /* adc */
3105                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
3106                 break;
3107         case 0x16:              /* push ss */
3108                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
3109                 break;
3110         case 0x17:              /* pop ss */
3111                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
3112                 break;
3113         case 0x18 ... 0x1d:
3114               sbb:              /* sbb */
3115                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
3116                 break;
3117         case 0x1e:              /* push ds */
3118                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
3119                 break;
3120         case 0x1f:              /* pop ds */
3121                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
3122                 break;
3123         case 0x20 ... 0x25:
3124               and:              /* and */
3125                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
3126                 break;
3127         case 0x28 ... 0x2d:
3128               sub:              /* sub */
3129                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
3130                 break;
3131         case 0x30 ... 0x35:
3132               xor:              /* xor */
3133                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
3134                 break;
3135         case 0x38 ... 0x3d:
3136               cmp:              /* cmp */
3137                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3138                 break;
3139         case 0x40 ... 0x47: /* inc r16/r32 */
3140                 emulate_1op("inc", c->dst, ctxt->eflags);
3141                 break;
3142         case 0x48 ... 0x4f: /* dec r16/r32 */
3143                 emulate_1op("dec", c->dst, ctxt->eflags);
3144                 break;
3145         case 0x58 ... 0x5f: /* pop reg */
3146         pop_instruction:
3147                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
3148                 break;
3149         case 0x60:      /* pusha */
3150                 rc = emulate_pusha(ctxt, ops);
3151                 break;
3152         case 0x61:      /* popa */
3153                 rc = emulate_popa(ctxt, ops);
3154                 break;
3155         case 0x63:              /* movsxd */
3156                 if (ctxt->mode != X86EMUL_MODE_PROT64)
3157                         goto cannot_emulate;
3158                 c->dst.val = (s32) c->src.val;
3159                 break;
3160         case 0x6c:              /* insb */
3161         case 0x6d:              /* insw/insd */
3162                 c->src.val = c->regs[VCPU_REGS_RDX];
3163                 goto do_io_in;
3164         case 0x6e:              /* outsb */
3165         case 0x6f:              /* outsw/outsd */
3166                 c->dst.val = c->regs[VCPU_REGS_RDX];
3167                 goto do_io_out;
3168                 break;
3169         case 0x70 ... 0x7f: /* jcc (short) */
3170                 if (test_cc(c->b, ctxt->eflags))
3171                         jmp_rel(c, c->src.val);
3172                 break;
3173         case 0x80 ... 0x83:     /* Grp1 */
3174                 switch (c->modrm_reg) {
3175                 case 0:
3176                         goto add;
3177                 case 1:
3178                         goto or;
3179                 case 2:
3180                         goto adc;
3181                 case 3:
3182                         goto sbb;
3183                 case 4:
3184                         goto and;
3185                 case 5:
3186                         goto sub;
3187                 case 6:
3188                         goto xor;
3189                 case 7:
3190                         goto cmp;
3191                 }
3192                 break;
3193         case 0x84 ... 0x85:
3194         test:
3195                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
3196                 break;
3197         case 0x86 ... 0x87:     /* xchg */
3198         xchg:
3199                 /* Write back the register source. */
3200                 c->src.val = c->dst.val;
3201                 write_register_operand(&c->src);
3202                 /*
3203                  * Write back the memory destination with implicit LOCK
3204                  * prefix.
3205                  */
3206                 c->dst.val = c->src.orig_val;
3207                 c->lock_prefix = 1;
3208                 break;
3209         case 0x8c:  /* mov r/m, sreg */
3210                 if (c->modrm_reg > VCPU_SREG_GS) {
3211                         emulate_ud(ctxt);
3212                         goto done;
3213                 }
3214                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
3215                 break;
3216         case 0x8d: /* lea r16/r32, m */
3217                 c->dst.val = c->src.addr.mem;
3218                 break;
3219         case 0x8e: { /* mov seg, r/m16 */
3220                 uint16_t sel;
3221
3222                 sel = c->src.val;
3223
3224                 if (c->modrm_reg == VCPU_SREG_CS ||
3225                     c->modrm_reg > VCPU_SREG_GS) {
3226                         emulate_ud(ctxt);
3227                         goto done;
3228                 }
3229
3230                 if (c->modrm_reg == VCPU_SREG_SS)
3231                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3232
3233                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
3234
3235                 c->dst.type = OP_NONE;  /* Disable writeback. */
3236                 break;
3237         }
3238         case 0x8f:              /* pop (sole member of Grp1a) */
3239                 rc = emulate_grp1a(ctxt, ops);
3240                 break;
3241         case 0x90 ... 0x97: /* nop / xchg reg, rax */
3242                 if (c->dst.addr.reg == &c->regs[VCPU_REGS_RAX])
3243                         break;
3244                 goto xchg;
3245         case 0x98: /* cbw/cwde/cdqe */
3246                 switch (c->op_bytes) {
3247                 case 2: c->dst.val = (s8)c->dst.val; break;
3248                 case 4: c->dst.val = (s16)c->dst.val; break;
3249                 case 8: c->dst.val = (s32)c->dst.val; break;
3250                 }
3251                 break;
3252         case 0x9c: /* pushf */
3253                 c->src.val =  (unsigned long) ctxt->eflags;
3254                 emulate_push(ctxt, ops);
3255                 break;
3256         case 0x9d: /* popf */
3257                 c->dst.type = OP_REG;
3258                 c->dst.addr.reg = &ctxt->eflags;
3259                 c->dst.bytes = c->op_bytes;
3260                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
3261                 break;
3262         case 0xa6 ... 0xa7:     /* cmps */
3263                 c->dst.type = OP_NONE; /* Disable writeback. */
3264                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.addr.mem, c->dst.addr.mem);
3265                 goto cmp;
3266         case 0xa8 ... 0xa9:     /* test ax, imm */
3267                 goto test;
3268         case 0xae ... 0xaf:     /* scas */
3269                 goto cmp;
3270         case 0xc0 ... 0xc1:
3271                 emulate_grp2(ctxt);
3272                 break;
3273         case 0xc3: /* ret */
3274                 c->dst.type = OP_REG;
3275                 c->dst.addr.reg = &c->eip;
3276                 c->dst.bytes = c->op_bytes;
3277                 goto pop_instruction;
3278         case 0xc4:              /* les */
3279                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_ES);
3280                 break;
3281         case 0xc5:              /* lds */
3282                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_DS);
3283                 break;
3284         case 0xcb:              /* ret far */
3285                 rc = emulate_ret_far(ctxt, ops);
3286                 break;
3287         case 0xcc:              /* int3 */
3288                 irq = 3;
3289                 goto do_interrupt;
3290         case 0xcd:              /* int n */
3291                 irq = c->src.val;
3292         do_interrupt:
3293                 rc = emulate_int(ctxt, ops, irq);
3294                 break;
3295         case 0xce:              /* into */
3296                 if (ctxt->eflags & EFLG_OF) {
3297                         irq = 4;
3298                         goto do_interrupt;
3299                 }
3300                 break;
3301         case 0xcf:              /* iret */
3302                 rc = emulate_iret(ctxt, ops);
3303                 break;
3304         case 0xd0 ... 0xd1:     /* Grp2 */
3305                 emulate_grp2(ctxt);
3306                 break;
3307         case 0xd2 ... 0xd3:     /* Grp2 */
3308                 c->src.val = c->regs[VCPU_REGS_RCX];
3309                 emulate_grp2(ctxt);
3310                 break;
3311         case 0xe0 ... 0xe2:     /* loop/loopz/loopnz */
3312                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3313                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) != 0 &&
3314                     (c->b == 0xe2 || test_cc(c->b ^ 0x5, ctxt->eflags)))
3315                         jmp_rel(c, c->src.val);
3316                 break;
3317         case 0xe3:      /* jcxz/jecxz/jrcxz */
3318                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0)
3319                         jmp_rel(c, c->src.val);
3320                 break;
3321         case 0xe4:      /* inb */
3322         case 0xe5:      /* in */
3323                 goto do_io_in;
3324         case 0xe6: /* outb */
3325         case 0xe7: /* out */
3326                 goto do_io_out;
3327         case 0xe8: /* call (near) */ {
3328                 long int rel = c->src.val;
3329                 c->src.val = (unsigned long) c->eip;
3330                 jmp_rel(c, rel);
3331                 emulate_push(ctxt, ops);
3332                 break;
3333         }
3334         case 0xe9: /* jmp rel */
3335                 goto jmp;
3336         case 0xea: { /* jmp far */
3337                 unsigned short sel;
3338         jump_far:
3339                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3340
3341                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3342                         goto done;
3343
3344                 c->eip = 0;
3345                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3346                 break;
3347         }
3348         case 0xeb:
3349               jmp:              /* jmp rel short */
3350                 jmp_rel(c, c->src.val);
3351                 c->dst.type = OP_NONE; /* Disable writeback. */
3352                 break;
3353         case 0xec: /* in al,dx */
3354         case 0xed: /* in (e/r)ax,dx */
3355                 c->src.val = c->regs[VCPU_REGS_RDX];
3356         do_io_in:
3357                 c->dst.bytes = min(c->dst.bytes, 4u);
3358                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3359                         emulate_gp(ctxt, 0);
3360                         goto done;
3361                 }
3362                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3363                                      &c->dst.val))
3364                         goto done; /* IO is needed */
3365                 break;
3366         case 0xee: /* out dx,al */
3367         case 0xef: /* out dx,(e/r)ax */
3368                 c->dst.val = c->regs[VCPU_REGS_RDX];
3369         do_io_out:
3370                 c->src.bytes = min(c->src.bytes, 4u);
3371                 if (!emulator_io_permited(ctxt, ops, c->dst.val,
3372                                           c->src.bytes)) {
3373                         emulate_gp(ctxt, 0);
3374                         goto done;
3375                 }
3376                 ops->pio_out_emulated(c->src.bytes, c->dst.val,
3377                                       &c->src.val, 1, ctxt->vcpu);
3378                 c->dst.type = OP_NONE;  /* Disable writeback. */
3379                 break;
3380         case 0xf4:              /* hlt */
3381                 ctxt->vcpu->arch.halt_request = 1;
3382                 break;
3383         case 0xf5:      /* cmc */
3384                 /* complement carry flag from eflags reg */
3385                 ctxt->eflags ^= EFLG_CF;
3386                 break;
3387         case 0xf6 ... 0xf7:     /* Grp3 */
3388                 rc = emulate_grp3(ctxt, ops);
3389                 break;
3390         case 0xf8: /* clc */
3391                 ctxt->eflags &= ~EFLG_CF;
3392                 break;
3393         case 0xf9: /* stc */
3394                 ctxt->eflags |= EFLG_CF;
3395                 break;
3396         case 0xfa: /* cli */
3397                 if (emulator_bad_iopl(ctxt, ops)) {
3398                         emulate_gp(ctxt, 0);
3399                         goto done;
3400                 } else
3401                         ctxt->eflags &= ~X86_EFLAGS_IF;
3402                 break;
3403         case 0xfb: /* sti */
3404                 if (emulator_bad_iopl(ctxt, ops)) {
3405                         emulate_gp(ctxt, 0);
3406                         goto done;
3407                 } else {
3408                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3409                         ctxt->eflags |= X86_EFLAGS_IF;
3410                 }
3411                 break;
3412         case 0xfc: /* cld */
3413                 ctxt->eflags &= ~EFLG_DF;
3414                 break;
3415         case 0xfd: /* std */
3416                 ctxt->eflags |= EFLG_DF;
3417                 break;
3418         case 0xfe: /* Grp4 */
3419         grp45:
3420                 rc = emulate_grp45(ctxt, ops);
3421                 break;
3422         case 0xff: /* Grp5 */
3423                 if (c->modrm_reg == 5)
3424                         goto jump_far;
3425                 goto grp45;
3426         default:
3427                 goto cannot_emulate;
3428         }
3429
3430         if (rc != X86EMUL_CONTINUE)
3431                 goto done;
3432
3433 writeback:
3434         rc = writeback(ctxt, ops);
3435         if (rc != X86EMUL_CONTINUE)
3436                 goto done;
3437
3438         /*
3439          * restore dst type in case the decoding will be reused
3440          * (happens for string instruction )
3441          */
3442         c->dst.type = saved_dst_type;
3443
3444         if ((c->d & SrcMask) == SrcSI)
3445                 string_addr_inc(ctxt, seg_override_base(ctxt, ops, c),
3446                                 VCPU_REGS_RSI, &c->src);
3447
3448         if ((c->d & DstMask) == DstDI)
3449                 string_addr_inc(ctxt, es_base(ctxt, ops), VCPU_REGS_RDI,
3450                                 &c->dst);
3451
3452         if (c->rep_prefix && (c->d & String)) {
3453                 struct read_cache *r = &ctxt->decode.io_read;
3454                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3455
3456                 if (!string_insn_completed(ctxt)) {
3457                         /*
3458                          * Re-enter guest when pio read ahead buffer is empty
3459                          * or, if it is not used, after each 1024 iteration.
3460                          */
3461                         if ((r->end != 0 || c->regs[VCPU_REGS_RCX] & 0x3ff) &&
3462                             (r->end == 0 || r->end != r->pos)) {
3463                                 /*
3464                                  * Reset read cache. Usually happens before
3465                                  * decode, but since instruction is restarted
3466                                  * we have to do it here.
3467                                  */
3468                                 ctxt->decode.mem_read.end = 0;
3469                                 return EMULATION_RESTART;
3470                         }
3471                         goto done; /* skip rip writeback */
3472                 }
3473         }
3474
3475         ctxt->eip = c->eip;
3476
3477 done:
3478         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3479
3480 twobyte_insn:
3481         switch (c->b) {
3482         case 0x01: /* lgdt, lidt, lmsw */
3483                 switch (c->modrm_reg) {
3484                         u16 size;
3485                         unsigned long address;
3486
3487                 case 0: /* vmcall */
3488                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3489                                 goto cannot_emulate;
3490
3491                         rc = kvm_fix_hypercall(ctxt->vcpu);
3492                         if (rc != X86EMUL_CONTINUE)
3493                                 goto done;
3494
3495                         /* Let the processor re-execute the fixed hypercall */
3496                         c->eip = ctxt->eip;
3497                         /* Disable writeback. */
3498                         c->dst.type = OP_NONE;
3499                         break;
3500                 case 2: /* lgdt */
3501                         rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3502                                              &size, &address, c->op_bytes);
3503                         if (rc != X86EMUL_CONTINUE)
3504                                 goto done;
3505                         realmode_lgdt(ctxt->vcpu, size, address);
3506                         /* Disable writeback. */
3507                         c->dst.type = OP_NONE;
3508                         break;
3509                 case 3: /* lidt/vmmcall */
3510                         if (c->modrm_mod == 3) {
3511                                 switch (c->modrm_rm) {
3512                                 case 1:
3513                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3514                                         break;
3515                                 default:
3516                                         goto cannot_emulate;
3517                                 }
3518                         } else {
3519                                 rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3520                                                      &size, &address,
3521                                                      c->op_bytes);
3522                                 if (rc != X86EMUL_CONTINUE)
3523                                         goto done;
3524                                 realmode_lidt(ctxt->vcpu, size, address);
3525                         }
3526                         /* Disable writeback. */
3527                         c->dst.type = OP_NONE;
3528                         break;
3529                 case 4: /* smsw */
3530                         c->dst.bytes = 2;
3531                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3532                         break;
3533                 case 6: /* lmsw */
3534                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0eul) |
3535                                     (c->src.val & 0x0f), ctxt->vcpu);
3536                         c->dst.type = OP_NONE;
3537                         break;
3538                 case 5: /* not defined */
3539                         emulate_ud(ctxt);
3540                         goto done;
3541                 case 7: /* invlpg*/
3542                         emulate_invlpg(ctxt->vcpu, c->src.addr.mem);
3543                         /* Disable writeback. */
3544                         c->dst.type = OP_NONE;
3545                         break;
3546                 default:
3547                         goto cannot_emulate;
3548                 }
3549                 break;
3550         case 0x05:              /* syscall */
3551                 rc = emulate_syscall(ctxt, ops);
3552                 break;
3553         case 0x06:
3554                 emulate_clts(ctxt->vcpu);
3555                 break;
3556         case 0x09:              /* wbinvd */
3557                 kvm_emulate_wbinvd(ctxt->vcpu);
3558                 break;
3559         case 0x08:              /* invd */
3560         case 0x0d:              /* GrpP (prefetch) */
3561         case 0x18:              /* Grp16 (prefetch/nop) */
3562                 break;
3563         case 0x20: /* mov cr, reg */
3564                 switch (c->modrm_reg) {
3565                 case 1:
3566                 case 5 ... 7:
3567                 case 9 ... 15:
3568                         emulate_ud(ctxt);
3569                         goto done;
3570                 }
3571                 c->dst.val = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3572                 break;
3573         case 0x21: /* mov from dr to reg */
3574                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3575                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3576                         emulate_ud(ctxt);
3577                         goto done;
3578                 }
3579                 ops->get_dr(c->modrm_reg, &c->dst.val, ctxt->vcpu);
3580                 break;
3581         case 0x22: /* mov reg, cr */
3582                 if (ops->set_cr(c->modrm_reg, c->src.val, ctxt->vcpu)) {
3583                         emulate_gp(ctxt, 0);
3584                         goto done;
3585                 }
3586                 c->dst.type = OP_NONE;
3587                 break;
3588         case 0x23: /* mov from reg to dr */
3589                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3590                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3591                         emulate_ud(ctxt);
3592                         goto done;
3593                 }
3594
3595                 if (ops->set_dr(c->modrm_reg, c->src.val &
3596                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3597                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3598                         /* #UD condition is already handled by the code above */
3599                         emulate_gp(ctxt, 0);
3600                         goto done;
3601                 }
3602
3603                 c->dst.type = OP_NONE;  /* no writeback */
3604                 break;
3605         case 0x30:
3606                 /* wrmsr */
3607                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3608                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3609                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3610                         emulate_gp(ctxt, 0);
3611                         goto done;
3612                 }
3613                 rc = X86EMUL_CONTINUE;
3614                 break;
3615         case 0x32:
3616                 /* rdmsr */
3617                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3618                         emulate_gp(ctxt, 0);
3619                         goto done;
3620                 } else {
3621                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3622                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3623                 }
3624                 rc = X86EMUL_CONTINUE;
3625                 break;
3626         case 0x34:              /* sysenter */
3627                 rc = emulate_sysenter(ctxt, ops);
3628                 break;
3629         case 0x35:              /* sysexit */
3630                 rc = emulate_sysexit(ctxt, ops);
3631                 break;
3632         case 0x40 ... 0x4f:     /* cmov */
3633                 c->dst.val = c->dst.orig_val = c->src.val;
3634                 if (!test_cc(c->b, ctxt->eflags))
3635                         c->dst.type = OP_NONE; /* no writeback */
3636                 break;
3637         case 0x80 ... 0x8f: /* jnz rel, etc*/
3638                 if (test_cc(c->b, ctxt->eflags))
3639                         jmp_rel(c, c->src.val);
3640                 break;
3641         case 0x90 ... 0x9f:     /* setcc r/m8 */
3642                 c->dst.val = test_cc(c->b, ctxt->eflags);
3643                 break;
3644         case 0xa0:        /* push fs */
3645                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
3646                 break;
3647         case 0xa1:       /* pop fs */
3648                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3649                 break;
3650         case 0xa3:
3651               bt:               /* bt */
3652                 c->dst.type = OP_NONE;
3653                 /* only subword offset */
3654                 c->src.val &= (c->dst.bytes << 3) - 1;
3655                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3656                 break;
3657         case 0xa4: /* shld imm8, r, r/m */
3658         case 0xa5: /* shld cl, r, r/m */
3659                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3660                 break;
3661         case 0xa8:      /* push gs */
3662                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
3663                 break;
3664         case 0xa9:      /* pop gs */
3665                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3666                 break;
3667         case 0xab:
3668               bts:              /* bts */
3669                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3670                 break;
3671         case 0xac: /* shrd imm8, r, r/m */
3672         case 0xad: /* shrd cl, r, r/m */
3673                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3674                 break;
3675         case 0xae:              /* clflush */
3676                 break;
3677         case 0xb0 ... 0xb1:     /* cmpxchg */
3678                 /*
3679                  * Save real source value, then compare EAX against
3680                  * destination.
3681                  */
3682                 c->src.orig_val = c->src.val;
3683                 c->src.val = c->regs[VCPU_REGS_RAX];
3684                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3685                 if (ctxt->eflags & EFLG_ZF) {
3686                         /* Success: write back to memory. */
3687                         c->dst.val = c->src.orig_val;
3688                 } else {
3689                         /* Failure: write the value we saw to EAX. */
3690                         c->dst.type = OP_REG;
3691                         c->dst.addr.reg = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3692                 }
3693                 break;
3694         case 0xb2:              /* lss */
3695                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_SS);
3696                 break;
3697         case 0xb3:
3698               btr:              /* btr */
3699                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3700                 break;
3701         case 0xb4:              /* lfs */
3702                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_FS);
3703                 break;
3704         case 0xb5:              /* lgs */
3705                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_GS);
3706                 break;
3707         case 0xb6 ... 0xb7:     /* movzx */
3708                 c->dst.bytes = c->op_bytes;
3709                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3710                                                        : (u16) c->src.val;
3711                 break;
3712         case 0xba:              /* Grp8 */
3713                 switch (c->modrm_reg & 3) {
3714                 case 0:
3715                         goto bt;
3716                 case 1:
3717                         goto bts;
3718                 case 2:
3719                         goto btr;
3720                 case 3:
3721                         goto btc;
3722                 }
3723                 break;
3724         case 0xbb:
3725               btc:              /* btc */
3726                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3727                 break;
3728         case 0xbc: {            /* bsf */
3729                 u8 zf;
3730                 __asm__ ("bsf %2, %0; setz %1"
3731                          : "=r"(c->dst.val), "=q"(zf)
3732                          : "r"(c->src.val));
3733                 ctxt->eflags &= ~X86_EFLAGS_ZF;
3734                 if (zf) {
3735                         ctxt->eflags |= X86_EFLAGS_ZF;
3736                         c->dst.type = OP_NONE;  /* Disable writeback. */
3737                 }
3738                 break;
3739         }
3740         case 0xbd: {            /* bsr */
3741                 u8 zf;
3742                 __asm__ ("bsr %2, %0; setz %1"
3743                          : "=r"(c->dst.val), "=q"(zf)
3744                          : "r"(c->src.val));
3745                 ctxt->eflags &= ~X86_EFLAGS_ZF;
3746                 if (zf) {
3747                         ctxt->eflags |= X86_EFLAGS_ZF;
3748                         c->dst.type = OP_NONE;  /* Disable writeback. */
3749                 }
3750                 break;
3751         }
3752         case 0xbe ... 0xbf:     /* movsx */
3753                 c->dst.bytes = c->op_bytes;
3754                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3755                                                         (s16) c->src.val;
3756                 break;
3757         case 0xc0 ... 0xc1:     /* xadd */
3758                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
3759                 /* Write back the register source. */
3760                 c->src.val = c->dst.orig_val;
3761                 write_register_operand(&c->src);
3762                 break;
3763         case 0xc3:              /* movnti */
3764                 c->dst.bytes = c->op_bytes;
3765                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3766                                                         (u64) c->src.val;
3767                 break;
3768         case 0xc7:              /* Grp9 (cmpxchg8b) */
3769                 rc = emulate_grp9(ctxt, ops);
3770                 break;
3771         default:
3772                 goto cannot_emulate;
3773         }
3774
3775         if (rc != X86EMUL_CONTINUE)
3776                 goto done;
3777
3778         goto writeback;
3779
3780 cannot_emulate:
3781         DPRINTF("Cannot emulate %02x\n", c->b);
3782         return -1;
3783 }