arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64
  65 #define OpBits             5  /* Width of operand field */
  66 #define OpMask             ((1ull << OpBits) - 1)
  67
  68 /*
  69  * Opcode effective-address decode tables.
  70  * Note that we only emulate instructions that have at least one memory
  71  * operand (excluding implicit stack references). We assume that stack
  72  * references and instruction fetches will never occur in special memory
  73  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  74  * not be handled.
  75  */
  76
  77 /* Operand sizes: 8-bit operands or specified/overridden size. */
  78 #define ByteOp      (1<<0)      /* 8-bit operands. */
  79 /* Destination operand type. */
  80 #define DstShift    1
  81 #define ImplicitOps (OpImplicit << DstShift)
  82 #define DstReg      (OpReg << DstShift)
  83 #define DstMem      (OpMem << DstShift)
  84 #define DstAcc      (OpAcc << DstShift)
  85 #define DstDI       (OpDI << DstShift)
  86 #define DstMem64    (OpMem64 << DstShift)
  87 #define DstImmUByte (OpImmUByte << DstShift)
  88 #define DstDX       (OpDX << DstShift)
  89 #define DstMask     (OpMask << DstShift)
  90 /* Source operand type. */
  91 #define SrcShift    6
  92 #define SrcNone     (OpNone << SrcShift)
  93 #define SrcReg      (OpReg << SrcShift)
  94 #define SrcMem      (OpMem << SrcShift)
  95 #define SrcMem16    (OpMem16 << SrcShift)
  96 #define SrcMem32    (OpMem32 << SrcShift)
  97 #define SrcImm      (OpImm << SrcShift)
  98 #define SrcImmByte  (OpImmByte << SrcShift)
  99 #define SrcOne      (OpOne << SrcShift)
 100 #define SrcImmUByte (OpImmUByte << SrcShift)
 101 #define SrcImmU     (OpImmU << SrcShift)
 102 #define SrcSI       (OpSI << SrcShift)
 103 #define SrcXLat     (OpXLat << SrcShift)
 104 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 105 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 106 #define SrcAcc      (OpAcc << SrcShift)
 107 #define SrcImmU16   (OpImmU16 << SrcShift)
 108 #define SrcImm64    (OpImm64 << SrcShift)
 109 #define SrcDX       (OpDX << SrcShift)
 110 #define SrcMem8     (OpMem8 << SrcShift)
 111 #define SrcMask     (OpMask << SrcShift)
 112 #define BitOp       (1<<11)
 113 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 114 #define String      (1<<13)     /* String instruction (rep capable) */
 115 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 116 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 117 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 118 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 119 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 120 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 121 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 122 #define Sse         (1<<18)     /* SSE Vector instruction */
 123 /* Generic ModRM decode. */
 124 #define ModRM       (1<<19)
 125 /* Destination is only written; never read. */
 126 #define Mov         (1<<20)
 127 /* Misc flags */
 128 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 129 #define VendorSpecific (1<<22) /* Vendor specific instruction */
 130 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 131 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 132 #define Undefined   (1<<25) /* No Such Instruction */
 133 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 134 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 135 #define No64        (1<<28)
 136 #define PageTable   (1 << 29)   /* instruction used to write page table */
 137 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 138 /* Source 2 operand type */
 139 #define Src2Shift   (31)
 140 #define Src2None    (OpNone << Src2Shift)
 141 #define Src2CL      (OpCL << Src2Shift)
 142 #define Src2ImmByte (OpImmByte << Src2Shift)
 143 #define Src2One     (OpOne << Src2Shift)
 144 #define Src2Imm     (OpImm << Src2Shift)
 145 #define Src2ES      (OpES << Src2Shift)
 146 #define Src2CS      (OpCS << Src2Shift)
 147 #define Src2SS      (OpSS << Src2Shift)
 148 #define Src2DS      (OpDS << Src2Shift)
 149 #define Src2FS      (OpFS << Src2Shift)
 150 #define Src2GS      (OpGS << Src2Shift)
 151 #define Src2Mask    (OpMask << Src2Shift)
 152 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 153 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 154 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 155 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 156 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 157 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 158
 159 #define X2(x...) x, x
 160 #define X3(x...) X2(x), x
 161 #define X4(x...) X2(x), X2(x)
 162 #define X5(x...) X4(x), x
 163 #define X6(x...) X4(x), X2(x)
 164 #define X7(x...) X4(x), X3(x)
 165 #define X8(x...) X4(x), X4(x)
 166 #define X16(x...) X8(x), X8(x)
 167
 168 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 169 #define FASTOP_SIZE 8
 170
 171 /*
 172  * fastop functions have a special calling convention:
 173  *
 174  * dst:    [rdx]:rax  (in/out)
 175  * src:    rbx        (in/out)
 176  * src2:   rcx        (in)
 177  * flags:  rflags     (in/out)
 178  *
 179  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 180  * different operand sizes can be reached by calculation, rather than a jump
 181  * table (which would be bigger than the code).
 182  *
 183  * fastop functions are declared as taking a never-defined fastop parameter,
 184  * so they can't be called from C directly.
 185  */
 186
 187 struct fastop;
 188
 189 struct opcode {
 190         u64 flags : 56;
 191         u64 intercept : 8;
 192         union {
 193                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 194                 const struct opcode *group;
 195                 const struct group_dual *gdual;
 196                 const struct gprefix *gprefix;
 197                 const struct escape *esc;
 198                 void (*fastop)(struct fastop *fake);
 199         } u;
 200         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 201 };
 202
 203 struct group_dual {
 204         struct opcode mod012[8];
 205         struct opcode mod3[8];
 206 };
 207
 208 struct gprefix {
 209         struct opcode pfx_no;
 210         struct opcode pfx_66;
 211         struct opcode pfx_f2;
 212         struct opcode pfx_f3;
 213 };
 214
 215 struct escape {
 216         struct opcode op[8];
 217         struct opcode high[64];
 218 };
 219
 220 /* EFLAGS bit definitions. */
 221 #define EFLG_ID (1<<21)
 222 #define EFLG_VIP (1<<20)
 223 #define EFLG_VIF (1<<19)
 224 #define EFLG_AC (1<<18)
 225 #define EFLG_VM (1<<17)
 226 #define EFLG_RF (1<<16)
 227 #define EFLG_IOPL (3<<12)
 228 #define EFLG_NT (1<<14)
 229 #define EFLG_OF (1<<11)
 230 #define EFLG_DF (1<<10)
 231 #define EFLG_IF (1<<9)
 232 #define EFLG_TF (1<<8)
 233 #define EFLG_SF (1<<7)
 234 #define EFLG_ZF (1<<6)
 235 #define EFLG_AF (1<<4)
 236 #define EFLG_PF (1<<2)
 237 #define EFLG_CF (1<<0)
 238
 239 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 240 #define EFLG_RESERVED_ONE_MASK 2
 241
 242 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 243 {
 244         if (!(ctxt->regs_valid & (1 << nr))) {
 245                 ctxt->regs_valid |= 1 << nr;
 246                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 247         }
 248         return ctxt->_regs[nr];
 249 }
 250
 251 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 252 {
 253         ctxt->regs_valid |= 1 << nr;
 254         ctxt->regs_dirty |= 1 << nr;
 255         return &ctxt->_regs[nr];
 256 }
 257
 258 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 259 {
 260         reg_read(ctxt, nr);
 261         return reg_write(ctxt, nr);
 262 }
 263
 264 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 265 {
 266         unsigned reg;
 267
 268         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 269                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 270 }
 271
 272 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 273 {
 274         ctxt->regs_dirty = 0;
 275         ctxt->regs_valid = 0;
 276 }
 277
 278 /*
 279  * Instruction emulation:
 280  * Most instructions are emulated directly via a fragment of inline assembly
 281  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 282  * any modified flags.
 283  */
 284
 285 #if defined(CONFIG_X86_64)
 286 #define _LO32 "k"               /* force 32-bit operand */
 287 #define _STK  "%%rsp"           /* stack pointer */
 288 #elif defined(__i386__)
 289 #define _LO32 ""                /* force 32-bit operand */
 290 #define _STK  "%%esp"           /* stack pointer */
 291 #endif
 292
 293 /*
 294  * These EFLAGS bits are restored from saved value during emulation, and
 295  * any changes are written back to the saved value after emulation.
 296  */
 297 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 298
 299 /* Before executing instruction: restore necessary bits in EFLAGS. */
 300 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 301         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 302         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 303         "push %"_tmp"; "                                                \
 304         "push %"_tmp"; "                                                \
 305         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 306         "andl %"_LO32 _tmp",("_STK"); "                                 \
 307         "pushf; "                                                       \
 308         "notl %"_LO32 _tmp"; "                                          \
 309         "andl %"_LO32 _tmp",("_STK"); "                                 \
 310         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 311         "pop  %"_tmp"; "                                                \
 312         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 313         "popf; "                                                        \
 314         "pop  %"_sav"; "
 315
 316 /* After executing instruction: write-back necessary bits in EFLAGS. */
 317 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 318         /* _sav |= EFLAGS & _msk; */            \
 319         "pushf; "                               \
 320         "pop  %"_tmp"; "                        \
 321         "andl %"_msk",%"_LO32 _tmp"; "          \
 322         "orl  %"_LO32 _tmp",%"_sav"; "
 323
 324 #ifdef CONFIG_X86_64
 325 #define ON64(x) x
 326 #else
 327 #define ON64(x)
 328 #endif
 329
 330 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
 331         do {                                                            \
 332                 __asm__ __volatile__ (                                  \
 333                         _PRE_EFLAGS("0", "4", "2")                      \
 334                         _op _suffix " %"_x"3,%1; "                      \
 335                         _POST_EFLAGS("0", "4", "2")                     \
 336                         : "=m" ((ctxt)->eflags),                        \
 337                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
 338                           "=&r" (_tmp)                                  \
 339                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
 340         } while (0)
 341
 342
 343 /* Raw emulation: instruction has two explicit operands. */
 344 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
 345         do {                                                            \
 346                 unsigned long _tmp;                                     \
 347                                                                         \
 348                 switch ((ctxt)->dst.bytes) {                            \
 349                 case 2:                                                 \
 350                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
 351                         break;                                          \
 352                 case 4:                                                 \
 353                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
 354                         break;                                          \
 355                 case 8:                                                 \
 356                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
 357                         break;                                          \
 358                 }                                                       \
 359         } while (0)
 360
 361 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
 362         do {                                                                 \
 363                 unsigned long _tmp;                                          \
 364                 switch ((ctxt)->dst.bytes) {                                 \
 365                 case 1:                                                      \
 366                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
 367                         break;                                               \
 368                 default:                                                     \
 369                         __emulate_2op_nobyte(ctxt, _op,                      \
 370                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 371                         break;                                               \
 372                 }                                                            \
 373         } while (0)
 374
 375 /* Source operand is byte-sized and may be restricted to just %cl. */
 376 #define emulate_2op_SrcB(ctxt, _op)                                     \
 377         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
 378
 379 /* Source operand is byte, word, long or quad sized. */
 380 #define emulate_2op_SrcV(ctxt, _op)                                     \
 381         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
 382
 383 /* Source operand is word, long or quad sized. */
 384 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
 385         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
 386
 387 /* Instruction has three operands and one operand is stored in ECX register */
 388 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
 389         do {                                                            \
 390                 unsigned long _tmp;                                     \
 391                 _type _clv  = (ctxt)->src2.val;                         \
 392                 _type _srcv = (ctxt)->src.val;                          \
 393                 _type _dstv = (ctxt)->dst.val;                          \
 394                                                                         \
 395                 __asm__ __volatile__ (                                  \
 396                         _PRE_EFLAGS("0", "5", "2")                      \
 397                         _op _suffix " %4,%1 \n"                         \
 398                         _POST_EFLAGS("0", "5", "2")                     \
 399                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
 400                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
 401                         );                                              \
 402                                                                         \
 403                 (ctxt)->src2.val  = (unsigned long) _clv;               \
 404                 (ctxt)->src2.val = (unsigned long) _srcv;               \
 405                 (ctxt)->dst.val = (unsigned long) _dstv;                \
 406         } while (0)
 407
 408 #define emulate_2op_cl(ctxt, _op)                                       \
 409         do {                                                            \
 410                 switch ((ctxt)->dst.bytes) {                            \
 411                 case 2:                                                 \
 412                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
 413                         break;                                          \
 414                 case 4:                                                 \
 415                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
 416                         break;                                          \
 417                 case 8:                                                 \
 418                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
 419                         break;                                          \
 420                 }                                                       \
 421         } while (0)
 422
 423 #define __emulate_1op(ctxt, _op, _suffix)                               \
 424         do {                                                            \
 425                 unsigned long _tmp;                                     \
 426                                                                         \
 427                 __asm__ __volatile__ (                                  \
 428                         _PRE_EFLAGS("0", "3", "2")                      \
 429                         _op _suffix " %1; "                             \
 430                         _POST_EFLAGS("0", "3", "2")                     \
 431                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
 432                           "=&r" (_tmp)                                  \
 433                         : "i" (EFLAGS_MASK));                           \
 434         } while (0)
 435
 436 /* Instruction has only one explicit operand (no source operand). */
 437 #define emulate_1op(ctxt, _op)                                          \
 438         do {                                                            \
 439                 switch ((ctxt)->dst.bytes) {                            \
 440                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
 441                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
 442                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
 443                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
 444                 }                                                       \
 445         } while (0)
 446
 447 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 448
 449 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 450 #define FOP_RET   "ret \n\t"
 451
 452 #define FOP_START(op) \
 453         extern void em_##op(struct fastop *fake); \
 454         asm(".pushsection .text, \"ax\" \n\t" \
 455             ".global em_" #op " \n\t" \
 456             FOP_ALIGN \
 457             "em_" #op ": \n\t"
 458
 459 #define FOP_END \
 460             ".popsection")
 461
 462 #define FOPNOP() FOP_ALIGN FOP_RET
 463
 464 #define FOP1E(op,  dst) \
 465         FOP_ALIGN #op " %" #dst " \n\t" FOP_RET
 466
 467 #define FASTOP1(op) \
 468         FOP_START(op) \
 469         FOP1E(op##b, al) \
 470         FOP1E(op##w, ax) \
 471         FOP1E(op##l, eax) \
 472         ON64(FOP1E(op##q, rax)) \
 473         FOP_END
 474
 475 #define FOP2E(op,  dst, src)       \
 476         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 477
 478 #define FASTOP2(op) \
 479         FOP_START(op) \
 480         FOP2E(op##b, al, bl) \
 481         FOP2E(op##w, ax, bx) \
 482         FOP2E(op##l, eax, ebx) \
 483         ON64(FOP2E(op##q, rax, rbx)) \
 484         FOP_END
 485
 486 /* 2 operand, word only */
 487 #define FASTOP2W(op) \
 488         FOP_START(op) \
 489         FOPNOP() \
 490         FOP2E(op##w, ax, bx) \
 491         FOP2E(op##l, eax, ebx) \
 492         ON64(FOP2E(op##q, rax, rbx)) \
 493         FOP_END
 494
 495 /* 2 operand, src is CL */
 496 #define FASTOP2CL(op) \
 497         FOP_START(op) \
 498         FOP2E(op##b, al, cl) \
 499         FOP2E(op##w, ax, cl) \
 500         FOP2E(op##l, eax, cl) \
 501         ON64(FOP2E(op##q, rax, cl)) \
 502         FOP_END
 503
 504 #define FOP3E(op,  dst, src, src2) \
 505         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 506
 507 /* 3-operand, word-only, src2=cl */
 508 #define FASTOP3WCL(op) \
 509         FOP_START(op) \
 510         FOPNOP() \
 511         FOP3E(op##w, ax, bx, cl) \
 512         FOP3E(op##l, eax, ebx, cl) \
 513         ON64(FOP3E(op##q, rax, rbx, cl)) \
 514         FOP_END
 515
 516 /* Special case for SETcc - 1 instruction per cc */
 517 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 518
 519 FOP_START(setcc)
 520 FOP_SETCC(seto)
 521 FOP_SETCC(setno)
 522 FOP_SETCC(setc)
 523 FOP_SETCC(setnc)
 524 FOP_SETCC(setz)
 525 FOP_SETCC(setnz)
 526 FOP_SETCC(setbe)
 527 FOP_SETCC(setnbe)
 528 FOP_SETCC(sets)
 529 FOP_SETCC(setns)
 530 FOP_SETCC(setp)
 531 FOP_SETCC(setnp)
 532 FOP_SETCC(setl)
 533 FOP_SETCC(setnl)
 534 FOP_SETCC(setle)
 535 FOP_SETCC(setnle)
 536 FOP_END;
 537
 538 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 539 FOP_END;
 540
 541 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
 542         do {                                                            \
 543                 unsigned long _tmp;                                     \
 544                 ulong *rax = reg_rmw((ctxt), VCPU_REGS_RAX);            \
 545                 ulong *rdx = reg_rmw((ctxt), VCPU_REGS_RDX);            \
 546                                                                         \
 547                 __asm__ __volatile__ (                                  \
 548                         _PRE_EFLAGS("0", "5", "1")                      \
 549                         "1: \n\t"                                       \
 550                         _op _suffix " %6; "                             \
 551                         "2: \n\t"                                       \
 552                         _POST_EFLAGS("0", "5", "1")                     \
 553                         ".pushsection .fixup,\"ax\" \n\t"               \
 554                         "3: movb $1, %4 \n\t"                           \
 555                         "jmp 2b \n\t"                                   \
 556                         ".popsection \n\t"                              \
 557                         _ASM_EXTABLE(1b, 3b)                            \
 558                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
 559                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
 560                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val));    \
 561         } while (0)
 562
 563 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 564 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
 565         do {                                                            \
 566                 switch((ctxt)->src.bytes) {                             \
 567                 case 1:                                                 \
 568                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
 569                         break;                                          \
 570                 case 2:                                                 \
 571                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
 572                         break;                                          \
 573                 case 4:                                                 \
 574                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
 575                         break;                                          \
 576                 case 8: ON64(                                           \
 577                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
 578                         break;                                          \
 579                 }                                                       \
 580         } while (0)
 581
 582 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 583                                     enum x86_intercept intercept,
 584                                     enum x86_intercept_stage stage)
 585 {
 586         struct x86_instruction_info info = {
 587                 .intercept  = intercept,
 588                 .rep_prefix = ctxt->rep_prefix,
 589                 .modrm_mod  = ctxt->modrm_mod,
 590                 .modrm_reg  = ctxt->modrm_reg,
 591                 .modrm_rm   = ctxt->modrm_rm,
 592                 .src_val    = ctxt->src.val64,
 593                 .src_bytes  = ctxt->src.bytes,
 594                 .dst_bytes  = ctxt->dst.bytes,
 595                 .ad_bytes   = ctxt->ad_bytes,
 596                 .next_rip   = ctxt->eip,
 597         };
 598
 599         return ctxt->ops->intercept(ctxt, &info, stage);
 600 }
 601
 602 static void assign_masked(ulong *dest, ulong src, ulong mask)
 603 {
 604         *dest = (*dest & ~mask) | (src & mask);
 605 }
 606
 607 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 608 {
 609         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 610 }
 611
 612 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 613 {
 614         u16 sel;
 615         struct desc_struct ss;
 616
 617         if (ctxt->mode == X86EMUL_MODE_PROT64)
 618                 return ~0UL;
 619         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 620         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 621 }
 622
 623 static int stack_size(struct x86_emulate_ctxt *ctxt)
 624 {
 625         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 626 }
 627
 628 /* Access/update address held in a register, based on addressing mode. */
 629 static inline unsigned long
 630 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 631 {
 632         if (ctxt->ad_bytes == sizeof(unsigned long))
 633                 return reg;
 634         else
 635                 return reg & ad_mask(ctxt);
 636 }
 637
 638 static inline unsigned long
 639 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 640 {
 641         return address_mask(ctxt, reg);
 642 }
 643
 644 static void masked_increment(ulong *reg, ulong mask, int inc)
 645 {
 646         assign_masked(reg, *reg + inc, mask);
 647 }
 648
 649 static inline void
 650 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 651 {
 652         ulong mask;
 653
 654         if (ctxt->ad_bytes == sizeof(unsigned long))
 655                 mask = ~0UL;
 656         else
 657                 mask = ad_mask(ctxt);
 658         masked_increment(reg, mask, inc);
 659 }
 660
 661 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 662 {
 663         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 664 }
 665
 666 static u32 desc_limit_scaled(struct desc_struct *desc)
 667 {
 668         u32 limit = get_desc_limit(desc);
 669
 670         return desc->g ? (limit << 12) | 0xfff : limit;
 671 }
 672
 673 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 674 {
 675         ctxt->has_seg_override = true;
 676         ctxt->seg_override = seg;
 677 }
 678
 679 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 680 {
 681         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 682                 return 0;
 683
 684         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 685 }
 686
 687 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 688 {
 689         if (!ctxt->has_seg_override)
 690                 return 0;
 691
 692         return ctxt->seg_override;
 693 }
 694
 695 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 696                              u32 error, bool valid)
 697 {
 698         ctxt->exception.vector = vec;
 699         ctxt->exception.error_code = error;
 700         ctxt->exception.error_code_valid = valid;
 701         return X86EMUL_PROPAGATE_FAULT;
 702 }
 703
 704 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 705 {
 706         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 707 }
 708
 709 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 710 {
 711         return emulate_exception(ctxt, GP_VECTOR, err, true);
 712 }
 713
 714 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 715 {
 716         return emulate_exception(ctxt, SS_VECTOR, err, true);
 717 }
 718
 719 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 720 {
 721         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 722 }
 723
 724 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 725 {
 726         return emulate_exception(ctxt, TS_VECTOR, err, true);
 727 }
 728
 729 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 730 {
 731         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 732 }
 733
 734 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 735 {
 736         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 737 }
 738
 739 static inline int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 740                                int cs_l)
 741 {
 742         switch (ctxt->op_bytes) {
 743         case 2:
 744                 ctxt->_eip = (u16)dst;
 745                 break;
 746         case 4:
 747                 ctxt->_eip = (u32)dst;
 748                 break;
 749         case 8:
 750                 if ((cs_l && is_noncanonical_address(dst)) ||
 751                     (!cs_l && (dst & ~(u32)-1)))
 752                         return emulate_gp(ctxt, 0);
 753                 ctxt->_eip = dst;
 754                 break;
 755         default:
 756                 WARN(1, "unsupported eip assignment size\n");
 757         }
 758         return X86EMUL_CONTINUE;
 759 }
 760
 761 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 762 {
 763         return assign_eip_far(ctxt, dst, ctxt->mode == X86EMUL_MODE_PROT64);
 764 }
 765
 766 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 767 {
 768         return assign_eip_near(ctxt, ctxt->_eip + rel);
 769 }
 770
 771 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 772 {
 773         u16 selector;
 774         struct desc_struct desc;
 775
 776         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 777         return selector;
 778 }
 779
 780 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 781                                  unsigned seg)
 782 {
 783         u16 dummy;
 784         u32 base3;
 785         struct desc_struct desc;
 786
 787         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 788         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 789 }
 790
 791 /*
 792  * x86 defines three classes of vector instructions: explicitly
 793  * aligned, explicitly unaligned, and the rest, which change behaviour
 794  * depending on whether they're AVX encoded or not.
 795  *
 796  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 797  * subject to the same check.
 798  */
 799 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 800 {
 801         if (likely(size < 16))
 802                 return false;
 803
 804         if (ctxt->d & Aligned)
 805                 return true;
 806         else if (ctxt->d & Unaligned)
 807                 return false;
 808         else if (ctxt->d & Avx)
 809                 return false;
 810         else
 811                 return true;
 812 }
 813
 814 static int __linearize(struct x86_emulate_ctxt *ctxt,
 815                      struct segmented_address addr,
 816                      unsigned size, bool write, bool fetch,
 817                      ulong *linear)
 818 {
 819         struct desc_struct desc;
 820         bool usable;
 821         ulong la;
 822         u32 lim;
 823         u16 sel;
 824         unsigned cpl;
 825
 826         la = seg_base(ctxt, addr.seg) + addr.ea;
 827         switch (ctxt->mode) {
 828         case X86EMUL_MODE_PROT64:
 829                 if (((signed long)la << 16) >> 16 != la)
 830                         return emulate_gp(ctxt, 0);
 831                 break;
 832         default:
 833                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 834                                                 addr.seg);
 835                 if (!usable)
 836                         goto bad;
 837                 /* code segment in protected mode or read-only data segment */
 838                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 839                                         || !(desc.type & 2)) && write)
 840                         goto bad;
 841                 /* unreadable code segment */
 842                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 843                         goto bad;
 844                 lim = desc_limit_scaled(&desc);
 845                 if ((desc.type & 8) || !(desc.type & 4)) {
 846                         /* expand-up segment */
 847                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 848                                 goto bad;
 849                 } else {
 850                         /* expand-down segment */
 851                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 852                                 goto bad;
 853                         lim = desc.d ? 0xffffffff : 0xffff;
 854                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 855                                 goto bad;
 856                 }
 857                 cpl = ctxt->ops->cpl(ctxt);
 858                 if (!(desc.type & 8)) {
 859                         /* data segment */
 860                         if (cpl > desc.dpl)
 861                                 goto bad;
 862                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 863                         /* nonconforming code segment */
 864                         if (cpl != desc.dpl)
 865                                 goto bad;
 866                 } else if ((desc.type & 8) && (desc.type & 4)) {
 867                         /* conforming code segment */
 868                         if (cpl < desc.dpl)
 869                                 goto bad;
 870                 }
 871                 break;
 872         }
 873         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 874                 la &= (u32)-1;
 875         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 876                 return emulate_gp(ctxt, 0);
 877         *linear = la;
 878         return X86EMUL_CONTINUE;
 879 bad:
 880         if (addr.seg == VCPU_SREG_SS)
 881                 return emulate_ss(ctxt, sel);
 882         else
 883                 return emulate_gp(ctxt, sel);
 884 }
 885
 886 static int linearize(struct x86_emulate_ctxt *ctxt,
 887                      struct segmented_address addr,
 888                      unsigned size, bool write,
 889                      ulong *linear)
 890 {
 891         return __linearize(ctxt, addr, size, write, false, linear);
 892 }
 893
 894
 895 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 896                               struct segmented_address addr,
 897                               void *data,
 898                               unsigned size)
 899 {
 900         int rc;
 901         ulong linear;
 902
 903         rc = linearize(ctxt, addr, size, false, &linear);
 904         if (rc != X86EMUL_CONTINUE)
 905                 return rc;
 906         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 907 }
 908
 909 /*
 910  * Fetch the next byte of the instruction being emulated which is pointed to
 911  * by ctxt->_eip, then increment ctxt->_eip.
 912  *
 913  * Also prefetch the remaining bytes of the instruction without crossing page
 914  * boundary if they are not in fetch_cache yet.
 915  */
 916 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 917 {
 918         struct fetch_cache *fc = &ctxt->fetch;
 919         int rc;
 920         int size, cur_size;
 921
 922         if (ctxt->_eip == fc->end) {
 923                 unsigned long linear;
 924                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 925                                                   .ea  = ctxt->_eip };
 926                 cur_size = fc->end - fc->start;
 927                 size = min(15UL - cur_size,
 928                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 929                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 930                 if (unlikely(rc != X86EMUL_CONTINUE))
 931                         return rc;
 932                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 933                                       size, &ctxt->exception);
 934                 if (unlikely(rc != X86EMUL_CONTINUE))
 935                         return rc;
 936                 fc->end += size;
 937         }
 938         *dest = fc->data[ctxt->_eip - fc->start];
 939         ctxt->_eip++;
 940         return X86EMUL_CONTINUE;
 941 }
 942
 943 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 944                          void *dest, unsigned size)
 945 {
 946         int rc;
 947
 948         /* x86 instructions are limited to 15 bytes. */
 949         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 950                 return X86EMUL_UNHANDLEABLE;
 951         while (size--) {
 952                 rc = do_insn_fetch_byte(ctxt, dest++);
 953                 if (rc != X86EMUL_CONTINUE)
 954                         return rc;
 955         }
 956         return X86EMUL_CONTINUE;
 957 }
 958
 959 /* Fetch next part of the instruction being emulated. */
 960 #define insn_fetch(_type, _ctxt)                                        \
 961 ({      unsigned long _x;                                               \
 962         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 963         if (rc != X86EMUL_CONTINUE)                                     \
 964                 goto done;                                              \
 965         (_type)_x;                                                      \
 966 })
 967
 968 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 969 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 970         if (rc != X86EMUL_CONTINUE)                                     \
 971                 goto done;                                              \
 972 })
 973
 974 /*
 975  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 976  * pointer into the block that addresses the relevant register.
 977  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 978  */
 979 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 980                              int highbyte_regs)
 981 {
 982         void *p;
 983
 984         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 985                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 986         else
 987                 p = reg_rmw(ctxt, modrm_reg);
 988         return p;
 989 }
 990
 991 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 992                            struct segmented_address addr,
 993                            u16 *size, unsigned long *address, int op_bytes)
 994 {
 995         int rc;
 996
 997         if (op_bytes == 2)
 998                 op_bytes = 3;
 999         *address = 0;
1000         rc = segmented_read_std(ctxt, addr, size, 2);
1001         if (rc != X86EMUL_CONTINUE)
1002                 return rc;
1003         addr.ea += 2;
1004         rc = segmented_read_std(ctxt, addr, address, op_bytes);
1005         return rc;
1006 }
1007
1008 FASTOP2(add);
1009 FASTOP2(or);
1010 FASTOP2(adc);
1011 FASTOP2(sbb);
1012 FASTOP2(and);
1013 FASTOP2(sub);
1014 FASTOP2(xor);
1015 FASTOP2(cmp);
1016 FASTOP2(test);
1017
1018 FASTOP3WCL(shld);
1019 FASTOP3WCL(shrd);
1020
1021 FASTOP2W(imul);
1022
1023 FASTOP1(not);
1024 FASTOP1(neg);
1025 FASTOP1(inc);
1026 FASTOP1(dec);
1027
1028 FASTOP2CL(rol);
1029 FASTOP2CL(ror);
1030 FASTOP2CL(rcl);
1031 FASTOP2CL(rcr);
1032 FASTOP2CL(shl);
1033 FASTOP2CL(shr);
1034 FASTOP2CL(sar);
1035
1036 FASTOP2W(bsf);
1037 FASTOP2W(bsr);
1038 FASTOP2W(bt);
1039 FASTOP2W(bts);
1040 FASTOP2W(btr);
1041 FASTOP2W(btc);
1042
1043 static u8 test_cc(unsigned int condition, unsigned long flags)
1044 {
1045         u8 rc;
1046         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1047
1048         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1049         asm("push %[flags]; popf; call *%[fastop]"
1050             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
1051         return rc;
1052 }
1053
1054 static void fetch_register_operand(struct operand *op)
1055 {
1056         switch (op->bytes) {
1057         case 1:
1058                 op->val = *(u8 *)op->addr.reg;
1059                 break;
1060         case 2:
1061                 op->val = *(u16 *)op->addr.reg;
1062                 break;
1063         case 4:
1064                 op->val = *(u32 *)op->addr.reg;
1065                 break;
1066         case 8:
1067                 op->val = *(u64 *)op->addr.reg;
1068                 break;
1069         }
1070 }
1071
1072 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1073 {
1074         ctxt->ops->get_fpu(ctxt);
1075         switch (reg) {
1076         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1077         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1078         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1079         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1080         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1081         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1082         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1083         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1084 #ifdef CONFIG_X86_64
1085         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1086         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1087         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1088         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1089         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1090         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1091         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1092         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1093 #endif
1094         default: BUG();
1095         }
1096         ctxt->ops->put_fpu(ctxt);
1097 }
1098
1099 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1100                           int reg)
1101 {
1102         ctxt->ops->get_fpu(ctxt);
1103         switch (reg) {
1104         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1105         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1106         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1107         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1108         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1109         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1110         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1111         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1112 #ifdef CONFIG_X86_64
1113         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1114         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1115         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1116         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1117         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1118         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1119         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1120         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1121 #endif
1122         default: BUG();
1123         }
1124         ctxt->ops->put_fpu(ctxt);
1125 }
1126
1127 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1128 {
1129         ctxt->ops->get_fpu(ctxt);
1130         switch (reg) {
1131         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1132         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1133         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1134         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1135         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1136         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1137         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1138         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1139         default: BUG();
1140         }
1141         ctxt->ops->put_fpu(ctxt);
1142 }
1143
1144 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1145 {
1146         ctxt->ops->get_fpu(ctxt);
1147         switch (reg) {
1148         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1149         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1150         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1151         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1152         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1153         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1154         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1155         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1156         default: BUG();
1157         }
1158         ctxt->ops->put_fpu(ctxt);
1159 }
1160
1161 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1162 {
1163         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1164                 return emulate_nm(ctxt);
1165
1166         ctxt->ops->get_fpu(ctxt);
1167         asm volatile("fninit");
1168         ctxt->ops->put_fpu(ctxt);
1169         return X86EMUL_CONTINUE;
1170 }
1171
1172 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1173 {
1174         u16 fcw;
1175
1176         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1177                 return emulate_nm(ctxt);
1178
1179         ctxt->ops->get_fpu(ctxt);
1180         asm volatile("fnstcw %0": "+m"(fcw));
1181         ctxt->ops->put_fpu(ctxt);
1182
1183         /* force 2 byte destination */
1184         ctxt->dst.bytes = 2;
1185         ctxt->dst.val = fcw;
1186
1187         return X86EMUL_CONTINUE;
1188 }
1189
1190 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1191 {
1192         u16 fsw;
1193
1194         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1195                 return emulate_nm(ctxt);
1196
1197         ctxt->ops->get_fpu(ctxt);
1198         asm volatile("fnstsw %0": "+m"(fsw));
1199         ctxt->ops->put_fpu(ctxt);
1200
1201         /* force 2 byte destination */
1202         ctxt->dst.bytes = 2;
1203         ctxt->dst.val = fsw;
1204
1205         return X86EMUL_CONTINUE;
1206 }
1207
1208 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1209                                     struct operand *op)
1210 {
1211         unsigned reg = ctxt->modrm_reg;
1212         int highbyte_regs = ctxt->rex_prefix == 0;
1213
1214         if (!(ctxt->d & ModRM))
1215                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1216
1217         if (ctxt->d & Sse) {
1218                 op->type = OP_XMM;
1219                 op->bytes = 16;
1220                 op->addr.xmm = reg;
1221                 read_sse_reg(ctxt, &op->vec_val, reg);
1222                 return;
1223         }
1224         if (ctxt->d & Mmx) {
1225                 reg &= 7;
1226                 op->type = OP_MM;
1227                 op->bytes = 8;
1228                 op->addr.mm = reg;
1229                 return;
1230         }
1231
1232         op->type = OP_REG;
1233         if (ctxt->d & ByteOp) {
1234                 op->addr.reg = decode_register(ctxt, reg, highbyte_regs);
1235                 op->bytes = 1;
1236         } else {
1237                 op->addr.reg = decode_register(ctxt, reg, 0);
1238                 op->bytes = ctxt->op_bytes;
1239         }
1240         fetch_register_operand(op);
1241         op->orig_val = op->val;
1242 }
1243
1244 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1245 {
1246         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1247                 ctxt->modrm_seg = VCPU_SREG_SS;
1248 }
1249
1250 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1251                         struct operand *op)
1252 {
1253         u8 sib;
1254         int index_reg = 0, base_reg = 0, scale;
1255         int rc = X86EMUL_CONTINUE;
1256         ulong modrm_ea = 0;
1257
1258         if (ctxt->rex_prefix) {
1259                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
1260                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
1261                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1262         }
1263
1264         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1265         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1266         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1267         ctxt->modrm_seg = VCPU_SREG_DS;
1268
1269         if (ctxt->modrm_mod == 3) {
1270                 int highbyte_regs = ctxt->rex_prefix == 0;
1271
1272                 op->type = OP_REG;
1273                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1274                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1275                                                highbyte_regs && (ctxt->d & ByteOp));
1276                 if (ctxt->d & Sse) {
1277                         op->type = OP_XMM;
1278                         op->bytes = 16;
1279                         op->addr.xmm = ctxt->modrm_rm;
1280                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1281                         return rc;
1282                 }
1283                 if (ctxt->d & Mmx) {
1284                         op->type = OP_MM;
1285                         op->bytes = 8;
1286                         op->addr.xmm = ctxt->modrm_rm & 7;
1287                         return rc;
1288                 }
1289                 fetch_register_operand(op);
1290                 return rc;
1291         }
1292
1293         op->type = OP_MEM;
1294
1295         if (ctxt->ad_bytes == 2) {
1296                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1297                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1298                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1299                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1300
1301                 /* 16-bit ModR/M decode. */
1302                 switch (ctxt->modrm_mod) {
1303                 case 0:
1304                         if (ctxt->modrm_rm == 6)
1305                                 modrm_ea += insn_fetch(u16, ctxt);
1306                         break;
1307                 case 1:
1308                         modrm_ea += insn_fetch(s8, ctxt);
1309                         break;
1310                 case 2:
1311                         modrm_ea += insn_fetch(u16, ctxt);
1312                         break;
1313                 }
1314                 switch (ctxt->modrm_rm) {
1315                 case 0:
1316                         modrm_ea += bx + si;
1317                         break;
1318                 case 1:
1319                         modrm_ea += bx + di;
1320                         break;
1321                 case 2:
1322                         modrm_ea += bp + si;
1323                         break;
1324                 case 3:
1325                         modrm_ea += bp + di;
1326                         break;
1327                 case 4:
1328                         modrm_ea += si;
1329                         break;
1330                 case 5:
1331                         modrm_ea += di;
1332                         break;
1333                 case 6:
1334                         if (ctxt->modrm_mod != 0)
1335                                 modrm_ea += bp;
1336                         break;
1337                 case 7:
1338                         modrm_ea += bx;
1339                         break;
1340                 }
1341                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1342                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1343                         ctxt->modrm_seg = VCPU_SREG_SS;
1344                 modrm_ea = (u16)modrm_ea;
1345         } else {
1346                 /* 32/64-bit ModR/M decode. */
1347                 if ((ctxt->modrm_rm & 7) == 4) {
1348                         sib = insn_fetch(u8, ctxt);
1349                         index_reg |= (sib >> 3) & 7;
1350                         base_reg |= sib & 7;
1351                         scale = sib >> 6;
1352
1353                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1354                                 modrm_ea += insn_fetch(s32, ctxt);
1355                         else {
1356                                 modrm_ea += reg_read(ctxt, base_reg);
1357                                 adjust_modrm_seg(ctxt, base_reg);
1358                         }
1359                         if (index_reg != 4)
1360                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1361                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1362                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1363                                 ctxt->rip_relative = 1;
1364                 } else {
1365                         base_reg = ctxt->modrm_rm;
1366                         modrm_ea += reg_read(ctxt, base_reg);
1367                         adjust_modrm_seg(ctxt, base_reg);
1368                 }
1369                 switch (ctxt->modrm_mod) {
1370                 case 0:
1371                         if (ctxt->modrm_rm == 5)
1372                                 modrm_ea += insn_fetch(s32, ctxt);
1373                         break;
1374                 case 1:
1375                         modrm_ea += insn_fetch(s8, ctxt);
1376                         break;
1377                 case 2:
1378                         modrm_ea += insn_fetch(s32, ctxt);
1379                         break;
1380                 }
1381         }
1382         op->addr.mem.ea = modrm_ea;
1383 done:
1384         return rc;
1385 }
1386
1387 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1388                       struct operand *op)
1389 {
1390         int rc = X86EMUL_CONTINUE;
1391
1392         op->type = OP_MEM;
1393         switch (ctxt->ad_bytes) {
1394         case 2:
1395                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1396                 break;
1397         case 4:
1398                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1399                 break;
1400         case 8:
1401                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1402                 break;
1403         }
1404 done:
1405         return rc;
1406 }
1407
1408 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1409 {
1410         long sv = 0, mask;
1411
1412         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1413                 mask = ~(ctxt->dst.bytes * 8 - 1);
1414
1415                 if (ctxt->src.bytes == 2)
1416                         sv = (s16)ctxt->src.val & (s16)mask;
1417                 else if (ctxt->src.bytes == 4)
1418                         sv = (s32)ctxt->src.val & (s32)mask;
1419
1420                 ctxt->dst.addr.mem.ea += (sv >> 3);
1421         }
1422
1423         /* only subword offset */
1424         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1425 }
1426
1427 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1428                          unsigned long addr, void *dest, unsigned size)
1429 {
1430         int rc;
1431         struct read_cache *mc = &ctxt->mem_read;
1432
1433         if (mc->pos < mc->end)
1434                 goto read_cached;
1435
1436         WARN_ON((mc->end + size) >= sizeof(mc->data));
1437
1438         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1439                                       &ctxt->exception);
1440         if (rc != X86EMUL_CONTINUE)
1441                 return rc;
1442
1443         mc->end += size;
1444
1445 read_cached:
1446         memcpy(dest, mc->data + mc->pos, size);
1447         mc->pos += size;
1448         return X86EMUL_CONTINUE;
1449 }
1450
1451 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1452                           struct segmented_address addr,
1453                           void *data,
1454                           unsigned size)
1455 {
1456         int rc;
1457         ulong linear;
1458
1459         rc = linearize(ctxt, addr, size, false, &linear);
1460         if (rc != X86EMUL_CONTINUE)
1461                 return rc;
1462         return read_emulated(ctxt, linear, data, size);
1463 }
1464
1465 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1466                            struct segmented_address addr,
1467                            const void *data,
1468                            unsigned size)
1469 {
1470         int rc;
1471         ulong linear;
1472
1473         rc = linearize(ctxt, addr, size, true, &linear);
1474         if (rc != X86EMUL_CONTINUE)
1475                 return rc;
1476         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1477                                          &ctxt->exception);
1478 }
1479
1480 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1481                              struct segmented_address addr,
1482                              const void *orig_data, const void *data,
1483                              unsigned size)
1484 {
1485         int rc;
1486         ulong linear;
1487
1488         rc = linearize(ctxt, addr, size, true, &linear);
1489         if (rc != X86EMUL_CONTINUE)
1490                 return rc;
1491         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1492                                            size, &ctxt->exception);
1493 }
1494
1495 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1496                            unsigned int size, unsigned short port,
1497                            void *dest)
1498 {
1499         struct read_cache *rc = &ctxt->io_read;
1500
1501         if (rc->pos == rc->end) { /* refill pio read ahead */
1502                 unsigned int in_page, n;
1503                 unsigned int count = ctxt->rep_prefix ?
1504                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1505                 in_page = (ctxt->eflags & EFLG_DF) ?
1506                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1507                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1508                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1509                         count);
1510                 if (n == 0)
1511                         n = 1;
1512                 rc->pos = rc->end = 0;
1513                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1514                         return 0;
1515                 rc->end = n * size;
1516         }
1517
1518         if (ctxt->rep_prefix && !(ctxt->eflags & EFLG_DF)) {
1519                 ctxt->dst.data = rc->data + rc->pos;
1520                 ctxt->dst.type = OP_MEM_STR;
1521                 ctxt->dst.count = (rc->end - rc->pos) / size;
1522                 rc->pos = rc->end;
1523         } else {
1524                 memcpy(dest, rc->data + rc->pos, size);
1525                 rc->pos += size;
1526         }
1527         return 1;
1528 }
1529
1530 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1531                                      u16 index, struct desc_struct *desc)
1532 {
1533         struct desc_ptr dt;
1534         ulong addr;
1535
1536         ctxt->ops->get_idt(ctxt, &dt);
1537
1538         if (dt.size < index * 8 + 7)
1539                 return emulate_gp(ctxt, index << 3 | 0x2);
1540
1541         addr = dt.address + index * 8;
1542         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1543                                    &ctxt->exception);
1544 }
1545
1546 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1547                                      u16 selector, struct desc_ptr *dt)
1548 {
1549         const struct x86_emulate_ops *ops = ctxt->ops;
1550
1551         if (selector & 1 << 2) {
1552                 struct desc_struct desc;
1553                 u16 sel;
1554
1555                 memset (dt, 0, sizeof *dt);
1556                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1557                         return;
1558
1559                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1560                 dt->address = get_desc_base(&desc);
1561         } else
1562                 ops->get_gdt(ctxt, dt);
1563 }
1564
1565 /* allowed just for 8 bytes segments */
1566 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1567                                    u16 selector, struct desc_struct *desc,
1568                                    ulong *desc_addr_p)
1569 {
1570         struct desc_ptr dt;
1571         u16 index = selector >> 3;
1572         ulong addr;
1573
1574         get_descriptor_table_ptr(ctxt, selector, &dt);
1575
1576         if (dt.size < index * 8 + 7)
1577                 return emulate_gp(ctxt, selector & 0xfffc);
1578
1579         *desc_addr_p = addr = dt.address + index * 8;
1580         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1581                                    &ctxt->exception);
1582 }
1583
1584 /* allowed just for 8 bytes segments */
1585 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1586                                     u16 selector, struct desc_struct *desc)
1587 {
1588         struct desc_ptr dt;
1589         u16 index = selector >> 3;
1590         ulong addr;
1591
1592         get_descriptor_table_ptr(ctxt, selector, &dt);
1593
1594         if (dt.size < index * 8 + 7)
1595                 return emulate_gp(ctxt, selector & 0xfffc);
1596
1597         addr = dt.address + index * 8;
1598         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1599                                     &ctxt->exception);
1600 }
1601
1602 /* Does not support long mode */
1603 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1604                                    u16 selector, int seg)
1605 {
1606         struct desc_struct seg_desc, old_desc;
1607         u8 dpl, rpl, cpl;
1608         unsigned err_vec = GP_VECTOR;
1609         u32 err_code = 0;
1610         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1611         ulong desc_addr;
1612         int ret;
1613         u16 dummy;
1614
1615         memset(&seg_desc, 0, sizeof seg_desc);
1616
1617         if (ctxt->mode == X86EMUL_MODE_REAL) {
1618                 /* set real mode segment descriptor (keep limit etc. for
1619                  * unreal mode) */
1620                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1621                 set_desc_base(&seg_desc, selector << 4);
1622                 goto load;
1623         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1624                 /* VM86 needs a clean new segment descriptor */
1625                 set_desc_base(&seg_desc, selector << 4);
1626                 set_desc_limit(&seg_desc, 0xffff);
1627                 seg_desc.type = 3;
1628                 seg_desc.p = 1;
1629                 seg_desc.s = 1;
1630                 seg_desc.dpl = 3;
1631                 goto load;
1632         }
1633
1634         rpl = selector & 3;
1635         cpl = ctxt->ops->cpl(ctxt);
1636
1637         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1638         if ((seg == VCPU_SREG_CS
1639              || (seg == VCPU_SREG_SS
1640                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1641              || seg == VCPU_SREG_TR)
1642             && null_selector)
1643                 goto exception;
1644
1645         /* TR should be in GDT only */
1646         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1647                 goto exception;
1648
1649         if (null_selector) /* for NULL selector skip all following checks */
1650                 goto load;
1651
1652         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1653         if (ret != X86EMUL_CONTINUE)
1654                 return ret;
1655
1656         err_code = selector & 0xfffc;
1657         err_vec = GP_VECTOR;
1658
1659         /* can't load system descriptor into segment selector */
1660         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1661                 goto exception;
1662
1663         if (!seg_desc.p) {
1664                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1665                 goto exception;
1666         }
1667
1668         dpl = seg_desc.dpl;
1669
1670         switch (seg) {
1671         case VCPU_SREG_SS:
1672                 /*
1673                  * segment is not a writable data segment or segment
1674                  * selector's RPL != CPL or segment selector's RPL != CPL
1675                  */
1676                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1677                         goto exception;
1678                 break;
1679         case VCPU_SREG_CS:
1680                 if (!(seg_desc.type & 8))
1681                         goto exception;
1682
1683                 if (seg_desc.type & 4) {
1684                         /* conforming */
1685                         if (dpl > cpl)
1686                                 goto exception;
1687                 } else {
1688                         /* nonconforming */
1689                         if (rpl > cpl || dpl != cpl)
1690                                 goto exception;
1691                 }
1692                 /* CS(RPL) <- CPL */
1693                 selector = (selector & 0xfffc) | cpl;
1694                 break;
1695         case VCPU_SREG_TR:
1696                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1697                         goto exception;
1698                 old_desc = seg_desc;
1699                 seg_desc.type |= 2; /* busy */
1700                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1701                                                   sizeof(seg_desc), &ctxt->exception);
1702                 if (ret != X86EMUL_CONTINUE)
1703                         return ret;
1704                 break;
1705         case VCPU_SREG_LDTR:
1706                 if (seg_desc.s || seg_desc.type != 2)
1707                         goto exception;
1708                 break;
1709         default: /*  DS, ES, FS, or GS */
1710                 /*
1711                  * segment is not a data or readable code segment or
1712                  * ((segment is a data or nonconforming code segment)
1713                  * and (both RPL and CPL > DPL))
1714                  */
1715                 if ((seg_desc.type & 0xa) == 0x8 ||
1716                     (((seg_desc.type & 0xc) != 0xc) &&
1717                      (rpl > dpl && cpl > dpl)))
1718                         goto exception;
1719                 break;
1720         }
1721
1722         if (seg_desc.s) {
1723                 /* mark segment as accessed */
1724                 seg_desc.type |= 1;
1725                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1726                 if (ret != X86EMUL_CONTINUE)
1727                         return ret;
1728         }
1729 load:
1730         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1731         return X86EMUL_CONTINUE;
1732 exception:
1733         emulate_exception(ctxt, err_vec, err_code, true);
1734         return X86EMUL_PROPAGATE_FAULT;
1735 }
1736
1737 static void write_register_operand(struct operand *op)
1738 {
1739         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1740         switch (op->bytes) {
1741         case 1:
1742                 *(u8 *)op->addr.reg = (u8)op->val;
1743                 break;
1744         case 2:
1745                 *(u16 *)op->addr.reg = (u16)op->val;
1746                 break;
1747         case 4:
1748                 *op->addr.reg = (u32)op->val;
1749                 break;  /* 64b: zero-extend */
1750         case 8:
1751                 *op->addr.reg = op->val;
1752                 break;
1753         }
1754 }
1755
1756 static int writeback(struct x86_emulate_ctxt *ctxt)
1757 {
1758         int rc;
1759
1760         if (ctxt->d & NoWrite)
1761                 return X86EMUL_CONTINUE;
1762
1763         switch (ctxt->dst.type) {
1764         case OP_REG:
1765                 write_register_operand(&ctxt->dst);
1766                 break;
1767         case OP_MEM:
1768                 if (ctxt->lock_prefix)
1769                         rc = segmented_cmpxchg(ctxt,
1770                                                ctxt->dst.addr.mem,
1771                                                &ctxt->dst.orig_val,
1772                                                &ctxt->dst.val,
1773                                                ctxt->dst.bytes);
1774                 else
1775                         rc = segmented_write(ctxt,
1776                                              ctxt->dst.addr.mem,
1777                                              &ctxt->dst.val,
1778                                              ctxt->dst.bytes);
1779                 if (rc != X86EMUL_CONTINUE)
1780                         return rc;
1781                 break;
1782         case OP_MEM_STR:
1783                 rc = segmented_write(ctxt,
1784                                 ctxt->dst.addr.mem,
1785                                 ctxt->dst.data,
1786                                 ctxt->dst.bytes * ctxt->dst.count);
1787                 if (rc != X86EMUL_CONTINUE)
1788                         return rc;
1789                 break;
1790         case OP_XMM:
1791                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1792                 break;
1793         case OP_MM:
1794                 write_mmx_reg(ctxt, &ctxt->dst.mm_val, ctxt->dst.addr.mm);
1795                 break;
1796         case OP_NONE:
1797                 /* no writeback */
1798                 break;
1799         default:
1800                 break;
1801         }
1802         return X86EMUL_CONTINUE;
1803 }
1804
1805 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1806 {
1807         struct segmented_address addr;
1808
1809         rsp_increment(ctxt, -bytes);
1810         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1811         addr.seg = VCPU_SREG_SS;
1812
1813         return segmented_write(ctxt, addr, data, bytes);
1814 }
1815
1816 static int em_push(struct x86_emulate_ctxt *ctxt)
1817 {
1818         /* Disable writeback. */
1819         ctxt->dst.type = OP_NONE;
1820         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1821 }
1822
1823 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1824                        void *dest, int len)
1825 {
1826         int rc;
1827         struct segmented_address addr;
1828
1829         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1830         addr.seg = VCPU_SREG_SS;
1831         rc = segmented_read(ctxt, addr, dest, len);
1832         if (rc != X86EMUL_CONTINUE)
1833                 return rc;
1834
1835         rsp_increment(ctxt, len);
1836         return rc;
1837 }
1838
1839 static int em_pop(struct x86_emulate_ctxt *ctxt)
1840 {
1841         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1842 }
1843
1844 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1845                         void *dest, int len)
1846 {
1847         int rc;
1848         unsigned long val, change_mask;
1849         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1850         int cpl = ctxt->ops->cpl(ctxt);
1851
1852         rc = emulate_pop(ctxt, &val, len);
1853         if (rc != X86EMUL_CONTINUE)
1854                 return rc;
1855
1856         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1857                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1858
1859         switch(ctxt->mode) {
1860         case X86EMUL_MODE_PROT64:
1861         case X86EMUL_MODE_PROT32:
1862         case X86EMUL_MODE_PROT16:
1863                 if (cpl == 0)
1864                         change_mask |= EFLG_IOPL;
1865                 if (cpl <= iopl)
1866                         change_mask |= EFLG_IF;
1867                 break;
1868         case X86EMUL_MODE_VM86:
1869                 if (iopl < 3)
1870                         return emulate_gp(ctxt, 0);
1871                 change_mask |= EFLG_IF;
1872                 break;
1873         default: /* real mode */
1874                 change_mask |= (EFLG_IOPL | EFLG_IF);
1875                 break;
1876         }
1877
1878         *(unsigned long *)dest =
1879                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1880
1881         return rc;
1882 }
1883
1884 static int em_popf(struct x86_emulate_ctxt *ctxt)
1885 {
1886         ctxt->dst.type = OP_REG;
1887         ctxt->dst.addr.reg = &ctxt->eflags;
1888         ctxt->dst.bytes = ctxt->op_bytes;
1889         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1890 }
1891
1892 static int em_enter(struct x86_emulate_ctxt *ctxt)
1893 {
1894         int rc;
1895         unsigned frame_size = ctxt->src.val;
1896         unsigned nesting_level = ctxt->src2.val & 31;
1897         ulong rbp;
1898
1899         if (nesting_level)
1900                 return X86EMUL_UNHANDLEABLE;
1901
1902         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1903         rc = push(ctxt, &rbp, stack_size(ctxt));
1904         if (rc != X86EMUL_CONTINUE)
1905                 return rc;
1906         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1907                       stack_mask(ctxt));
1908         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1909                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1910                       stack_mask(ctxt));
1911         return X86EMUL_CONTINUE;
1912 }
1913
1914 static int em_leave(struct x86_emulate_ctxt *ctxt)
1915 {
1916         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1917                       stack_mask(ctxt));
1918         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1919 }
1920
1921 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1922 {
1923         int seg = ctxt->src2.val;
1924
1925         ctxt->src.val = get_segment_selector(ctxt, seg);
1926
1927         return em_push(ctxt);
1928 }
1929
1930 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1931 {
1932         int seg = ctxt->src2.val;
1933         unsigned long selector;
1934         int rc;
1935
1936         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1937         if (rc != X86EMUL_CONTINUE)
1938                 return rc;
1939
1940         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1941         return rc;
1942 }
1943
1944 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1945 {
1946         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1947         int rc = X86EMUL_CONTINUE;
1948         int reg = VCPU_REGS_RAX;
1949
1950         while (reg <= VCPU_REGS_RDI) {
1951                 (reg == VCPU_REGS_RSP) ?
1952                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1953
1954                 rc = em_push(ctxt);
1955                 if (rc != X86EMUL_CONTINUE)
1956                         return rc;
1957
1958                 ++reg;
1959         }
1960
1961         return rc;
1962 }
1963
1964 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1965 {
1966         ctxt->src.val =  (unsigned long)ctxt->eflags;
1967         return em_push(ctxt);
1968 }
1969
1970 static int em_popa(struct x86_emulate_ctxt *ctxt)
1971 {
1972         int rc = X86EMUL_CONTINUE;
1973         int reg = VCPU_REGS_RDI;
1974
1975         while (reg >= VCPU_REGS_RAX) {
1976                 if (reg == VCPU_REGS_RSP) {
1977                         rsp_increment(ctxt, ctxt->op_bytes);
1978                         --reg;
1979                 }
1980
1981                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1982                 if (rc != X86EMUL_CONTINUE)
1983                         break;
1984                 --reg;
1985         }
1986         return rc;
1987 }
1988
1989 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1990 {
1991         const struct x86_emulate_ops *ops = ctxt->ops;
1992         int rc;
1993         struct desc_ptr dt;
1994         gva_t cs_addr;
1995         gva_t eip_addr;
1996         u16 cs, eip;
1997
1998         /* TODO: Add limit checks */
1999         ctxt->src.val = ctxt->eflags;
2000         rc = em_push(ctxt);
2001         if (rc != X86EMUL_CONTINUE)
2002                 return rc;
2003
2004         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
2005
2006         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2007         rc = em_push(ctxt);
2008         if (rc != X86EMUL_CONTINUE)
2009                 return rc;
2010
2011         ctxt->src.val = ctxt->_eip;
2012         rc = em_push(ctxt);
2013         if (rc != X86EMUL_CONTINUE)
2014                 return rc;
2015
2016         ops->get_idt(ctxt, &dt);
2017
2018         eip_addr = dt.address + (irq << 2);
2019         cs_addr = dt.address + (irq << 2) + 2;
2020
2021         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
2022         if (rc != X86EMUL_CONTINUE)
2023                 return rc;
2024
2025         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
2026         if (rc != X86EMUL_CONTINUE)
2027                 return rc;
2028
2029         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2030         if (rc != X86EMUL_CONTINUE)
2031                 return rc;
2032
2033         ctxt->_eip = eip;
2034
2035         return rc;
2036 }
2037
2038 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2039 {
2040         int rc;
2041
2042         invalidate_registers(ctxt);
2043         rc = __emulate_int_real(ctxt, irq);
2044         if (rc == X86EMUL_CONTINUE)
2045                 writeback_registers(ctxt);
2046         return rc;
2047 }
2048
2049 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2050 {
2051         switch(ctxt->mode) {
2052         case X86EMUL_MODE_REAL:
2053                 return __emulate_int_real(ctxt, irq);
2054         case X86EMUL_MODE_VM86:
2055         case X86EMUL_MODE_PROT16:
2056         case X86EMUL_MODE_PROT32:
2057         case X86EMUL_MODE_PROT64:
2058         default:
2059                 /* Protected mode interrupts unimplemented yet */
2060                 return X86EMUL_UNHANDLEABLE;
2061         }
2062 }
2063
2064 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2065 {
2066         int rc = X86EMUL_CONTINUE;
2067         unsigned long temp_eip = 0;
2068         unsigned long temp_eflags = 0;
2069         unsigned long cs = 0;
2070         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
2071                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
2072                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
2073         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
2074
2075         /* TODO: Add stack limit check */
2076
2077         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2078
2079         if (rc != X86EMUL_CONTINUE)
2080                 return rc;
2081
2082         if (temp_eip & ~0xffff)
2083                 return emulate_gp(ctxt, 0);
2084
2085         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2086
2087         if (rc != X86EMUL_CONTINUE)
2088                 return rc;
2089
2090         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2091
2092         if (rc != X86EMUL_CONTINUE)
2093                 return rc;
2094
2095         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2096
2097         if (rc != X86EMUL_CONTINUE)
2098                 return rc;
2099
2100         ctxt->_eip = temp_eip;
2101
2102
2103         if (ctxt->op_bytes == 4)
2104                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2105         else if (ctxt->op_bytes == 2) {
2106                 ctxt->eflags &= ~0xffff;
2107                 ctxt->eflags |= temp_eflags;
2108         }
2109
2110         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2111         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2112
2113         return rc;
2114 }
2115
2116 static int em_iret(struct x86_emulate_ctxt *ctxt)
2117 {
2118         switch(ctxt->mode) {
2119         case X86EMUL_MODE_REAL:
2120                 return emulate_iret_real(ctxt);
2121         case X86EMUL_MODE_VM86:
2122         case X86EMUL_MODE_PROT16:
2123         case X86EMUL_MODE_PROT32:
2124         case X86EMUL_MODE_PROT64:
2125         default:
2126                 /* iret from protected mode unimplemented yet */
2127                 return X86EMUL_UNHANDLEABLE;
2128         }
2129 }
2130
2131 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2132 {
2133         int rc;
2134         unsigned short sel;
2135
2136         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2137
2138         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
2139         if (rc != X86EMUL_CONTINUE)
2140                 return rc;
2141
2142         ctxt->_eip = 0;
2143         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2144         return X86EMUL_CONTINUE;
2145 }
2146
2147 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
2148 {
2149         u8 ex = 0;
2150
2151         emulate_1op_rax_rdx(ctxt, "mul", ex);
2152         return X86EMUL_CONTINUE;
2153 }
2154
2155 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
2156 {
2157         u8 ex = 0;
2158
2159         emulate_1op_rax_rdx(ctxt, "imul", ex);
2160         return X86EMUL_CONTINUE;
2161 }
2162
2163 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
2164 {
2165         u8 de = 0;
2166
2167         emulate_1op_rax_rdx(ctxt, "div", de);
2168         if (de)
2169                 return emulate_de(ctxt);
2170         return X86EMUL_CONTINUE;
2171 }
2172
2173 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
2174 {
2175         u8 de = 0;
2176
2177         emulate_1op_rax_rdx(ctxt, "idiv", de);
2178         if (de)
2179                 return emulate_de(ctxt);
2180         return X86EMUL_CONTINUE;
2181 }
2182
2183 static int em_grp45(struct x86_emulate_ctxt *ctxt)
2184 {
2185         int rc = X86EMUL_CONTINUE;
2186
2187         switch (ctxt->modrm_reg) {
2188         case 2: /* call near abs */ {
2189                 long int old_eip;
2190                 old_eip = ctxt->_eip;
2191                 rc = assign_eip_near(ctxt, ctxt->src.val);
2192                 if (rc != X86EMUL_CONTINUE)
2193                         break;
2194                 ctxt->src.val = old_eip;
2195                 rc = em_push(ctxt);
2196                 break;
2197         }
2198         case 4: /* jmp abs */
2199                 rc = assign_eip_near(ctxt, ctxt->src.val);
2200                 break;
2201         case 5: /* jmp far */
2202                 rc = em_jmp_far(ctxt);
2203                 break;
2204         case 6: /* push */
2205                 rc = em_push(ctxt);
2206                 break;
2207         }
2208         return rc;
2209 }
2210
2211 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2212 {
2213         u64 old = ctxt->dst.orig_val64;
2214
2215         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2216             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2217                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2218                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2219                 ctxt->eflags &= ~EFLG_ZF;
2220         } else {
2221                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2222                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2223
2224                 ctxt->eflags |= EFLG_ZF;
2225         }
2226         return X86EMUL_CONTINUE;
2227 }
2228
2229 static int em_ret(struct x86_emulate_ctxt *ctxt)
2230 {
2231         int rc;
2232         unsigned long eip;
2233
2234         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2235         if (rc != X86EMUL_CONTINUE)
2236                 return rc;
2237
2238         return assign_eip_near(ctxt, eip);
2239 }
2240
2241 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2242 {
2243         int rc;
2244         unsigned long cs;
2245         int cpl = ctxt->ops->cpl(ctxt);
2246
2247         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2248         if (rc != X86EMUL_CONTINUE)
2249                 return rc;
2250         if (ctxt->op_bytes == 4)
2251                 ctxt->_eip = (u32)ctxt->_eip;
2252         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2253         if (rc != X86EMUL_CONTINUE)
2254                 return rc;
2255         /* Outer-privilege level return is not implemented */
2256         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2257                 return X86EMUL_UNHANDLEABLE;
2258         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2259         return rc;
2260 }
2261
2262 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2263 {
2264         /* Save real source value, then compare EAX against destination. */
2265         ctxt->src.orig_val = ctxt->src.val;
2266         ctxt->src.val = reg_read(ctxt, VCPU_REGS_RAX);
2267         fastop(ctxt, em_cmp);
2268
2269         if (ctxt->eflags & EFLG_ZF) {
2270                 /* Success: write back to memory. */
2271                 ctxt->dst.val = ctxt->src.orig_val;
2272         } else {
2273                 /* Failure: write the value we saw to EAX. */
2274                 ctxt->dst.type = OP_REG;
2275                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2276         }
2277         return X86EMUL_CONTINUE;
2278 }
2279
2280 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2281 {
2282         int seg = ctxt->src2.val;
2283         unsigned short sel;
2284         int rc;
2285
2286         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2287
2288         rc = load_segment_descriptor(ctxt, sel, seg);
2289         if (rc != X86EMUL_CONTINUE)
2290                 return rc;
2291
2292         ctxt->dst.val = ctxt->src.val;
2293         return rc;
2294 }
2295
2296 static void
2297 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2298                         struct desc_struct *cs, struct desc_struct *ss)
2299 {
2300         cs->l = 0;              /* will be adjusted later */
2301         set_desc_base(cs, 0);   /* flat segment */
2302         cs->g = 1;              /* 4kb granularity */
2303         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2304         cs->type = 0x0b;        /* Read, Execute, Accessed */
2305         cs->s = 1;
2306         cs->dpl = 0;            /* will be adjusted later */
2307         cs->p = 1;
2308         cs->d = 1;
2309         cs->avl = 0;
2310
2311         set_desc_base(ss, 0);   /* flat segment */
2312         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2313         ss->g = 1;              /* 4kb granularity */
2314         ss->s = 1;
2315         ss->type = 0x03;        /* Read/Write, Accessed */
2316         ss->d = 1;              /* 32bit stack segment */
2317         ss->dpl = 0;
2318         ss->p = 1;
2319         ss->l = 0;
2320         ss->avl = 0;
2321 }
2322
2323 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2324 {
2325         u32 eax, ebx, ecx, edx;
2326
2327         eax = ecx = 0;
2328         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2329         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2330                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2331                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2332 }
2333
2334 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2335 {
2336         const struct x86_emulate_ops *ops = ctxt->ops;
2337         u32 eax, ebx, ecx, edx;
2338
2339         /*
2340          * syscall should always be enabled in longmode - so only become
2341          * vendor specific (cpuid) if other modes are active...
2342          */
2343         if (ctxt->mode == X86EMUL_MODE_PROT64)
2344                 return true;
2345
2346         eax = 0x00000000;
2347         ecx = 0x00000000;
2348         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2349         /*
2350          * Intel ("GenuineIntel")
2351          * remark: Intel CPUs only support "syscall" in 64bit
2352          * longmode. Also an 64bit guest with a
2353          * 32bit compat-app running will #UD !! While this
2354          * behaviour can be fixed (by emulating) into AMD
2355          * response - CPUs of AMD can't behave like Intel.
2356          */
2357         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2358             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2359             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2360                 return false;
2361
2362         /* AMD ("AuthenticAMD") */
2363         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2364             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2365             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2366                 return true;
2367
2368         /* AMD ("AMDisbetter!") */
2369         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2370             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2371             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2372                 return true;
2373
2374         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2375         return false;
2376 }
2377
2378 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2379 {
2380         const struct x86_emulate_ops *ops = ctxt->ops;
2381         struct desc_struct cs, ss;
2382         u64 msr_data;
2383         u16 cs_sel, ss_sel;
2384         u64 efer = 0;
2385
2386         /* syscall is not available in real mode */
2387         if (ctxt->mode == X86EMUL_MODE_REAL ||
2388             ctxt->mode == X86EMUL_MODE_VM86)
2389                 return emulate_ud(ctxt);
2390
2391         if (!(em_syscall_is_enabled(ctxt)))
2392                 return emulate_ud(ctxt);
2393
2394         ops->get_msr(ctxt, MSR_EFER, &efer);
2395         setup_syscalls_segments(ctxt, &cs, &ss);
2396
2397         if (!(efer & EFER_SCE))
2398                 return emulate_ud(ctxt);
2399
2400         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2401         msr_data >>= 32;
2402         cs_sel = (u16)(msr_data & 0xfffc);
2403         ss_sel = (u16)(msr_data + 8);
2404
2405         if (efer & EFER_LMA) {
2406                 cs.d = 0;
2407                 cs.l = 1;
2408         }
2409         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2410         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2411
2412         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2413         if (efer & EFER_LMA) {
2414 #ifdef CONFIG_X86_64
2415                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2416
2417                 ops->get_msr(ctxt,
2418                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2419                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2420                 ctxt->_eip = msr_data;
2421
2422                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2423                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2424 #endif
2425         } else {
2426                 /* legacy mode */
2427                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2428                 ctxt->_eip = (u32)msr_data;
2429
2430                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2431         }
2432
2433         return X86EMUL_CONTINUE;
2434 }
2435
2436 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2437 {
2438         const struct x86_emulate_ops *ops = ctxt->ops;
2439         struct desc_struct cs, ss;
2440         u64 msr_data;
2441         u16 cs_sel, ss_sel;
2442         u64 efer = 0;
2443
2444         ops->get_msr(ctxt, MSR_EFER, &efer);
2445         /* inject #GP if in real mode */
2446         if (ctxt->mode == X86EMUL_MODE_REAL)
2447                 return emulate_gp(ctxt, 0);
2448
2449         /*
2450          * Not recognized on AMD in compat mode (but is recognized in legacy
2451          * mode).
2452          */
2453         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2454             && !vendor_intel(ctxt))
2455                 return emulate_ud(ctxt);
2456
2457         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2458         * Therefore, we inject an #UD.
2459         */
2460         if (ctxt->mode == X86EMUL_MODE_PROT64)
2461                 return emulate_ud(ctxt);
2462
2463         setup_syscalls_segments(ctxt, &cs, &ss);
2464
2465         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2466         switch (ctxt->mode) {
2467         case X86EMUL_MODE_PROT32:
2468                 if ((msr_data & 0xfffc) == 0x0)
2469                         return emulate_gp(ctxt, 0);
2470                 break;
2471         case X86EMUL_MODE_PROT64:
2472                 if (msr_data == 0x0)
2473                         return emulate_gp(ctxt, 0);
2474                 break;
2475         default:
2476                 break;
2477         }
2478
2479         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2480         cs_sel = (u16)msr_data;
2481         cs_sel &= ~SELECTOR_RPL_MASK;
2482         ss_sel = cs_sel + 8;
2483         ss_sel &= ~SELECTOR_RPL_MASK;
2484         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2485                 cs.d = 0;
2486                 cs.l = 1;
2487         }
2488
2489         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2490         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2491
2492         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2493         ctxt->_eip = msr_data;
2494
2495         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2496         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2497
2498         return X86EMUL_CONTINUE;
2499 }
2500
2501 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2502 {
2503         const struct x86_emulate_ops *ops = ctxt->ops;
2504         struct desc_struct cs, ss;
2505         u64 msr_data, rcx, rdx;
2506         int usermode;
2507         u16 cs_sel = 0, ss_sel = 0;
2508
2509         /* inject #GP if in real mode or Virtual 8086 mode */
2510         if (ctxt->mode == X86EMUL_MODE_REAL ||
2511             ctxt->mode == X86EMUL_MODE_VM86)
2512                 return emulate_gp(ctxt, 0);
2513
2514         setup_syscalls_segments(ctxt, &cs, &ss);
2515
2516         if ((ctxt->rex_prefix & 0x8) != 0x0)
2517                 usermode = X86EMUL_MODE_PROT64;
2518         else
2519                 usermode = X86EMUL_MODE_PROT32;
2520
2521         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2522         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2523
2524         cs.dpl = 3;
2525         ss.dpl = 3;
2526         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2527         switch (usermode) {
2528         case X86EMUL_MODE_PROT32:
2529                 cs_sel = (u16)(msr_data + 16);
2530                 if ((msr_data & 0xfffc) == 0x0)
2531                         return emulate_gp(ctxt, 0);
2532                 ss_sel = (u16)(msr_data + 24);
2533                 break;
2534         case X86EMUL_MODE_PROT64:
2535                 cs_sel = (u16)(msr_data + 32);
2536                 if (msr_data == 0x0)
2537                         return emulate_gp(ctxt, 0);
2538                 ss_sel = cs_sel + 8;
2539                 cs.d = 0;
2540                 cs.l = 1;
2541                 if (is_noncanonical_address(rcx) ||
2542                     is_noncanonical_address(rdx))
2543                         return emulate_gp(ctxt, 0);
2544                 break;
2545         }
2546         cs_sel |= SELECTOR_RPL_MASK;
2547         ss_sel |= SELECTOR_RPL_MASK;
2548
2549         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2550         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2551
2552         ctxt->_eip = rdx;
2553         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2554
2555         return X86EMUL_CONTINUE;
2556 }
2557
2558 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2559 {
2560         int iopl;
2561         if (ctxt->mode == X86EMUL_MODE_REAL)
2562                 return false;
2563         if (ctxt->mode == X86EMUL_MODE_VM86)
2564                 return true;
2565         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2566         return ctxt->ops->cpl(ctxt) > iopl;
2567 }
2568
2569 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2570                                             u16 port, u16 len)
2571 {
2572         const struct x86_emulate_ops *ops = ctxt->ops;
2573         struct desc_struct tr_seg;
2574         u32 base3;
2575         int r;
2576         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2577         unsigned mask = (1 << len) - 1;
2578         unsigned long base;
2579
2580         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2581         if (!tr_seg.p)
2582                 return false;
2583         if (desc_limit_scaled(&tr_seg) < 103)
2584                 return false;
2585         base = get_desc_base(&tr_seg);
2586 #ifdef CONFIG_X86_64
2587         base |= ((u64)base3) << 32;
2588 #endif
2589         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2590         if (r != X86EMUL_CONTINUE)
2591                 return false;
2592         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2593                 return false;
2594         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2595         if (r != X86EMUL_CONTINUE)
2596                 return false;
2597         if ((perm >> bit_idx) & mask)
2598                 return false;
2599         return true;
2600 }
2601
2602 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2603                                  u16 port, u16 len)
2604 {
2605         if (ctxt->perm_ok)
2606                 return true;
2607
2608         if (emulator_bad_iopl(ctxt))
2609                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2610                         return false;
2611
2612         ctxt->perm_ok = true;
2613
2614         return true;
2615 }
2616
2617 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2618                                 struct tss_segment_16 *tss)
2619 {
2620         tss->ip = ctxt->_eip;
2621         tss->flag = ctxt->eflags;
2622         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2623         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2624         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2625         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2626         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2627         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2628         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2629         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2630
2631         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2632         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2633         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2634         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2635         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2636 }
2637
2638 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2639                                  struct tss_segment_16 *tss)
2640 {
2641         int ret;
2642
2643         ctxt->_eip = tss->ip;
2644         ctxt->eflags = tss->flag | 2;
2645         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2646         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2647         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2648         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2649         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2650         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2651         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2652         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2653
2654         /*
2655          * SDM says that segment selectors are loaded before segment
2656          * descriptors
2657          */
2658         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2659         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2660         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2661         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2662         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2663
2664         /*
2665          * Now load segment descriptors. If fault happens at this stage
2666          * it is handled in a context of new task
2667          */
2668         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2669         if (ret != X86EMUL_CONTINUE)
2670                 return ret;
2671         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2672         if (ret != X86EMUL_CONTINUE)
2673                 return ret;
2674         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2675         if (ret != X86EMUL_CONTINUE)
2676                 return ret;
2677         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2678         if (ret != X86EMUL_CONTINUE)
2679                 return ret;
2680         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2681         if (ret != X86EMUL_CONTINUE)
2682                 return ret;
2683
2684         return X86EMUL_CONTINUE;
2685 }
2686
2687 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2688                           u16 tss_selector, u16 old_tss_sel,
2689                           ulong old_tss_base, struct desc_struct *new_desc)
2690 {
2691         const struct x86_emulate_ops *ops = ctxt->ops;
2692         struct tss_segment_16 tss_seg;
2693         int ret;
2694         u32 new_tss_base = get_desc_base(new_desc);
2695
2696         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2697                             &ctxt->exception);
2698         if (ret != X86EMUL_CONTINUE)
2699                 /* FIXME: need to provide precise fault address */
2700                 return ret;
2701
2702         save_state_to_tss16(ctxt, &tss_seg);
2703
2704         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2705                              &ctxt->exception);
2706         if (ret != X86EMUL_CONTINUE)
2707                 /* FIXME: need to provide precise fault address */
2708                 return ret;
2709
2710         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2711                             &ctxt->exception);
2712         if (ret != X86EMUL_CONTINUE)
2713                 /* FIXME: need to provide precise fault address */
2714                 return ret;
2715
2716         if (old_tss_sel != 0xffff) {
2717                 tss_seg.prev_task_link = old_tss_sel;
2718
2719                 ret = ops->write_std(ctxt, new_tss_base,
2720                                      &tss_seg.prev_task_link,
2721                                      sizeof tss_seg.prev_task_link,
2722                                      &ctxt->exception);
2723                 if (ret != X86EMUL_CONTINUE)
2724                         /* FIXME: need to provide precise fault address */
2725                         return ret;
2726         }
2727
2728         return load_state_from_tss16(ctxt, &tss_seg);
2729 }
2730
2731 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2732                                 struct tss_segment_32 *tss)
2733 {
2734         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2735         tss->eip = ctxt->_eip;
2736         tss->eflags = ctxt->eflags;
2737         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2738         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2739         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2740         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2741         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2742         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2743         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2744         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2745
2746         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2747         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2748         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2749         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2750         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2751         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2752         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2753 }
2754
2755 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2756                                  struct tss_segment_32 *tss)
2757 {
2758         int ret;
2759
2760         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2761                 return emulate_gp(ctxt, 0);
2762         ctxt->_eip = tss->eip;
2763         ctxt->eflags = tss->eflags | 2;
2764
2765         /* General purpose registers */
2766         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2767         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2768         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2769         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2770         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2771         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2772         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2773         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2774
2775         /*
2776          * SDM says that segment selectors are loaded before segment
2777          * descriptors
2778          */
2779         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2780         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2781         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2782         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2783         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2784         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2785         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2786
2787         /*
2788          * If we're switching between Protected Mode and VM86, we need to make
2789          * sure to update the mode before loading the segment descriptors so
2790          * that the selectors are interpreted correctly.
2791          *
2792          * Need to get rflags to the vcpu struct immediately because it
2793          * influences the CPL which is checked at least when loading the segment
2794          * descriptors and when pushing an error code to the new kernel stack.
2795          *
2796          * TODO Introduce a separate ctxt->ops->set_cpl callback
2797          */
2798         if (ctxt->eflags & X86_EFLAGS_VM)
2799                 ctxt->mode = X86EMUL_MODE_VM86;
2800         else
2801                 ctxt->mode = X86EMUL_MODE_PROT32;
2802
2803         ctxt->ops->set_rflags(ctxt, ctxt->eflags);
2804
2805         /*
2806          * Now load segment descriptors. If fault happenes at this stage
2807          * it is handled in a context of new task
2808          */
2809         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2810         if (ret != X86EMUL_CONTINUE)
2811                 return ret;
2812         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2813         if (ret != X86EMUL_CONTINUE)
2814                 return ret;
2815         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2816         if (ret != X86EMUL_CONTINUE)
2817                 return ret;
2818         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2819         if (ret != X86EMUL_CONTINUE)
2820                 return ret;
2821         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2822         if (ret != X86EMUL_CONTINUE)
2823                 return ret;
2824         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2825         if (ret != X86EMUL_CONTINUE)
2826                 return ret;
2827         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2828         if (ret != X86EMUL_CONTINUE)
2829                 return ret;
2830
2831         return X86EMUL_CONTINUE;
2832 }
2833
2834 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2835                           u16 tss_selector, u16 old_tss_sel,
2836                           ulong old_tss_base, struct desc_struct *new_desc)
2837 {
2838         const struct x86_emulate_ops *ops = ctxt->ops;
2839         struct tss_segment_32 tss_seg;
2840         int ret;
2841         u32 new_tss_base = get_desc_base(new_desc);
2842
2843         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2844                             &ctxt->exception);
2845         if (ret != X86EMUL_CONTINUE)
2846                 /* FIXME: need to provide precise fault address */
2847                 return ret;
2848
2849         save_state_to_tss32(ctxt, &tss_seg);
2850
2851         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2852                              &ctxt->exception);
2853         if (ret != X86EMUL_CONTINUE)
2854                 /* FIXME: need to provide precise fault address */
2855                 return ret;
2856
2857         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2858                             &ctxt->exception);
2859         if (ret != X86EMUL_CONTINUE)
2860                 /* FIXME: need to provide precise fault address */
2861                 return ret;
2862
2863         if (old_tss_sel != 0xffff) {
2864                 tss_seg.prev_task_link = old_tss_sel;
2865
2866                 ret = ops->write_std(ctxt, new_tss_base,
2867                                      &tss_seg.prev_task_link,
2868                                      sizeof tss_seg.prev_task_link,
2869                                      &ctxt->exception);
2870                 if (ret != X86EMUL_CONTINUE)
2871                         /* FIXME: need to provide precise fault address */
2872                         return ret;
2873         }
2874
2875         return load_state_from_tss32(ctxt, &tss_seg);
2876 }
2877
2878 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2879                                    u16 tss_selector, int idt_index, int reason,
2880                                    bool has_error_code, u32 error_code)
2881 {
2882         const struct x86_emulate_ops *ops = ctxt->ops;
2883         struct desc_struct curr_tss_desc, next_tss_desc;
2884         int ret;
2885         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2886         ulong old_tss_base =
2887                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2888         u32 desc_limit;
2889         ulong desc_addr;
2890
2891         /* FIXME: old_tss_base == ~0 ? */
2892
2893         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2894         if (ret != X86EMUL_CONTINUE)
2895                 return ret;
2896         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2897         if (ret != X86EMUL_CONTINUE)
2898                 return ret;
2899
2900         /* FIXME: check that next_tss_desc is tss */
2901
2902         /*
2903          * Check privileges. The three cases are task switch caused by...
2904          *
2905          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2906          * 2. Exception/IRQ/iret: No check is performed
2907          * 3. jmp/call to TSS: Check against DPL of the TSS
2908          */
2909         if (reason == TASK_SWITCH_GATE) {
2910                 if (idt_index != -1) {
2911                         /* Software interrupts */
2912                         struct desc_struct task_gate_desc;
2913                         int dpl;
2914
2915                         ret = read_interrupt_descriptor(ctxt, idt_index,
2916                                                         &task_gate_desc);
2917                         if (ret != X86EMUL_CONTINUE)
2918                                 return ret;
2919
2920                         dpl = task_gate_desc.dpl;
2921                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2922                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2923                 }
2924         } else if (reason != TASK_SWITCH_IRET) {
2925                 int dpl = next_tss_desc.dpl;
2926                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2927                         return emulate_gp(ctxt, tss_selector);
2928         }
2929
2930
2931         desc_limit = desc_limit_scaled(&next_tss_desc);
2932         if (!next_tss_desc.p ||
2933             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2934              desc_limit < 0x2b)) {
2935                 emulate_ts(ctxt, tss_selector & 0xfffc);
2936                 return X86EMUL_PROPAGATE_FAULT;
2937         }
2938
2939         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2940                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2941                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2942         }
2943
2944         if (reason == TASK_SWITCH_IRET)
2945                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2946
2947         /* set back link to prev task only if NT bit is set in eflags
2948            note that old_tss_sel is not used after this point */
2949         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2950                 old_tss_sel = 0xffff;
2951
2952         if (next_tss_desc.type & 8)
2953                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2954                                      old_tss_base, &next_tss_desc);
2955         else
2956                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2957                                      old_tss_base, &next_tss_desc);
2958         if (ret != X86EMUL_CONTINUE)
2959                 return ret;
2960
2961         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2962                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2963
2964         if (reason != TASK_SWITCH_IRET) {
2965                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2966                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2967         }
2968
2969         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2970         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2971
2972         if (has_error_code) {
2973                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2974                 ctxt->lock_prefix = 0;
2975                 ctxt->src.val = (unsigned long) error_code;
2976                 ret = em_push(ctxt);
2977         }
2978
2979         return ret;
2980 }
2981
2982 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2983                          u16 tss_selector, int idt_index, int reason,
2984                          bool has_error_code, u32 error_code)
2985 {
2986         int rc;
2987
2988         invalidate_registers(ctxt);
2989         ctxt->_eip = ctxt->eip;
2990         ctxt->dst.type = OP_NONE;
2991
2992         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2993                                      has_error_code, error_code);
2994
2995         if (rc == X86EMUL_CONTINUE) {
2996                 ctxt->eip = ctxt->_eip;
2997                 writeback_registers(ctxt);
2998         }
2999
3000         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3001 }
3002
3003 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3004                 struct operand *op)
3005 {
3006         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
3007
3008         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
3009         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
3010 }
3011
3012 static int em_das(struct x86_emulate_ctxt *ctxt)
3013 {
3014         u8 al, old_al;
3015         bool af, cf, old_cf;
3016
3017         cf = ctxt->eflags & X86_EFLAGS_CF;
3018         al = ctxt->dst.val;
3019
3020         old_al = al;
3021         old_cf = cf;
3022         cf = false;
3023         af = ctxt->eflags & X86_EFLAGS_AF;
3024         if ((al & 0x0f) > 9 || af) {
3025                 al -= 6;
3026                 cf = old_cf | (al >= 250);
3027                 af = true;
3028         } else {
3029                 af = false;
3030         }
3031         if (old_al > 0x99 || old_cf) {
3032                 al -= 0x60;
3033                 cf = true;
3034         }
3035
3036         ctxt->dst.val = al;
3037         /* Set PF, ZF, SF */
3038         ctxt->src.type = OP_IMM;
3039         ctxt->src.val = 0;
3040         ctxt->src.bytes = 1;
3041         fastop(ctxt, em_or);
3042         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3043         if (cf)
3044                 ctxt->eflags |= X86_EFLAGS_CF;
3045         if (af)
3046                 ctxt->eflags |= X86_EFLAGS_AF;
3047         return X86EMUL_CONTINUE;
3048 }
3049
3050 static int em_aam(struct x86_emulate_ctxt *ctxt)
3051 {
3052         u8 al, ah;
3053
3054         if (ctxt->src.val == 0)
3055                 return emulate_de(ctxt);
3056
3057         al = ctxt->dst.val & 0xff;
3058         ah = al / ctxt->src.val;
3059         al %= ctxt->src.val;
3060
3061         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3062
3063         /* Set PF, ZF, SF */
3064         ctxt->src.type = OP_IMM;
3065         ctxt->src.val = 0;
3066         ctxt->src.bytes = 1;
3067         fastop(ctxt, em_or);
3068
3069         return X86EMUL_CONTINUE;
3070 }
3071
3072 static int em_aad(struct x86_emulate_ctxt *ctxt)
3073 {
3074         u8 al = ctxt->dst.val & 0xff;
3075         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3076
3077         al = (al + (ah * ctxt->src.val)) & 0xff;
3078
3079         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3080
3081         /* Set PF, ZF, SF */
3082         ctxt->src.type = OP_IMM;
3083         ctxt->src.val = 0;
3084         ctxt->src.bytes = 1;
3085         fastop(ctxt, em_or);
3086
3087         return X86EMUL_CONTINUE;
3088 }
3089
3090 static int em_call(struct x86_emulate_ctxt *ctxt)
3091 {
3092         int rc;
3093         long rel = ctxt->src.val;
3094
3095         ctxt->src.val = (unsigned long)ctxt->_eip;
3096         rc = jmp_rel(ctxt, rel);
3097         if (rc != X86EMUL_CONTINUE)
3098                 return rc;
3099         return em_push(ctxt);
3100 }
3101
3102 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3103 {
3104         u16 sel, old_cs;
3105         ulong old_eip;
3106         int rc;
3107
3108         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3109         old_eip = ctxt->_eip;
3110
3111         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3112         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
3113                 return X86EMUL_CONTINUE;
3114
3115         ctxt->_eip = 0;
3116         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
3117
3118         ctxt->src.val = old_cs;
3119         rc = em_push(ctxt);
3120         if (rc != X86EMUL_CONTINUE)
3121                 return rc;
3122
3123         ctxt->src.val = old_eip;
3124         return em_push(ctxt);
3125 }
3126
3127 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3128 {
3129         int rc;
3130         unsigned long eip;
3131
3132         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3133         if (rc != X86EMUL_CONTINUE)
3134                 return rc;
3135         rc = assign_eip_near(ctxt, eip);
3136         if (rc != X86EMUL_CONTINUE)
3137                 return rc;
3138         rsp_increment(ctxt, ctxt->src.val);
3139         return X86EMUL_CONTINUE;
3140 }
3141
3142 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3143 {
3144         /* Write back the register source. */
3145         ctxt->src.val = ctxt->dst.val;
3146         write_register_operand(&ctxt->src);
3147
3148         /* Write back the memory destination with implicit LOCK prefix. */
3149         ctxt->dst.val = ctxt->src.orig_val;
3150         ctxt->lock_prefix = 1;
3151         return X86EMUL_CONTINUE;
3152 }
3153
3154 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3155 {
3156         ctxt->dst.val = ctxt->src2.val;
3157         return fastop(ctxt, em_imul);
3158 }
3159
3160 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3161 {
3162         ctxt->dst.type = OP_REG;
3163         ctxt->dst.bytes = ctxt->src.bytes;
3164         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3165         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3166
3167         return X86EMUL_CONTINUE;
3168 }
3169
3170 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3171 {
3172         u64 tsc = 0;
3173
3174         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3175         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3176         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3177         return X86EMUL_CONTINUE;
3178 }
3179
3180 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3181 {
3182         u64 pmc;
3183
3184         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3185                 return emulate_gp(ctxt, 0);
3186         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3187         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3188         return X86EMUL_CONTINUE;
3189 }
3190
3191 static int em_mov(struct x86_emulate_ctxt *ctxt)
3192 {
3193         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
3194         return X86EMUL_CONTINUE;
3195 }
3196
3197 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3198 {
3199         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3200                 return emulate_gp(ctxt, 0);
3201
3202         /* Disable writeback. */
3203         ctxt->dst.type = OP_NONE;
3204         return X86EMUL_CONTINUE;
3205 }
3206
3207 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3208 {
3209         unsigned long val;
3210
3211         if (ctxt->mode == X86EMUL_MODE_PROT64)
3212                 val = ctxt->src.val & ~0ULL;
3213         else
3214                 val = ctxt->src.val & ~0U;
3215
3216         /* #UD condition is already handled. */
3217         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3218                 return emulate_gp(ctxt, 0);
3219
3220         /* Disable writeback. */
3221         ctxt->dst.type = OP_NONE;
3222         return X86EMUL_CONTINUE;
3223 }
3224
3225 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3226 {
3227         u64 msr_data;
3228
3229         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3230                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3231         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3232                 return emulate_gp(ctxt, 0);
3233
3234         return X86EMUL_CONTINUE;
3235 }
3236
3237 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3238 {
3239         u64 msr_data;
3240
3241         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3242                 return emulate_gp(ctxt, 0);
3243
3244         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3245         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3246         return X86EMUL_CONTINUE;
3247 }
3248
3249 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3250 {
3251         if (ctxt->modrm_reg > VCPU_SREG_GS)
3252                 return emulate_ud(ctxt);
3253
3254         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3255         return X86EMUL_CONTINUE;
3256 }
3257
3258 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3259 {
3260         u16 sel = ctxt->src.val;
3261
3262         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3263                 return emulate_ud(ctxt);
3264
3265         if (ctxt->modrm_reg == VCPU_SREG_SS)
3266                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3267
3268         /* Disable writeback. */
3269         ctxt->dst.type = OP_NONE;
3270         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3271 }
3272
3273 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3274 {
3275         u16 sel = ctxt->src.val;
3276
3277         /* Disable writeback. */
3278         ctxt->dst.type = OP_NONE;
3279         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3280 }
3281
3282 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3283 {
3284         u16 sel = ctxt->src.val;
3285
3286         /* Disable writeback. */
3287         ctxt->dst.type = OP_NONE;
3288         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3289 }
3290
3291 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3292 {
3293         int rc;
3294         ulong linear;
3295
3296         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3297         if (rc == X86EMUL_CONTINUE)
3298                 ctxt->ops->invlpg(ctxt, linear);
3299         /* Disable writeback. */
3300         ctxt->dst.type = OP_NONE;
3301         return X86EMUL_CONTINUE;
3302 }
3303
3304 static int em_clts(struct x86_emulate_ctxt *ctxt)
3305 {
3306         ulong cr0;
3307
3308         cr0 = ctxt->ops->get_cr(ctxt, 0);
3309         cr0 &= ~X86_CR0_TS;
3310         ctxt->ops->set_cr(ctxt, 0, cr0);
3311         return X86EMUL_CONTINUE;
3312 }
3313
3314 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3315 {
3316         int rc;
3317
3318         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3319                 return X86EMUL_UNHANDLEABLE;
3320
3321         rc = ctxt->ops->fix_hypercall(ctxt);
3322         if (rc != X86EMUL_CONTINUE)
3323                 return rc;
3324
3325         /* Let the processor re-execute the fixed hypercall */
3326         ctxt->_eip = ctxt->eip;
3327         /* Disable writeback. */
3328         ctxt->dst.type = OP_NONE;
3329         return X86EMUL_CONTINUE;
3330 }
3331
3332 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3333                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3334                                               struct desc_ptr *ptr))
3335 {
3336         struct desc_ptr desc_ptr;
3337
3338         if (ctxt->mode == X86EMUL_MODE_PROT64)
3339                 ctxt->op_bytes = 8;
3340         get(ctxt, &desc_ptr);
3341         if (ctxt->op_bytes == 2) {
3342                 ctxt->op_bytes = 4;
3343                 desc_ptr.address &= 0x00ffffff;
3344         }
3345         /* Disable writeback. */
3346         ctxt->dst.type = OP_NONE;
3347         return segmented_write(ctxt, ctxt->dst.addr.mem,
3348                                &desc_ptr, 2 + ctxt->op_bytes);
3349 }
3350
3351 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3352 {
3353         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3354 }
3355
3356 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3357 {
3358         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3359 }
3360
3361 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3362 {
3363         struct desc_ptr desc_ptr;
3364         int rc;
3365
3366         if (ctxt->mode == X86EMUL_MODE_PROT64)
3367                 ctxt->op_bytes = 8;
3368         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3369                              &desc_ptr.size, &desc_ptr.address,
3370                              ctxt->op_bytes);
3371         if (rc != X86EMUL_CONTINUE)
3372                 return rc;
3373         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3374         /* Disable writeback. */
3375         ctxt->dst.type = OP_NONE;
3376         return X86EMUL_CONTINUE;
3377 }
3378
3379 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3380 {
3381         int rc;
3382
3383         rc = ctxt->ops->fix_hypercall(ctxt);
3384
3385         /* Disable writeback. */
3386         ctxt->dst.type = OP_NONE;
3387         return rc;
3388 }
3389
3390 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3391 {
3392         struct desc_ptr desc_ptr;
3393         int rc;
3394
3395         if (ctxt->mode == X86EMUL_MODE_PROT64)
3396                 ctxt->op_bytes = 8;
3397         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3398                              &desc_ptr.size, &desc_ptr.address,
3399                              ctxt->op_bytes);
3400         if (rc != X86EMUL_CONTINUE)
3401                 return rc;
3402         ctxt->ops->set_idt(ctxt, &desc_ptr);
3403         /* Disable writeback. */
3404         ctxt->dst.type = OP_NONE;
3405         return X86EMUL_CONTINUE;
3406 }
3407
3408 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3409 {
3410         ctxt->dst.bytes = 2;
3411         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3412         return X86EMUL_CONTINUE;
3413 }
3414
3415 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3416 {
3417         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3418                           | (ctxt->src.val & 0x0f));
3419         ctxt->dst.type = OP_NONE;
3420         return X86EMUL_CONTINUE;
3421 }
3422
3423 static int em_loop(struct x86_emulate_ctxt *ctxt)
3424 {
3425         int rc = X86EMUL_CONTINUE;
3426
3427         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3428         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3429             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3430                 rc = jmp_rel(ctxt, ctxt->src.val);
3431
3432         return rc;
3433 }
3434
3435 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3436 {
3437         int rc = X86EMUL_CONTINUE;
3438
3439         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3440                 rc = jmp_rel(ctxt, ctxt->src.val);
3441
3442         return rc;
3443 }
3444
3445 static int em_in(struct x86_emulate_ctxt *ctxt)
3446 {
3447         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3448                              &ctxt->dst.val))
3449                 return X86EMUL_IO_NEEDED;
3450
3451         return X86EMUL_CONTINUE;
3452 }
3453
3454 static int em_out(struct x86_emulate_ctxt *ctxt)
3455 {
3456         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3457                                     &ctxt->src.val, 1);
3458         /* Disable writeback. */
3459         ctxt->dst.type = OP_NONE;
3460         return X86EMUL_CONTINUE;
3461 }
3462
3463 static int em_cli(struct x86_emulate_ctxt *ctxt)
3464 {
3465         if (emulator_bad_iopl(ctxt))
3466                 return emulate_gp(ctxt, 0);
3467
3468         ctxt->eflags &= ~X86_EFLAGS_IF;
3469         return X86EMUL_CONTINUE;
3470 }
3471
3472 static int em_sti(struct x86_emulate_ctxt *ctxt)
3473 {
3474         if (emulator_bad_iopl(ctxt))
3475                 return emulate_gp(ctxt, 0);
3476
3477         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3478         ctxt->eflags |= X86_EFLAGS_IF;
3479         return X86EMUL_CONTINUE;
3480 }
3481
3482 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3483 {
3484         u32 eax, ebx, ecx, edx;
3485
3486         eax = reg_read(ctxt, VCPU_REGS_RAX);
3487         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3488         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3489         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3490         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3491         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3492         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3493         return X86EMUL_CONTINUE;
3494 }
3495
3496 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3497 {
3498         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3499         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3500         return X86EMUL_CONTINUE;
3501 }
3502
3503 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3504 {
3505         switch (ctxt->op_bytes) {
3506 #ifdef CONFIG_X86_64
3507         case 8:
3508                 asm("bswap %0" : "+r"(ctxt->dst.val));
3509                 break;
3510 #endif
3511         default:
3512                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3513                 break;
3514         }
3515         return X86EMUL_CONTINUE;
3516 }
3517
3518 static bool valid_cr(int nr)
3519 {
3520         switch (nr) {
3521         case 0:
3522         case 2 ... 4:
3523         case 8:
3524                 return true;
3525         default:
3526                 return false;
3527         }
3528 }
3529
3530 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3531 {
3532         if (!valid_cr(ctxt->modrm_reg))
3533                 return emulate_ud(ctxt);
3534
3535         return X86EMUL_CONTINUE;
3536 }
3537
3538 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3539 {
3540         u64 new_val = ctxt->src.val64;
3541         int cr = ctxt->modrm_reg;
3542         u64 efer = 0;
3543
3544         static u64 cr_reserved_bits[] = {
3545                 0xffffffff00000000ULL,
3546                 0, 0, 0, /* CR3 checked later */
3547                 CR4_RESERVED_BITS,
3548                 0, 0, 0,
3549                 CR8_RESERVED_BITS,
3550         };
3551
3552         if (!valid_cr(cr))
3553                 return emulate_ud(ctxt);
3554
3555         if (new_val & cr_reserved_bits[cr])
3556                 return emulate_gp(ctxt, 0);
3557
3558         switch (cr) {
3559         case 0: {
3560                 u64 cr4;
3561                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3562                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3563                         return emulate_gp(ctxt, 0);
3564
3565                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3566                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3567
3568                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3569                     !(cr4 & X86_CR4_PAE))
3570                         return emulate_gp(ctxt, 0);
3571
3572                 break;
3573                 }
3574         case 3: {
3575                 u64 rsvd = 0;
3576
3577                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3578                 if (efer & EFER_LMA)
3579                         rsvd = CR3_L_MODE_RESERVED_BITS;
3580                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
3581                         rsvd = CR3_PAE_RESERVED_BITS;
3582                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
3583                         rsvd = CR3_NONPAE_RESERVED_BITS;
3584
3585                 if (new_val & rsvd)
3586                         return emulate_gp(ctxt, 0);
3587
3588                 break;
3589                 }
3590         case 4: {
3591                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3592
3593                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3594                         return emulate_gp(ctxt, 0);
3595
3596                 break;
3597                 }
3598         }
3599
3600         return X86EMUL_CONTINUE;
3601 }
3602
3603 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3604 {
3605         unsigned long dr7;
3606
3607         ctxt->ops->get_dr(ctxt, 7, &dr7);
3608
3609         /* Check if DR7.Global_Enable is set */
3610         return dr7 & (1 << 13);
3611 }
3612
3613 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3614 {
3615         int dr = ctxt->modrm_reg;
3616         u64 cr4;
3617
3618         if (dr > 7)
3619                 return emulate_ud(ctxt);
3620
3621         cr4 = ctxt->ops->get_cr(ctxt, 4);
3622         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3623                 return emulate_ud(ctxt);
3624
3625         if (check_dr7_gd(ctxt))
3626                 return emulate_db(ctxt);
3627
3628         return X86EMUL_CONTINUE;
3629 }
3630
3631 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3632 {
3633         u64 new_val = ctxt->src.val64;
3634         int dr = ctxt->modrm_reg;
3635
3636         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3637                 return emulate_gp(ctxt, 0);
3638
3639         return check_dr_read(ctxt);
3640 }
3641
3642 static int check_svme(struct x86_emulate_ctxt *ctxt)
3643 {
3644         u64 efer;
3645
3646         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3647
3648         if (!(efer & EFER_SVME))
3649                 return emulate_ud(ctxt);
3650
3651         return X86EMUL_CONTINUE;
3652 }
3653
3654 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3655 {
3656         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3657
3658         /* Valid physical address? */
3659         if (rax & 0xffff000000000000ULL)
3660                 return emulate_gp(ctxt, 0);
3661
3662         return check_svme(ctxt);
3663 }
3664
3665 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3666 {
3667         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3668
3669         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3670                 return emulate_ud(ctxt);
3671
3672         return X86EMUL_CONTINUE;
3673 }
3674
3675 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3676 {
3677         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3678         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3679
3680         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3681             (rcx > 3))
3682                 return emulate_gp(ctxt, 0);
3683
3684         return X86EMUL_CONTINUE;
3685 }
3686
3687 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3688 {
3689         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3690         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3691                 return emulate_gp(ctxt, 0);
3692
3693         return X86EMUL_CONTINUE;
3694 }
3695
3696 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3697 {
3698         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3699         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3700                 return emulate_gp(ctxt, 0);
3701
3702         return X86EMUL_CONTINUE;
3703 }
3704
3705 #define D(_y) { .flags = (_y) }
3706 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3707 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3708                       .check_perm = (_p) }
3709 #define N    D(NotImpl)
3710 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3711 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3712 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3713 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3714 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3715 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3716 #define II(_f, _e, _i) \
3717         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3718 #define IIP(_f, _e, _i, _p) \
3719         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3720           .check_perm = (_p) }
3721 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3722
3723 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3724 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3725 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3726 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3727 #define I2bvIP(_f, _e, _i, _p) \
3728         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3729
3730 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3731                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3732                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3733
3734 static const struct opcode group7_rm1[] = {
3735         DI(SrcNone | Priv, monitor),
3736         DI(SrcNone | Priv, mwait),
3737         N, N, N, N, N, N,
3738 };
3739
3740 static const struct opcode group7_rm3[] = {
3741         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3742         II(SrcNone  | Prot | VendorSpecific,    em_vmmcall,     vmmcall),
3743         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3744         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3745         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3746         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3747         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3748         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3749 };
3750
3751 static const struct opcode group7_rm7[] = {
3752         N,
3753         DIP(SrcNone, rdtscp, check_rdtsc),
3754         N, N, N, N, N, N,
3755 };
3756
3757 static const struct opcode group1[] = {
3758         F(Lock, em_add),
3759         F(Lock | PageTable, em_or),
3760         F(Lock, em_adc),
3761         F(Lock, em_sbb),
3762         F(Lock | PageTable, em_and),
3763         F(Lock, em_sub),
3764         F(Lock, em_xor),
3765         F(NoWrite, em_cmp),
3766 };
3767
3768 static const struct opcode group1A[] = {
3769         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3770 };
3771
3772 static const struct opcode group2[] = {
3773         F(DstMem | ModRM, em_rol),
3774         F(DstMem | ModRM, em_ror),
3775         F(DstMem | ModRM, em_rcl),
3776         F(DstMem | ModRM, em_rcr),
3777         F(DstMem | ModRM, em_shl),
3778         F(DstMem | ModRM, em_shr),
3779         F(DstMem | ModRM, em_shl),
3780         F(DstMem | ModRM, em_sar),
3781 };
3782
3783 static const struct opcode group3[] = {
3784         F(DstMem | SrcImm | NoWrite, em_test),
3785         F(DstMem | SrcImm | NoWrite, em_test),
3786         F(DstMem | SrcNone | Lock, em_not),
3787         F(DstMem | SrcNone | Lock, em_neg),
3788         I(SrcMem, em_mul_ex),
3789         I(SrcMem, em_imul_ex),
3790         I(SrcMem, em_div_ex),
3791         I(SrcMem, em_idiv_ex),
3792 };
3793
3794 static const struct opcode group4[] = {
3795         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3796         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3797         N, N, N, N, N, N,
3798 };
3799
3800 static const struct opcode group5[] = {
3801         F(DstMem | SrcNone | Lock,              em_inc),
3802         F(DstMem | SrcNone | Lock,              em_dec),
3803         I(SrcMem | Stack,                       em_grp45),
3804         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3805         I(SrcMem | Stack,                       em_grp45),
3806         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3807         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3808 };
3809
3810 static const struct opcode group6[] = {
3811         DI(Prot,        sldt),
3812         DI(Prot,        str),
3813         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3814         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3815         N, N, N, N,
3816 };
3817
3818 static const struct group_dual group7 = { {
3819         II(Mov | DstMem | Priv,                 em_sgdt, sgdt),
3820         II(Mov | DstMem | Priv,                 em_sidt, sidt),
3821         II(SrcMem | Priv,                       em_lgdt, lgdt),
3822         II(SrcMem | Priv,                       em_lidt, lidt),
3823         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3824         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3825         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3826 }, {
3827         I(SrcNone | Priv | VendorSpecific,      em_vmcall),
3828         EXT(0, group7_rm1),
3829         N, EXT(0, group7_rm3),
3830         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3831         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3832         EXT(0, group7_rm7),
3833 } };
3834
3835 static const struct opcode group8[] = {
3836         N, N, N, N,
3837         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3838         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3839         F(DstMem | SrcImmByte | Lock,                   em_btr),
3840         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3841 };
3842
3843 static const struct group_dual group9 = { {
3844         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3845 }, {
3846         N, N, N, N, N, N, N, N,
3847 } };
3848
3849 static const struct opcode group11[] = {
3850         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3851         X7(D(Undefined)),
3852 };
3853
3854 static const struct gprefix pfx_0f_6f_0f_7f = {
3855         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3856 };
3857
3858 static const struct gprefix pfx_vmovntpx = {
3859         I(0, em_mov), N, N, N,
3860 };
3861
3862 static const struct escape escape_d9 = { {
3863         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3864 }, {
3865         /* 0xC0 - 0xC7 */
3866         N, N, N, N, N, N, N, N,
3867         /* 0xC8 - 0xCF */
3868         N, N, N, N, N, N, N, N,
3869         /* 0xD0 - 0xC7 */
3870         N, N, N, N, N, N, N, N,
3871         /* 0xD8 - 0xDF */
3872         N, N, N, N, N, N, N, N,
3873         /* 0xE0 - 0xE7 */
3874         N, N, N, N, N, N, N, N,
3875         /* 0xE8 - 0xEF */
3876         N, N, N, N, N, N, N, N,
3877         /* 0xF0 - 0xF7 */
3878         N, N, N, N, N, N, N, N,
3879         /* 0xF8 - 0xFF */
3880         N, N, N, N, N, N, N, N,
3881 } };
3882
3883 static const struct escape escape_db = { {
3884         N, N, N, N, N, N, N, N,
3885 }, {
3886         /* 0xC0 - 0xC7 */
3887         N, N, N, N, N, N, N, N,
3888         /* 0xC8 - 0xCF */
3889         N, N, N, N, N, N, N, N,
3890         /* 0xD0 - 0xC7 */
3891         N, N, N, N, N, N, N, N,
3892         /* 0xD8 - 0xDF */
3893         N, N, N, N, N, N, N, N,
3894         /* 0xE0 - 0xE7 */
3895         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3896         /* 0xE8 - 0xEF */
3897         N, N, N, N, N, N, N, N,
3898         /* 0xF0 - 0xF7 */
3899         N, N, N, N, N, N, N, N,
3900         /* 0xF8 - 0xFF */
3901         N, N, N, N, N, N, N, N,
3902 } };
3903
3904 static const struct escape escape_dd = { {
3905         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3906 }, {
3907         /* 0xC0 - 0xC7 */
3908         N, N, N, N, N, N, N, N,
3909         /* 0xC8 - 0xCF */
3910         N, N, N, N, N, N, N, N,
3911         /* 0xD0 - 0xC7 */
3912         N, N, N, N, N, N, N, N,
3913         /* 0xD8 - 0xDF */
3914         N, N, N, N, N, N, N, N,
3915         /* 0xE0 - 0xE7 */
3916         N, N, N, N, N, N, N, N,
3917         /* 0xE8 - 0xEF */
3918         N, N, N, N, N, N, N, N,
3919         /* 0xF0 - 0xF7 */
3920         N, N, N, N, N, N, N, N,
3921         /* 0xF8 - 0xFF */
3922         N, N, N, N, N, N, N, N,
3923 } };
3924
3925 static const struct opcode opcode_table[256] = {
3926         /* 0x00 - 0x07 */
3927         F6ALU(Lock, em_add),
3928         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3929         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3930         /* 0x08 - 0x0F */
3931         F6ALU(Lock | PageTable, em_or),
3932         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3933         N,
3934         /* 0x10 - 0x17 */
3935         F6ALU(Lock, em_adc),
3936         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3937         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3938         /* 0x18 - 0x1F */
3939         F6ALU(Lock, em_sbb),
3940         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3941         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3942         /* 0x20 - 0x27 */
3943         F6ALU(Lock | PageTable, em_and), N, N,
3944         /* 0x28 - 0x2F */
3945         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3946         /* 0x30 - 0x37 */
3947         F6ALU(Lock, em_xor), N, N,
3948         /* 0x38 - 0x3F */
3949         F6ALU(NoWrite, em_cmp), N, N,
3950         /* 0x40 - 0x4F */
3951         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3952         /* 0x50 - 0x57 */
3953         X8(I(SrcReg | Stack, em_push)),
3954         /* 0x58 - 0x5F */
3955         X8(I(DstReg | Stack, em_pop)),
3956         /* 0x60 - 0x67 */
3957         I(ImplicitOps | Stack | No64, em_pusha),
3958         I(ImplicitOps | Stack | No64, em_popa),
3959         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3960         N, N, N, N,
3961         /* 0x68 - 0x6F */
3962         I(SrcImm | Mov | Stack, em_push),
3963         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3964         I(SrcImmByte | Mov | Stack, em_push),
3965         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3966         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3967         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3968         /* 0x70 - 0x7F */
3969         X16(D(SrcImmByte)),
3970         /* 0x80 - 0x87 */
3971         G(ByteOp | DstMem | SrcImm, group1),
3972         G(DstMem | SrcImm, group1),
3973         G(ByteOp | DstMem | SrcImm | No64, group1),
3974         G(DstMem | SrcImmByte, group1),
3975         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3976         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3977         /* 0x88 - 0x8F */
3978         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3979         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3980         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3981         D(ModRM | SrcMem | NoAccess | DstReg),
3982         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3983         G(0, group1A),
3984         /* 0x90 - 0x97 */
3985         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3986         /* 0x98 - 0x9F */
3987         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3988         I(SrcImmFAddr | No64, em_call_far), N,
3989         II(ImplicitOps | Stack, em_pushf, pushf),
3990         II(ImplicitOps | Stack, em_popf, popf), N, I(ImplicitOps, em_lahf),
3991         /* 0xA0 - 0xA7 */
3992         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3993         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3994         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3995         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3996         /* 0xA8 - 0xAF */
3997         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3998         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3999         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4000         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
4001         /* 0xB0 - 0xB7 */
4002         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4003         /* 0xB8 - 0xBF */
4004         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4005         /* 0xC0 - 0xC7 */
4006         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4007         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
4008         I(ImplicitOps | Stack, em_ret),
4009         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4010         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4011         G(ByteOp, group11), G(0, group11),
4012         /* 0xC8 - 0xCF */
4013         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4014         N, I(ImplicitOps | Stack, em_ret_far),
4015         D(ImplicitOps), DI(SrcImmByte, intn),
4016         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4017         /* 0xD0 - 0xD7 */
4018         G(Src2One | ByteOp, group2), G(Src2One, group2),
4019         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4020         I(DstAcc | SrcImmUByte | No64, em_aam),
4021         I(DstAcc | SrcImmUByte | No64, em_aad),
4022         F(DstAcc | ByteOp | No64, em_salc),
4023         I(DstAcc | SrcXLat | ByteOp, em_mov),
4024         /* 0xD8 - 0xDF */
4025         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4026         /* 0xE0 - 0xE7 */
4027         X3(I(SrcImmByte, em_loop)),
4028         I(SrcImmByte, em_jcxz),
4029         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4030         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4031         /* 0xE8 - 0xEF */
4032         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
4033         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
4034         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4035         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4036         /* 0xF0 - 0xF7 */
4037         N, DI(ImplicitOps, icebp), N, N,
4038         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4039         G(ByteOp, group3), G(0, group3),
4040         /* 0xF8 - 0xFF */
4041         D(ImplicitOps), D(ImplicitOps),
4042         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4043         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4044 };
4045
4046 static const struct opcode twobyte_table[256] = {
4047         /* 0x00 - 0x0F */
4048         G(0, group6), GD(0, &group7), N, N,
4049         N, I(ImplicitOps | VendorSpecific, em_syscall),
4050         II(ImplicitOps | Priv, em_clts, clts), N,
4051         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4052         N, D(ImplicitOps | ModRM), N, N,
4053         /* 0x10 - 0x1F */
4054         N, N, N, N, N, N, N, N,
4055         D(ImplicitOps | ModRM), N, N, N, N, N, N, D(ImplicitOps | ModRM),
4056         /* 0x20 - 0x2F */
4057         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
4058         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
4059         IIP(ModRM | SrcMem | Priv | Op3264, em_cr_write, cr_write, check_cr_write),
4060         IIP(ModRM | SrcMem | Priv | Op3264, em_dr_write, dr_write, check_dr_write),
4061         N, N, N, N,
4062         N, N, N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
4063         N, N, N, N,
4064         /* 0x30 - 0x3F */
4065         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4066         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4067         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4068         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4069         I(ImplicitOps | VendorSpecific, em_sysenter),
4070         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
4071         N, N,
4072         N, N, N, N, N, N, N, N,
4073         /* 0x40 - 0x4F */
4074         X16(D(DstReg | SrcMem | ModRM | Mov)),
4075         /* 0x50 - 0x5F */
4076         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4077         /* 0x60 - 0x6F */
4078         N, N, N, N,
4079         N, N, N, N,
4080         N, N, N, N,
4081         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4082         /* 0x70 - 0x7F */
4083         N, N, N, N,
4084         N, N, N, N,
4085         N, N, N, N,
4086         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4087         /* 0x80 - 0x8F */
4088         X16(D(SrcImm)),
4089         /* 0x90 - 0x9F */
4090         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4091         /* 0xA0 - 0xA7 */
4092         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4093         II(ImplicitOps, em_cpuid, cpuid),
4094         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4095         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4096         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4097         /* 0xA8 - 0xAF */
4098         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4099         DI(ImplicitOps, rsm),
4100         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4101         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4102         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4103         D(ModRM), F(DstReg | SrcMem | ModRM, em_imul),
4104         /* 0xB0 - 0xB7 */
4105         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
4106         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4107         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4108         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4109         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4110         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4111         /* 0xB8 - 0xBF */
4112         N, N,
4113         G(BitOp, group8),
4114         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4115         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4116         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4117         /* 0xC0 - 0xC7 */
4118         D2bv(DstMem | SrcReg | ModRM | Lock),
4119         N, D(DstMem | SrcReg | ModRM | Mov),
4120         N, N, N, GD(0, &group9),
4121         /* 0xC8 - 0xCF */
4122         X8(I(DstReg, em_bswap)),
4123         /* 0xD0 - 0xDF */
4124         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4125         /* 0xE0 - 0xEF */
4126         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4127         /* 0xF0 - 0xFF */
4128         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4129 };
4130
4131 #undef D
4132 #undef N
4133 #undef G
4134 #undef GD
4135 #undef I
4136 #undef GP
4137 #undef EXT
4138
4139 #undef D2bv
4140 #undef D2bvIP
4141 #undef I2bv
4142 #undef I2bvIP
4143 #undef I6ALU
4144
4145 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4146 {
4147         unsigned size;
4148
4149         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4150         if (size == 8)
4151                 size = 4;
4152         return size;
4153 }
4154
4155 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4156                       unsigned size, bool sign_extension)
4157 {
4158         int rc = X86EMUL_CONTINUE;
4159
4160         op->type = OP_IMM;
4161         op->bytes = size;
4162         op->addr.mem.ea = ctxt->_eip;
4163         /* NB. Immediates are sign-extended as necessary. */
4164         switch (op->bytes) {
4165         case 1:
4166                 op->val = insn_fetch(s8, ctxt);
4167                 break;
4168         case 2:
4169                 op->val = insn_fetch(s16, ctxt);
4170                 break;
4171         case 4:
4172                 op->val = insn_fetch(s32, ctxt);
4173                 break;
4174         case 8:
4175                 op->val = insn_fetch(s64, ctxt);
4176                 break;
4177         }
4178         if (!sign_extension) {
4179                 switch (op->bytes) {
4180                 case 1:
4181                         op->val &= 0xff;
4182                         break;
4183                 case 2:
4184                         op->val &= 0xffff;
4185                         break;
4186                 case 4:
4187                         op->val &= 0xffffffff;
4188                         break;
4189                 }
4190         }
4191 done:
4192         return rc;
4193 }
4194
4195 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4196                           unsigned d)
4197 {
4198         int rc = X86EMUL_CONTINUE;
4199
4200         switch (d) {
4201         case OpReg:
4202                 decode_register_operand(ctxt, op);
4203                 break;
4204         case OpImmUByte:
4205                 rc = decode_imm(ctxt, op, 1, false);
4206                 break;
4207         case OpMem:
4208                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4209         mem_common:
4210                 *op = ctxt->memop;
4211                 ctxt->memopp = op;
4212                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
4213                         fetch_bit_operand(ctxt);
4214                 op->orig_val = op->val;
4215                 break;
4216         case OpMem64:
4217                 ctxt->memop.bytes = 8;
4218                 goto mem_common;
4219         case OpAcc:
4220                 op->type = OP_REG;
4221                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4222                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4223                 fetch_register_operand(op);
4224                 op->orig_val = op->val;
4225                 break;
4226         case OpDI:
4227                 op->type = OP_MEM;
4228                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4229                 op->addr.mem.ea =
4230                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4231                 op->addr.mem.seg = VCPU_SREG_ES;
4232                 op->val = 0;
4233                 op->count = 1;
4234                 break;
4235         case OpDX:
4236                 op->type = OP_REG;
4237                 op->bytes = 2;
4238                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4239                 fetch_register_operand(op);
4240                 break;
4241         case OpCL:
4242                 op->bytes = 1;
4243                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4244                 break;
4245         case OpImmByte:
4246                 rc = decode_imm(ctxt, op, 1, true);
4247                 break;
4248         case OpOne:
4249                 op->bytes = 1;
4250                 op->val = 1;
4251                 break;
4252         case OpImm:
4253                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4254                 break;
4255         case OpImm64:
4256                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4257                 break;
4258         case OpMem8:
4259                 ctxt->memop.bytes = 1;
4260                 if (ctxt->memop.type == OP_REG) {
4261                         int highbyte_regs = ctxt->rex_prefix == 0;
4262
4263                         ctxt->memop.addr.reg = decode_register(ctxt, ctxt->modrm_rm,
4264                                                highbyte_regs);
4265                         fetch_register_operand(&ctxt->memop);
4266                 }
4267                 goto mem_common;
4268         case OpMem16:
4269                 ctxt->memop.bytes = 2;
4270                 goto mem_common;
4271         case OpMem32:
4272                 ctxt->memop.bytes = 4;
4273                 goto mem_common;
4274         case OpImmU16:
4275                 rc = decode_imm(ctxt, op, 2, false);
4276                 break;
4277         case OpImmU:
4278                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4279                 break;
4280         case OpSI:
4281                 op->type = OP_MEM;
4282                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4283                 op->addr.mem.ea =
4284                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4285                 op->addr.mem.seg = seg_override(ctxt);
4286                 op->val = 0;
4287                 op->count = 1;
4288                 break;
4289         case OpXLat:
4290                 op->type = OP_MEM;
4291                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4292                 op->addr.mem.ea =
4293                         register_address(ctxt,
4294                                 reg_read(ctxt, VCPU_REGS_RBX) +
4295                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4296                 op->addr.mem.seg = seg_override(ctxt);
4297                 op->val = 0;
4298                 break;
4299         case OpImmFAddr:
4300                 op->type = OP_IMM;
4301                 op->addr.mem.ea = ctxt->_eip;
4302                 op->bytes = ctxt->op_bytes + 2;
4303                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4304                 break;
4305         case OpMemFAddr:
4306                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4307                 goto mem_common;
4308         case OpES:
4309                 op->val = VCPU_SREG_ES;
4310                 break;
4311         case OpCS:
4312                 op->val = VCPU_SREG_CS;
4313                 break;
4314         case OpSS:
4315                 op->val = VCPU_SREG_SS;
4316                 break;
4317         case OpDS:
4318                 op->val = VCPU_SREG_DS;
4319                 break;
4320         case OpFS:
4321                 op->val = VCPU_SREG_FS;
4322                 break;
4323         case OpGS:
4324                 op->val = VCPU_SREG_GS;
4325                 break;
4326         case OpImplicit:
4327                 /* Special instructions do their own operand decoding. */
4328         default:
4329                 op->type = OP_NONE; /* Disable writeback. */
4330                 break;
4331         }
4332
4333 done:
4334         return rc;
4335 }
4336
4337 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4338 {
4339         int rc = X86EMUL_CONTINUE;
4340         int mode = ctxt->mode;
4341         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4342         bool op_prefix = false;
4343         struct opcode opcode;
4344
4345         ctxt->memop.type = OP_NONE;
4346         ctxt->memopp = NULL;
4347         ctxt->_eip = ctxt->eip;
4348         ctxt->fetch.start = ctxt->_eip;
4349         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4350         if (insn_len > 0)
4351                 memcpy(ctxt->fetch.data, insn, insn_len);
4352
4353         switch (mode) {
4354         case X86EMUL_MODE_REAL:
4355         case X86EMUL_MODE_VM86:
4356         case X86EMUL_MODE_PROT16:
4357                 def_op_bytes = def_ad_bytes = 2;
4358                 break;
4359         case X86EMUL_MODE_PROT32:
4360                 def_op_bytes = def_ad_bytes = 4;
4361                 break;
4362 #ifdef CONFIG_X86_64
4363         case X86EMUL_MODE_PROT64:
4364                 def_op_bytes = 4;
4365                 def_ad_bytes = 8;
4366                 break;
4367 #endif
4368         default:
4369                 return EMULATION_FAILED;
4370         }
4371
4372         ctxt->op_bytes = def_op_bytes;
4373         ctxt->ad_bytes = def_ad_bytes;
4374
4375         /* Legacy prefixes. */
4376         for (;;) {
4377                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4378                 case 0x66:      /* operand-size override */
4379                         op_prefix = true;
4380                         /* switch between 2/4 bytes */
4381                         ctxt->op_bytes = def_op_bytes ^ 6;
4382                         break;
4383                 case 0x67:      /* address-size override */
4384                         if (mode == X86EMUL_MODE_PROT64)
4385                                 /* switch between 4/8 bytes */
4386                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4387                         else
4388                                 /* switch between 2/4 bytes */
4389                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4390                         break;
4391                 case 0x26:      /* ES override */
4392                 case 0x2e:      /* CS override */
4393                 case 0x36:      /* SS override */
4394                 case 0x3e:      /* DS override */
4395                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4396                         break;
4397                 case 0x64:      /* FS override */
4398                 case 0x65:      /* GS override */
4399                         set_seg_override(ctxt, ctxt->b & 7);
4400                         break;
4401                 case 0x40 ... 0x4f: /* REX */
4402                         if (mode != X86EMUL_MODE_PROT64)
4403                                 goto done_prefixes;
4404                         ctxt->rex_prefix = ctxt->b;
4405                         continue;
4406                 case 0xf0:      /* LOCK */
4407                         ctxt->lock_prefix = 1;
4408                         break;
4409                 case 0xf2:      /* REPNE/REPNZ */
4410                 case 0xf3:      /* REP/REPE/REPZ */
4411                         ctxt->rep_prefix = ctxt->b;
4412                         break;
4413                 default:
4414                         goto done_prefixes;
4415                 }
4416
4417                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4418
4419                 ctxt->rex_prefix = 0;
4420         }
4421
4422 done_prefixes:
4423
4424         /* REX prefix. */
4425         if (ctxt->rex_prefix & 8)
4426                 ctxt->op_bytes = 8;     /* REX.W */
4427
4428         /* Opcode byte(s). */
4429         opcode = opcode_table[ctxt->b];
4430         /* Two-byte opcode? */
4431         if (ctxt->b == 0x0f) {
4432                 ctxt->twobyte = 1;
4433                 ctxt->b = insn_fetch(u8, ctxt);
4434                 opcode = twobyte_table[ctxt->b];
4435         }
4436         ctxt->d = opcode.flags;
4437
4438         if (ctxt->d & ModRM)
4439                 ctxt->modrm = insn_fetch(u8, ctxt);
4440
4441         while (ctxt->d & GroupMask) {
4442                 switch (ctxt->d & GroupMask) {
4443                 case Group:
4444                         goffset = (ctxt->modrm >> 3) & 7;
4445                         opcode = opcode.u.group[goffset];
4446                         break;
4447                 case GroupDual:
4448                         goffset = (ctxt->modrm >> 3) & 7;
4449                         if ((ctxt->modrm >> 6) == 3)
4450                                 opcode = opcode.u.gdual->mod3[goffset];
4451                         else
4452                                 opcode = opcode.u.gdual->mod012[goffset];
4453                         break;
4454                 case RMExt:
4455                         goffset = ctxt->modrm & 7;
4456                         opcode = opcode.u.group[goffset];
4457                         break;
4458                 case Prefix:
4459                         if (ctxt->rep_prefix && op_prefix)
4460                                 return EMULATION_FAILED;
4461                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4462                         switch (simd_prefix) {
4463                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4464                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4465                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4466                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4467                         }
4468                         break;
4469                 case Escape:
4470                         if (ctxt->modrm > 0xbf)
4471                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4472                         else
4473                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4474                         break;
4475                 default:
4476                         return EMULATION_FAILED;
4477                 }
4478
4479                 ctxt->d &= ~(u64)GroupMask;
4480                 ctxt->d |= opcode.flags;
4481         }
4482
4483         ctxt->execute = opcode.u.execute;
4484         ctxt->check_perm = opcode.check_perm;
4485         ctxt->intercept = opcode.intercept;
4486
4487         /* Unrecognised? */
4488         if (ctxt->d == 0 || (ctxt->d & NotImpl))
4489                 return EMULATION_FAILED;
4490
4491         if (!(ctxt->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
4492                 return EMULATION_FAILED;
4493
4494         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4495                 ctxt->op_bytes = 8;
4496
4497         if (ctxt->d & Op3264) {
4498                 if (mode == X86EMUL_MODE_PROT64)
4499                         ctxt->op_bytes = 8;
4500                 else
4501                         ctxt->op_bytes = 4;
4502         }
4503
4504         if (ctxt->d & Sse)
4505                 ctxt->op_bytes = 16;
4506         else if (ctxt->d & Mmx)
4507                 ctxt->op_bytes = 8;
4508
4509         /* ModRM and SIB bytes. */
4510         if (ctxt->d & ModRM) {
4511                 rc = decode_modrm(ctxt, &ctxt->memop);
4512                 if (!ctxt->has_seg_override)
4513                         set_seg_override(ctxt, ctxt->modrm_seg);
4514         } else if (ctxt->d & MemAbs)
4515                 rc = decode_abs(ctxt, &ctxt->memop);
4516         if (rc != X86EMUL_CONTINUE)
4517                 goto done;
4518
4519         if (!ctxt->has_seg_override)
4520                 set_seg_override(ctxt, VCPU_SREG_DS);
4521
4522         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4523
4524         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4525                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4526
4527         /*
4528          * Decode and fetch the source operand: register, memory
4529          * or immediate.
4530          */
4531         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4532         if (rc != X86EMUL_CONTINUE)
4533                 goto done;
4534
4535         /*
4536          * Decode and fetch the second source operand: register, memory
4537          * or immediate.
4538          */
4539         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4540         if (rc != X86EMUL_CONTINUE)
4541                 goto done;
4542
4543         /* Decode and fetch the destination operand: register or memory. */
4544         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4545
4546 done:
4547         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4548                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4549
4550         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4551 }
4552
4553 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4554 {
4555         return ctxt->d & PageTable;
4556 }
4557
4558 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4559 {
4560         /* The second termination condition only applies for REPE
4561          * and REPNE. Test if the repeat string operation prefix is
4562          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4563          * corresponding termination condition according to:
4564          *      - if REPE/REPZ and ZF = 0 then done
4565          *      - if REPNE/REPNZ and ZF = 1 then done
4566          */
4567         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4568              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4569             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4570                  ((ctxt->eflags & EFLG_ZF) == 0))
4571                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4572                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4573                 return true;
4574
4575         return false;
4576 }
4577
4578 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4579 {
4580         bool fault = false;
4581
4582         ctxt->ops->get_fpu(ctxt);
4583         asm volatile("1: fwait \n\t"
4584                      "2: \n\t"
4585                      ".pushsection .fixup,\"ax\" \n\t"
4586                      "3: \n\t"
4587                      "movb $1, %[fault] \n\t"
4588                      "jmp 2b \n\t"
4589                      ".popsection \n\t"
4590                      _ASM_EXTABLE(1b, 3b)
4591                      : [fault]"+qm"(fault));
4592         ctxt->ops->put_fpu(ctxt);
4593
4594         if (unlikely(fault))
4595                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4596
4597         return X86EMUL_CONTINUE;
4598 }
4599
4600 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4601                                        struct operand *op)
4602 {
4603         if (op->type == OP_MM)
4604                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4605 }
4606
4607 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4608 {
4609         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4610         fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4611         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4612             : "+a"(ctxt->dst.val), "+b"(ctxt->src.val), [flags]"+D"(flags)
4613         : "c"(ctxt->src2.val), [fastop]"S"(fop));
4614         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4615         return X86EMUL_CONTINUE;
4616 }
4617
4618 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4619 {
4620         const struct x86_emulate_ops *ops = ctxt->ops;
4621         int rc = X86EMUL_CONTINUE;
4622         int saved_dst_type = ctxt->dst.type;
4623
4624         ctxt->mem_read.pos = 0;
4625
4626         if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4627                         (ctxt->d & Undefined)) {
4628                 rc = emulate_ud(ctxt);
4629                 goto done;
4630         }
4631
4632         /* LOCK prefix is allowed only with some instructions */
4633         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4634                 rc = emulate_ud(ctxt);
4635                 goto done;
4636         }
4637
4638         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4639                 rc = emulate_ud(ctxt);
4640                 goto done;
4641         }
4642
4643         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4644             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4645                 rc = emulate_ud(ctxt);
4646                 goto done;
4647         }
4648
4649         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4650                 rc = emulate_nm(ctxt);
4651                 goto done;
4652         }
4653
4654         if (ctxt->d & Mmx) {
4655                 rc = flush_pending_x87_faults(ctxt);
4656                 if (rc != X86EMUL_CONTINUE)
4657                         goto done;
4658                 /*
4659                  * Now that we know the fpu is exception safe, we can fetch
4660                  * operands from it.
4661                  */
4662                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4663                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4664                 if (!(ctxt->d & Mov))
4665                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4666         }
4667
4668         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4669                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4670                                               X86_ICPT_PRE_EXCEPT);
4671                 if (rc != X86EMUL_CONTINUE)
4672                         goto done;
4673         }
4674
4675         /* Privileged instruction can be executed only in CPL=0 */
4676         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4677                 rc = emulate_gp(ctxt, 0);
4678                 goto done;
4679         }
4680
4681         /* Instruction can only be executed in protected mode */
4682         if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4683                 rc = emulate_ud(ctxt);
4684                 goto done;
4685         }
4686
4687         /* Do instruction specific permission checks */
4688         if (ctxt->check_perm) {
4689                 rc = ctxt->check_perm(ctxt);
4690                 if (rc != X86EMUL_CONTINUE)
4691                         goto done;
4692         }
4693
4694         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4695                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4696                                               X86_ICPT_POST_EXCEPT);
4697                 if (rc != X86EMUL_CONTINUE)
4698                         goto done;
4699         }
4700
4701         if (ctxt->rep_prefix && (ctxt->d & String)) {
4702                 /* All REP prefixes have the same first termination condition */
4703                 if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4704                         ctxt->eip = ctxt->_eip;
4705                         goto done;
4706                 }
4707         }
4708
4709         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4710                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4711                                     ctxt->src.valptr, ctxt->src.bytes);
4712                 if (rc != X86EMUL_CONTINUE)
4713                         goto done;
4714                 ctxt->src.orig_val64 = ctxt->src.val64;
4715         }
4716
4717         if (ctxt->src2.type == OP_MEM) {
4718                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4719                                     &ctxt->src2.val, ctxt->src2.bytes);
4720                 if (rc != X86EMUL_CONTINUE)
4721                         goto done;
4722         }
4723
4724         if ((ctxt->d & DstMask) == ImplicitOps)
4725                 goto special_insn;
4726
4727
4728         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4729                 /* optimisation - avoid slow emulated read if Mov */
4730                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4731                                    &ctxt->dst.val, ctxt->dst.bytes);
4732                 if (rc != X86EMUL_CONTINUE)
4733                         goto done;
4734         }
4735         ctxt->dst.orig_val = ctxt->dst.val;
4736
4737 special_insn:
4738
4739         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4740                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4741                                               X86_ICPT_POST_MEMACCESS);
4742                 if (rc != X86EMUL_CONTINUE)
4743                         goto done;
4744         }
4745
4746         if (ctxt->execute) {
4747                 if (ctxt->d & Fastop) {
4748                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4749                         rc = fastop(ctxt, fop);
4750                         if (rc != X86EMUL_CONTINUE)
4751                                 goto done;
4752                         goto writeback;
4753                 }
4754                 rc = ctxt->execute(ctxt);
4755                 if (rc != X86EMUL_CONTINUE)
4756                         goto done;
4757                 goto writeback;
4758         }
4759
4760         if (ctxt->twobyte)
4761                 goto twobyte_insn;
4762
4763         switch (ctxt->b) {
4764         case 0x63:              /* movsxd */
4765                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4766                         goto cannot_emulate;
4767                 ctxt->dst.val = (s32) ctxt->src.val;
4768                 break;
4769         case 0x70 ... 0x7f: /* jcc (short) */
4770                 if (test_cc(ctxt->b, ctxt->eflags))
4771                         rc = jmp_rel(ctxt, ctxt->src.val);
4772                 break;
4773         case 0x8d: /* lea r16/r32, m */
4774                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4775                 break;
4776         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4777                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4778                         break;
4779                 rc = em_xchg(ctxt);
4780                 break;
4781         case 0x98: /* cbw/cwde/cdqe */
4782                 switch (ctxt->op_bytes) {
4783                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4784                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4785                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4786                 }
4787                 break;
4788         case 0xcc:              /* int3 */
4789                 rc = emulate_int(ctxt, 3);
4790                 break;
4791         case 0xcd:              /* int n */
4792                 rc = emulate_int(ctxt, ctxt->src.val);
4793                 break;
4794         case 0xce:              /* into */
4795                 if (ctxt->eflags & EFLG_OF)
4796                         rc = emulate_int(ctxt, 4);
4797                 break;
4798         case 0xe9: /* jmp rel */
4799         case 0xeb: /* jmp rel short */
4800                 rc = jmp_rel(ctxt, ctxt->src.val);
4801                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4802                 break;
4803         case 0xf4:              /* hlt */
4804                 ctxt->ops->halt(ctxt);
4805                 break;
4806         case 0xf5:      /* cmc */
4807                 /* complement carry flag from eflags reg */
4808                 ctxt->eflags ^= EFLG_CF;
4809                 break;
4810         case 0xf8: /* clc */
4811                 ctxt->eflags &= ~EFLG_CF;
4812                 break;
4813         case 0xf9: /* stc */
4814                 ctxt->eflags |= EFLG_CF;
4815                 break;
4816         case 0xfc: /* cld */
4817                 ctxt->eflags &= ~EFLG_DF;
4818                 break;
4819         case 0xfd: /* std */
4820                 ctxt->eflags |= EFLG_DF;
4821                 break;
4822         default:
4823                 goto cannot_emulate;
4824         }
4825
4826         if (rc != X86EMUL_CONTINUE)
4827                 goto done;
4828
4829 writeback:
4830         rc = writeback(ctxt);
4831         if (rc != X86EMUL_CONTINUE)
4832                 goto done;
4833
4834         /*
4835          * restore dst type in case the decoding will be reused
4836          * (happens for string instruction )
4837          */
4838         ctxt->dst.type = saved_dst_type;
4839
4840         if ((ctxt->d & SrcMask) == SrcSI)
4841                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4842
4843         if ((ctxt->d & DstMask) == DstDI)
4844                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4845
4846         if (ctxt->rep_prefix && (ctxt->d & String)) {
4847                 unsigned int count;
4848                 struct read_cache *r = &ctxt->io_read;
4849                 if ((ctxt->d & SrcMask) == SrcSI)
4850                         count = ctxt->src.count;
4851                 else
4852                         count = ctxt->dst.count;
4853                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4854                                 -count);
4855
4856                 if (!string_insn_completed(ctxt)) {
4857                         /*
4858                          * Re-enter guest when pio read ahead buffer is empty
4859                          * or, if it is not used, after each 1024 iteration.
4860                          */
4861                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4862                             (r->end == 0 || r->end != r->pos)) {
4863                                 /*
4864                                  * Reset read cache. Usually happens before
4865                                  * decode, but since instruction is restarted
4866                                  * we have to do it here.
4867                                  */
4868                                 ctxt->mem_read.end = 0;
4869                                 writeback_registers(ctxt);
4870                                 return EMULATION_RESTART;
4871                         }
4872                         goto done; /* skip rip writeback */
4873                 }
4874         }
4875
4876         ctxt->eip = ctxt->_eip;
4877
4878 done:
4879         if (rc == X86EMUL_PROPAGATE_FAULT)
4880                 ctxt->have_exception = true;
4881         if (rc == X86EMUL_INTERCEPTED)
4882                 return EMULATION_INTERCEPTED;
4883
4884         if (rc == X86EMUL_CONTINUE)
4885                 writeback_registers(ctxt);
4886
4887         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4888
4889 twobyte_insn:
4890         switch (ctxt->b) {
4891         case 0x09:              /* wbinvd */
4892                 (ctxt->ops->wbinvd)(ctxt);
4893                 break;
4894         case 0x08:              /* invd */
4895         case 0x0d:              /* GrpP (prefetch) */
4896         case 0x18:              /* Grp16 (prefetch/nop) */
4897         case 0x1f:              /* nop */
4898                 break;
4899         case 0x20: /* mov cr, reg */
4900                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4901                 break;
4902         case 0x21: /* mov from dr to reg */
4903                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4904                 break;
4905         case 0x40 ... 0x4f:     /* cmov */
4906                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4907                 if (!test_cc(ctxt->b, ctxt->eflags))
4908                         ctxt->dst.type = OP_NONE; /* no writeback */
4909                 break;
4910         case 0x80 ... 0x8f: /* jnz rel, etc*/
4911                 if (test_cc(ctxt->b, ctxt->eflags))
4912                         rc = jmp_rel(ctxt, ctxt->src.val);
4913                 break;
4914         case 0x90 ... 0x9f:     /* setcc r/m8 */
4915                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4916                 break;
4917         case 0xae:              /* clflush */
4918                 break;
4919         case 0xb6 ... 0xb7:     /* movzx */
4920                 ctxt->dst.bytes = ctxt->op_bytes;
4921                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4922                                                        : (u16) ctxt->src.val;
4923                 break;
4924         case 0xbe ... 0xbf:     /* movsx */
4925                 ctxt->dst.bytes = ctxt->op_bytes;
4926                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4927                                                         (s16) ctxt->src.val;
4928                 break;
4929         case 0xc0 ... 0xc1:     /* xadd */
4930                 fastop(ctxt, em_add);
4931                 /* Write back the register source. */
4932                 ctxt->src.val = ctxt->dst.orig_val;
4933                 write_register_operand(&ctxt->src);
4934                 break;
4935         case 0xc3:              /* movnti */
4936                 ctxt->dst.bytes = ctxt->op_bytes;
4937                 ctxt->dst.val = (ctxt->op_bytes == 4) ? (u32) ctxt->src.val :
4938                                                         (u64) ctxt->src.val;
4939                 break;
4940         default:
4941                 goto cannot_emulate;
4942         }
4943
4944         if (rc != X86EMUL_CONTINUE)
4945                 goto done;
4946
4947         goto writeback;
4948
4949 cannot_emulate:
4950         return EMULATION_FAILED;
4951 }
4952
4953 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4954 {
4955         invalidate_registers(ctxt);
4956 }
4957
4958 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4959 {
4960         writeback_registers(ctxt);
4961 }