arch/x86/kernel/cpu/common.c

   1 #include <linux/bootmem.h>
   2 #include <linux/linkage.h>
   3 #include <linux/bitops.h>
   4 #include <linux/kernel.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/string.h>
   8 #include <linux/delay.h>
   9 #include <linux/sched.h>
  10 #include <linux/init.h>
  11 #include <linux/kgdb.h>
  12 #include <linux/smp.h>
  13 #include <linux/io.h>
  14
  15 #include <asm/stackprotector.h>
  16 #include <asm/perf_event.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/archrandom.h>
  19 #include <asm/hypervisor.h>
  20 #include <asm/processor.h>
  21 #include <asm/sections.h>
  22 #include <linux/topology.h>
  23 #include <linux/cpumask.h>
  24 #include <asm/pgtable.h>
  25 #include <asm/atomic.h>
  26 #include <asm/proto.h>
  27 #include <asm/setup.h>
  28 #include <asm/apic.h>
  29 #include <asm/desc.h>
  30 #include <asm/i387.h>
  31 #include <asm/mtrr.h>
  32 #include <linux/numa.h>
  33 #include <asm/asm.h>
  34 #include <asm/cpu.h>
  35 #include <asm/mce.h>
  36 #include <asm/msr.h>
  37 #include <asm/pat.h>
  38
  39 #ifdef CONFIG_X86_LOCAL_APIC
  40 #include <asm/uv/uv.h>
  41 #endif
  42
  43 #include "cpu.h"
  44
  45 /* all of these masks are initialized in setup_cpu_local_masks() */
  46 cpumask_var_t cpu_initialized_mask;
  47 cpumask_var_t cpu_callout_mask;
  48 cpumask_var_t cpu_callin_mask;
  49
  50 /* representing cpus for which sibling maps can be computed */
  51 cpumask_var_t cpu_sibling_setup_mask;
  52
  53 /* correctly size the local cpu masks */
  54 void __init setup_cpu_local_masks(void)
  55 {
  56         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  57         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  58         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  59         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  60 }
  61
  62 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  63 {
  64 #ifdef CONFIG_X86_64
  65         cpu_detect_cache_sizes(c);
  66 #else
  67         /* Not much we can do here... */
  68         /* Check if at least it has cpuid */
  69         if (c->cpuid_level == -1) {
  70                 /* No cpuid. It must be an ancient CPU */
  71                 if (c->x86 == 4)
  72                         strcpy(c->x86_model_id, "486");
  73                 else if (c->x86 == 3)
  74                         strcpy(c->x86_model_id, "386");
  75         }
  76 #endif
  77 }
  78
  79 static const struct cpu_dev __cpuinitconst default_cpu = {
  80         .c_init         = default_init,
  81         .c_vendor       = "Unknown",
  82         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
  83 };
  84
  85 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  86
  87 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  88 #ifdef CONFIG_X86_64
  89         /*
  90          * We need valid kernel segments for data and code in long mode too
  91          * IRET will check the segment types  kkeil 2000/10/28
  92          * Also sysret mandates a special GDT layout
  93          *
  94          * TLS descriptors are currently at a different place compared to i386.
  95          * Hopefully nobody expects them at a fixed place (Wine?)
  96          */
  97         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
  98         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
  99         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
 100         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
 101         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
 102         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
 103 #else
 104         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
 105         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 106         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
 107         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
 108         /*
 109          * Segments used for calling PnP BIOS have byte granularity.
 110          * They code segments and data segments have fixed 64k limits,
 111          * the transfer segment sizes are set at run time.
 112          */
 113         /* 32-bit code */
 114         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 115         /* 16-bit code */
 116         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 117         /* 16-bit data */
 118         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
 119         /* 16-bit data */
 120         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 121         /* 16-bit data */
 122         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 123         /*
 124          * The APM segments have byte granularity and their bases
 125          * are set at run time.  All have 64k limits.
 126          */
 127         /* 32-bit code */
 128         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 129         /* 16-bit code */
 130         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 131         /* data */
 132         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
 133
 134         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 135         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 136         GDT_STACK_CANARY_INIT
 137 #endif
 138 } };
 139 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 140
 141 static int __init x86_xsave_setup(char *s)
 142 {
 143         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
 144         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 145         return 1;
 146 }
 147 __setup("noxsave", x86_xsave_setup);
 148
 149 static int __init x86_xsaveopt_setup(char *s)
 150 {
 151         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 152         return 1;
 153 }
 154 __setup("noxsaveopt", x86_xsaveopt_setup);
 155
 156 #ifdef CONFIG_X86_32
 157 static int cachesize_override __cpuinitdata = -1;
 158 static int disable_x86_serial_nr __cpuinitdata = 1;
 159
 160 static int __init cachesize_setup(char *str)
 161 {
 162         get_option(&str, &cachesize_override);
 163         return 1;
 164 }
 165 __setup("cachesize=", cachesize_setup);
 166
 167 static int __init x86_fxsr_setup(char *s)
 168 {
 169         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 170         setup_clear_cpu_cap(X86_FEATURE_XMM);
 171         return 1;
 172 }
 173 __setup("nofxsr", x86_fxsr_setup);
 174
 175 static int __init x86_sep_setup(char *s)
 176 {
 177         setup_clear_cpu_cap(X86_FEATURE_SEP);
 178         return 1;
 179 }
 180 __setup("nosep", x86_sep_setup);
 181
 182 /* Standard macro to see if a specific flag is changeable */
 183 static inline int flag_is_changeable_p(u32 flag)
 184 {
 185         u32 f1, f2;
 186
 187         /*
 188          * Cyrix and IDT cpus allow disabling of CPUID
 189          * so the code below may return different results
 190          * when it is executed before and after enabling
 191          * the CPUID. Add "volatile" to not allow gcc to
 192          * optimize the subsequent calls to this function.
 193          */
 194         asm volatile ("pushfl           \n\t"
 195                       "pushfl           \n\t"
 196                       "popl %0          \n\t"
 197                       "movl %0, %1      \n\t"
 198                       "xorl %2, %0      \n\t"
 199                       "pushl %0         \n\t"
 200                       "popfl            \n\t"
 201                       "pushfl           \n\t"
 202                       "popl %0          \n\t"
 203                       "popfl            \n\t"
 204
 205                       : "=&r" (f1), "=&r" (f2)
 206                       : "ir" (flag));
 207
 208         return ((f1^f2) & flag) != 0;
 209 }
 210
 211 /* Probe for the CPUID instruction */
 212 static int __cpuinit have_cpuid_p(void)
 213 {
 214         return flag_is_changeable_p(X86_EFLAGS_ID);
 215 }
 216
 217 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 218 {
 219         unsigned long lo, hi;
 220
 221         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
 222                 return;
 223
 224         /* Disable processor serial number: */
 225
 226         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 227         lo |= 0x200000;
 228         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 229
 230         printk(KERN_NOTICE "CPU serial number disabled.\n");
 231         clear_cpu_cap(c, X86_FEATURE_PN);
 232
 233         /* Disabling the serial number may affect the cpuid level */
 234         c->cpuid_level = cpuid_eax(0);
 235 }
 236
 237 static int __init x86_serial_nr_setup(char *s)
 238 {
 239         disable_x86_serial_nr = 0;
 240         return 1;
 241 }
 242 __setup("serialnumber", x86_serial_nr_setup);
 243 #else
 244 static inline int flag_is_changeable_p(u32 flag)
 245 {
 246         return 1;
 247 }
 248 /* Probe for the CPUID instruction */
 249 static inline int have_cpuid_p(void)
 250 {
 251         return 1;
 252 }
 253 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 254 {
 255 }
 256 #endif
 257
 258 static int disable_smep __cpuinitdata;
 259 static __init int setup_disable_smep(char *arg)
 260 {
 261         disable_smep = 1;
 262         return 1;
 263 }
 264 __setup("nosmep", setup_disable_smep);
 265
 266 static __cpuinit void setup_smep(struct cpuinfo_x86 *c)
 267 {
 268         if (cpu_has(c, X86_FEATURE_SMEP)) {
 269                 if (unlikely(disable_smep)) {
 270                         setup_clear_cpu_cap(X86_FEATURE_SMEP);
 271                         clear_in_cr4(X86_CR4_SMEP);
 272                 } else
 273                         set_in_cr4(X86_CR4_SMEP);
 274         }
 275 }
 276
 277 /*
 278  * Some CPU features depend on higher CPUID levels, which may not always
 279  * be available due to CPUID level capping or broken virtualization
 280  * software.  Add those features to this table to auto-disable them.
 281  */
 282 struct cpuid_dependent_feature {
 283         u32 feature;
 284         u32 level;
 285 };
 286
 287 static const struct cpuid_dependent_feature __cpuinitconst
 288 cpuid_dependent_features[] = {
 289         { X86_FEATURE_MWAIT,            0x00000005 },
 290         { X86_FEATURE_DCA,              0x00000009 },
 291         { X86_FEATURE_XSAVE,            0x0000000d },
 292         { 0, 0 }
 293 };
 294
 295 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 296 {
 297         const struct cpuid_dependent_feature *df;
 298
 299         for (df = cpuid_dependent_features; df->feature; df++) {
 300
 301                 if (!cpu_has(c, df->feature))
 302                         continue;
 303                 /*
 304                  * Note: cpuid_level is set to -1 if unavailable, but
 305                  * extended_extended_level is set to 0 if unavailable
 306                  * and the legitimate extended levels are all negative
 307                  * when signed; hence the weird messing around with
 308                  * signs here...
 309                  */
 310                 if (!((s32)df->level < 0 ?
 311                      (u32)df->level > (u32)c->extended_cpuid_level :
 312                      (s32)df->level > (s32)c->cpuid_level))
 313                         continue;
 314
 315                 clear_cpu_cap(c, df->feature);
 316                 if (!warn)
 317                         continue;
 318
 319                 printk(KERN_WARNING
 320                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
 321                                 x86_cap_flags[df->feature], df->level);
 322         }
 323 }
 324
 325 /*
 326  * Naming convention should be: <Name> [(<Codename>)]
 327  * This table only is used unless init_<vendor>() below doesn't set it;
 328  * in particular, if CPUID levels 0x80000002..4 are supported, this
 329  * isn't used
 330  */
 331
 332 /* Look up CPU names by table lookup. */
 333 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
 334 {
 335         const struct cpu_model_info *info;
 336
 337         if (c->x86_model >= 16)
 338                 return NULL;    /* Range check */
 339
 340         if (!this_cpu)
 341                 return NULL;
 342
 343         info = this_cpu->c_models;
 344
 345         while (info && info->family) {
 346                 if (info->family == c->x86)
 347                         return info->model_names[c->x86_model];
 348                 info++;
 349         }
 350         return NULL;            /* Not found */
 351 }
 352
 353 __u32 cpu_caps_cleared[NCAPINTS] __cpuinitdata;
 354 __u32 cpu_caps_set[NCAPINTS] __cpuinitdata;
 355
 356 void load_percpu_segment(int cpu)
 357 {
 358 #ifdef CONFIG_X86_32
 359         loadsegment(fs, __KERNEL_PERCPU);
 360 #else
 361         loadsegment(gs, 0);
 362         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 363 #endif
 364         load_stack_canary_segment();
 365 }
 366
 367 /*
 368  * Current gdt points %fs at the "master" per-cpu area: after this,
 369  * it's on the real one.
 370  */
 371 void switch_to_new_gdt(int cpu)
 372 {
 373         struct desc_ptr gdt_descr;
 374
 375         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 376         gdt_descr.size = GDT_SIZE - 1;
 377         load_gdt(&gdt_descr);
 378         /* Reload the per-cpu base */
 379
 380         load_percpu_segment(cpu);
 381 }
 382
 383 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
 384
 385 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 386 {
 387         unsigned int *v;
 388         char *p, *q;
 389
 390         if (c->extended_cpuid_level < 0x80000004)
 391                 return;
 392
 393         v = (unsigned int *)c->x86_model_id;
 394         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 395         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 396         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 397         c->x86_model_id[48] = 0;
 398
 399         /*
 400          * Intel chips right-justify this string for some dumb reason;
 401          * undo that brain damage:
 402          */
 403         p = q = &c->x86_model_id[0];
 404         while (*p == ' ')
 405                 p++;
 406         if (p != q) {
 407                 while (*p)
 408                         *q++ = *p++;
 409                 while (q <= &c->x86_model_id[48])
 410                         *q++ = '\0';    /* Zero-pad the rest */
 411         }
 412 }
 413
 414 void __cpuinit cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
 415 {
 416         unsigned int n, dummy, ebx, ecx, edx, l2size;
 417
 418         n = c->extended_cpuid_level;
 419
 420         if (n >= 0x80000005) {
 421                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 422                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 423 #ifdef CONFIG_X86_64
 424                 /* On K8 L1 TLB is inclusive, so don't count it */
 425                 c->x86_tlbsize = 0;
 426 #endif
 427         }
 428
 429         if (n < 0x80000006)     /* Some chips just has a large L1. */
 430                 return;
 431
 432         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 433         l2size = ecx >> 16;
 434
 435 #ifdef CONFIG_X86_64
 436         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 437 #else
 438         /* do processor-specific cache resizing */
 439         if (this_cpu->c_size_cache)
 440                 l2size = this_cpu->c_size_cache(c, l2size);
 441
 442         /* Allow user to override all this if necessary. */
 443         if (cachesize_override != -1)
 444                 l2size = cachesize_override;
 445
 446         if (l2size == 0)
 447                 return;         /* Again, no L2 cache is possible */
 448 #endif
 449
 450         c->x86_cache_size = l2size;
 451 }
 452
 453 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 454 {
 455 #ifdef CONFIG_X86_HT
 456         u32 eax, ebx, ecx, edx;
 457         int index_msb, core_bits;
 458         static bool printed;
 459
 460         if (!cpu_has(c, X86_FEATURE_HT))
 461                 return;
 462
 463         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 464                 goto out;
 465
 466         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 467                 return;
 468
 469         cpuid(1, &eax, &ebx, &ecx, &edx);
 470
 471         smp_num_siblings = (ebx & 0xff0000) >> 16;
 472
 473         if (smp_num_siblings == 1) {
 474                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
 475                 goto out;
 476         }
 477
 478         if (smp_num_siblings <= 1)
 479                 goto out;
 480
 481         index_msb = get_count_order(smp_num_siblings);
 482         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 483
 484         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 485
 486         index_msb = get_count_order(smp_num_siblings);
 487
 488         core_bits = get_count_order(c->x86_max_cores);
 489
 490         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 491                                        ((1 << core_bits) - 1);
 492
 493 out:
 494         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
 495                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 496                        c->phys_proc_id);
 497                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 498                        c->cpu_core_id);
 499                 printed = 1;
 500         }
 501 #endif
 502 }
 503
 504 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 505 {
 506         char *v = c->x86_vendor_id;
 507         int i;
 508
 509         for (i = 0; i < X86_VENDOR_NUM; i++) {
 510                 if (!cpu_devs[i])
 511                         break;
 512
 513                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 514                     (cpu_devs[i]->c_ident[1] &&
 515                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 516
 517                         this_cpu = cpu_devs[i];
 518                         c->x86_vendor = this_cpu->c_x86_vendor;
 519                         return;
 520                 }
 521         }
 522
 523         printk_once(KERN_ERR
 524                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
 525                         "CPU: Your system may be unstable.\n", v);
 526
 527         c->x86_vendor = X86_VENDOR_UNKNOWN;
 528         this_cpu = &default_cpu;
 529 }
 530
 531 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 532 {
 533         /* Get vendor name */
 534         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 535               (unsigned int *)&c->x86_vendor_id[0],
 536               (unsigned int *)&c->x86_vendor_id[8],
 537               (unsigned int *)&c->x86_vendor_id[4]);
 538
 539         c->x86 = 4;
 540         /* Intel-defined flags: level 0x00000001 */
 541         if (c->cpuid_level >= 0x00000001) {
 542                 u32 junk, tfms, cap0, misc;
 543
 544                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 545                 c->x86 = (tfms >> 8) & 0xf;
 546                 c->x86_model = (tfms >> 4) & 0xf;
 547                 c->x86_mask = tfms & 0xf;
 548
 549                 if (c->x86 == 0xf)
 550                         c->x86 += (tfms >> 20) & 0xff;
 551                 if (c->x86 >= 0x6)
 552                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 553
 554                 if (cap0 & (1<<19)) {
 555                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 556                         c->x86_cache_alignment = c->x86_clflush_size;
 557                 }
 558         }
 559 }
 560
 561 void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 562 {
 563         u32 tfms, xlvl;
 564         u32 ebx;
 565
 566         /* Intel-defined flags: level 0x00000001 */
 567         if (c->cpuid_level >= 0x00000001) {
 568                 u32 capability, excap;
 569
 570                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 571                 c->x86_capability[0] = capability;
 572                 c->x86_capability[4] = excap;
 573         }
 574
 575         /* Additional Intel-defined flags: level 0x00000007 */
 576         if (c->cpuid_level >= 0x00000007) {
 577                 u32 eax, ebx, ecx, edx;
 578
 579                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
 580
 581                 c->x86_capability[9] = ebx;
 582         }
 583
 584         /* AMD-defined flags: level 0x80000001 */
 585         xlvl = cpuid_eax(0x80000000);
 586         c->extended_cpuid_level = xlvl;
 587
 588         if ((xlvl & 0xffff0000) == 0x80000000) {
 589                 if (xlvl >= 0x80000001) {
 590                         c->x86_capability[1] = cpuid_edx(0x80000001);
 591                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 592                 }
 593         }
 594
 595         if (c->extended_cpuid_level >= 0x80000008) {
 596                 u32 eax = cpuid_eax(0x80000008);
 597
 598                 c->x86_virt_bits = (eax >> 8) & 0xff;
 599                 c->x86_phys_bits = eax & 0xff;
 600         }
 601 #ifdef CONFIG_X86_32
 602         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 603                 c->x86_phys_bits = 36;
 604 #endif
 605
 606         if (c->extended_cpuid_level >= 0x80000007)
 607                 c->x86_power = cpuid_edx(0x80000007);
 608
 609         init_scattered_cpuid_features(c);
 610 }
 611
 612 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 613 {
 614 #ifdef CONFIG_X86_32
 615         int i;
 616
 617         /*
 618          * First of all, decide if this is a 486 or higher
 619          * It's a 486 if we can modify the AC flag
 620          */
 621         if (flag_is_changeable_p(X86_EFLAGS_AC))
 622                 c->x86 = 4;
 623         else
 624                 c->x86 = 3;
 625
 626         for (i = 0; i < X86_VENDOR_NUM; i++)
 627                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 628                         c->x86_vendor_id[0] = 0;
 629                         cpu_devs[i]->c_identify(c);
 630                         if (c->x86_vendor_id[0]) {
 631                                 get_cpu_vendor(c);
 632                                 break;
 633                         }
 634                 }
 635 #endif
 636 }
 637
 638 /*
 639  * Do minimum CPU detection early.
 640  * Fields really needed: vendor, cpuid_level, family, model, mask,
 641  * cache alignment.
 642  * The others are not touched to avoid unwanted side effects.
 643  *
 644  * WARNING: this function is only called on the BP.  Don't add code here
 645  * that is supposed to run on all CPUs.
 646  */
 647 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 648 {
 649 #ifdef CONFIG_X86_64
 650         c->x86_clflush_size = 64;
 651         c->x86_phys_bits = 36;
 652         c->x86_virt_bits = 48;
 653 #else
 654         c->x86_clflush_size = 32;
 655         c->x86_phys_bits = 32;
 656         c->x86_virt_bits = 32;
 657 #endif
 658         c->x86_cache_alignment = c->x86_clflush_size;
 659
 660         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 661         c->extended_cpuid_level = 0;
 662
 663         if (!have_cpuid_p())
 664                 identify_cpu_without_cpuid(c);
 665
 666         /* cyrix could have cpuid enabled via c_identify()*/
 667         if (!have_cpuid_p())
 668                 return;
 669
 670         cpu_detect(c);
 671
 672         get_cpu_vendor(c);
 673
 674         get_cpu_cap(c);
 675
 676         if (this_cpu->c_early_init)
 677                 this_cpu->c_early_init(c);
 678
 679         c->cpu_index = 0;
 680         filter_cpuid_features(c, false);
 681
 682         setup_smep(c);
 683 }
 684
 685 void __init early_cpu_init(void)
 686 {
 687         const struct cpu_dev *const *cdev;
 688         int count = 0;
 689
 690 #ifdef CONFIG_PROCESSOR_SELECT
 691         printk(KERN_INFO "KERNEL supported cpus:\n");
 692 #endif
 693
 694         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 695                 const struct cpu_dev *cpudev = *cdev;
 696
 697                 if (count >= X86_VENDOR_NUM)
 698                         break;
 699                 cpu_devs[count] = cpudev;
 700                 count++;
 701
 702 #ifdef CONFIG_PROCESSOR_SELECT
 703                 {
 704                         unsigned int j;
 705
 706                         for (j = 0; j < 2; j++) {
 707                                 if (!cpudev->c_ident[j])
 708                                         continue;
 709                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
 710                                         cpudev->c_ident[j]);
 711                         }
 712                 }
 713 #endif
 714         }
 715         early_identify_cpu(&boot_cpu_data);
 716 }
 717
 718 /*
 719  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
 720  * unfortunately, that's not true in practice because of early VIA
 721  * chips and (more importantly) broken virtualizers that are not easy
 722  * to detect. In the latter case it doesn't even *fail* reliably, so
 723  * probing for it doesn't even work. Disable it completely on 32-bit
 724  * unless we can find a reliable way to detect all the broken cases.
 725  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
 726  */
 727 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 728 {
 729 #ifdef CONFIG_X86_32
 730         clear_cpu_cap(c, X86_FEATURE_NOPL);
 731 #else
 732         set_cpu_cap(c, X86_FEATURE_NOPL);
 733 #endif
 734 }
 735
 736 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 737 {
 738         c->extended_cpuid_level = 0;
 739
 740         if (!have_cpuid_p())
 741                 identify_cpu_without_cpuid(c);
 742
 743         /* cyrix could have cpuid enabled via c_identify()*/
 744         if (!have_cpuid_p())
 745                 return;
 746
 747         cpu_detect(c);
 748
 749         get_cpu_vendor(c);
 750
 751         get_cpu_cap(c);
 752
 753         if (c->cpuid_level >= 0x00000001) {
 754                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 755 #ifdef CONFIG_X86_32
 756 # ifdef CONFIG_X86_HT
 757                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 758 # else
 759                 c->apicid = c->initial_apicid;
 760 # endif
 761 #endif
 762                 c->phys_proc_id = c->initial_apicid;
 763         }
 764
 765         setup_smep(c);
 766
 767         get_model_name(c); /* Default name */
 768
 769         detect_nopl(c);
 770 }
 771
 772 /*
 773  * This does the hard work of actually picking apart the CPU stuff...
 774  */
 775 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 776 {
 777         int i;
 778
 779         c->loops_per_jiffy = loops_per_jiffy;
 780         c->x86_cache_size = -1;
 781         c->x86_vendor = X86_VENDOR_UNKNOWN;
 782         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 783         c->x86_vendor_id[0] = '\0'; /* Unset */
 784         c->x86_model_id[0] = '\0';  /* Unset */
 785         c->x86_max_cores = 1;
 786         c->x86_coreid_bits = 0;
 787 #ifdef CONFIG_X86_64
 788         c->x86_clflush_size = 64;
 789         c->x86_phys_bits = 36;
 790         c->x86_virt_bits = 48;
 791 #else
 792         c->cpuid_level = -1;    /* CPUID not detected */
 793         c->x86_clflush_size = 32;
 794         c->x86_phys_bits = 32;
 795         c->x86_virt_bits = 32;
 796 #endif
 797         c->x86_cache_alignment = c->x86_clflush_size;
 798         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 799
 800         generic_identify(c);
 801
 802         if (this_cpu->c_identify)
 803                 this_cpu->c_identify(c);
 804
 805         /* Clear/Set all flags overriden by options, after probe */
 806         for (i = 0; i < NCAPINTS; i++) {
 807                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 808                 c->x86_capability[i] |= cpu_caps_set[i];
 809         }
 810
 811 #ifdef CONFIG_X86_64
 812         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 813 #endif
 814
 815         /*
 816          * Vendor-specific initialization.  In this section we
 817          * canonicalize the feature flags, meaning if there are
 818          * features a certain CPU supports which CPUID doesn't
 819          * tell us, CPUID claiming incorrect flags, or other bugs,
 820          * we handle them here.
 821          *
 822          * At the end of this section, c->x86_capability better
 823          * indicate the features this CPU genuinely supports!
 824          */
 825         if (this_cpu->c_init)
 826                 this_cpu->c_init(c);
 827
 828         /* Disable the PN if appropriate */
 829         squash_the_stupid_serial_number(c);
 830
 831         /*
 832          * The vendor-specific functions might have changed features.
 833          * Now we do "generic changes."
 834          */
 835
 836         /* Filter out anything that depends on CPUID levels we don't have */
 837         filter_cpuid_features(c, true);
 838
 839         /* If the model name is still unset, do table lookup. */
 840         if (!c->x86_model_id[0]) {
 841                 const char *p;
 842                 p = table_lookup_model(c);
 843                 if (p)
 844                         strcpy(c->x86_model_id, p);
 845                 else
 846                         /* Last resort... */
 847                         sprintf(c->x86_model_id, "%02x/%02x",
 848                                 c->x86, c->x86_model);
 849         }
 850
 851 #ifdef CONFIG_X86_64
 852         detect_ht(c);
 853 #endif
 854
 855         init_hypervisor(c);
 856         x86_init_rdrand(c);
 857
 858         /*
 859          * Clear/Set all flags overriden by options, need do it
 860          * before following smp all cpus cap AND.
 861          */
 862         for (i = 0; i < NCAPINTS; i++) {
 863                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 864                 c->x86_capability[i] |= cpu_caps_set[i];
 865         }
 866
 867         /*
 868          * On SMP, boot_cpu_data holds the common feature set between
 869          * all CPUs; so make sure that we indicate which features are
 870          * common between the CPUs.  The first time this routine gets
 871          * executed, c == &boot_cpu_data.
 872          */
 873         if (c != &boot_cpu_data) {
 874                 /* AND the already accumulated flags with these */
 875                 for (i = 0; i < NCAPINTS; i++)
 876                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 877         }
 878
 879         /* Init Machine Check Exception if available. */
 880         mcheck_cpu_init(c);
 881
 882         select_idle_routine(c);
 883
 884 #ifdef CONFIG_NUMA
 885         numa_add_cpu(smp_processor_id());
 886 #endif
 887 }
 888
 889 #ifdef CONFIG_X86_64
 890 static void vgetcpu_set_mode(void)
 891 {
 892         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 893                 vgetcpu_mode = VGETCPU_RDTSCP;
 894         else
 895                 vgetcpu_mode = VGETCPU_LSL;
 896 }
 897 #endif
 898
 899 void __init identify_boot_cpu(void)
 900 {
 901         identify_cpu(&boot_cpu_data);
 902         init_amd_e400_c1e_mask();
 903 #ifdef CONFIG_X86_32
 904         sysenter_setup();
 905         enable_sep_cpu();
 906 #else
 907         vgetcpu_set_mode();
 908 #endif
 909 }
 910
 911 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 912 {
 913         BUG_ON(c == &boot_cpu_data);
 914         identify_cpu(c);
 915 #ifdef CONFIG_X86_32
 916         enable_sep_cpu();
 917 #endif
 918         mtrr_ap_init();
 919 }
 920
 921 struct msr_range {
 922         unsigned        min;
 923         unsigned        max;
 924 };
 925
 926 static const struct msr_range msr_range_array[] __cpuinitconst = {
 927         { 0x00000000, 0x00000418},
 928         { 0xc0000000, 0xc000040b},
 929         { 0xc0010000, 0xc0010142},
 930         { 0xc0011000, 0xc001103b},
 931 };
 932
 933 static void __cpuinit print_cpu_msr(void)
 934 {
 935         unsigned index_min, index_max;
 936         unsigned index;
 937         u64 val;
 938         int i;
 939
 940         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 941                 index_min = msr_range_array[i].min;
 942                 index_max = msr_range_array[i].max;
 943
 944                 for (index = index_min; index < index_max; index++) {
 945                         if (rdmsrl_amd_safe(index, &val))
 946                                 continue;
 947                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 948                 }
 949         }
 950 }
 951
 952 static int show_msr __cpuinitdata;
 953
 954 static __init int setup_show_msr(char *arg)
 955 {
 956         int num;
 957
 958         get_option(&arg, &num);
 959
 960         if (num > 0)
 961                 show_msr = num;
 962         return 1;
 963 }
 964 __setup("show_msr=", setup_show_msr);
 965
 966 static __init int setup_noclflush(char *arg)
 967 {
 968         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 969         return 1;
 970 }
 971 __setup("noclflush", setup_noclflush);
 972
 973 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 974 {
 975         const char *vendor = NULL;
 976
 977         if (c->x86_vendor < X86_VENDOR_NUM) {
 978                 vendor = this_cpu->c_vendor;
 979         } else {
 980                 if (c->cpuid_level >= 0)
 981                         vendor = c->x86_vendor_id;
 982         }
 983
 984         if (vendor && !strstr(c->x86_model_id, vendor))
 985                 printk(KERN_CONT "%s ", vendor);
 986
 987         if (c->x86_model_id[0])
 988                 printk(KERN_CONT "%s", c->x86_model_id);
 989         else
 990                 printk(KERN_CONT "%d86", c->x86);
 991
 992         if (c->x86_mask || c->cpuid_level >= 0)
 993                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 994         else
 995                 printk(KERN_CONT "\n");
 996
 997 #ifdef CONFIG_SMP
 998         if (c->cpu_index < show_msr)
 999                 print_cpu_msr();
1000 #else
1001         if (show_msr)
1002                 print_cpu_msr();
1003 #endif
1004 }
1005
1006 static __init int setup_disablecpuid(char *arg)
1007 {
1008         int bit;
1009
1010         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1011                 setup_clear_cpu_cap(bit);
1012         else
1013                 return 0;
1014
1015         return 1;
1016 }
1017 __setup("clearcpuid=", setup_disablecpuid);
1018
1019 #ifdef CONFIG_X86_64
1020 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1021
1022 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1023                      irq_stack_union) __aligned(PAGE_SIZE);
1024
1025 /*
1026  * The following four percpu variables are hot.  Align current_task to
1027  * cacheline size such that all four fall in the same cacheline.
1028  */
1029 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1030         &init_task;
1031 EXPORT_PER_CPU_SYMBOL(current_task);
1032
1033 DEFINE_PER_CPU(unsigned long, kernel_stack) =
1034         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
1035 EXPORT_PER_CPU_SYMBOL(kernel_stack);
1036
1037 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1038         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1039
1040 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1041
1042 /*
1043  * Special IST stacks which the CPU switches to when it calls
1044  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1045  * limit), all of them are 4K, except the debug stack which
1046  * is 8K.
1047  */
1048 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1049           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1050           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1051 };
1052
1053 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
1054         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1055
1056 /* May not be marked __init: used by software suspend */
1057 void syscall_init(void)
1058 {
1059         /*
1060          * LSTAR and STAR live in a bit strange symbiosis.
1061          * They both write to the same internal register. STAR allows to
1062          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1063          */
1064         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1065         wrmsrl(MSR_LSTAR, system_call);
1066         wrmsrl(MSR_CSTAR, ignore_sysret);
1067
1068 #ifdef CONFIG_IA32_EMULATION
1069         syscall32_cpu_init();
1070 #endif
1071
1072         /* Flags to clear on syscall */
1073         wrmsrl(MSR_SYSCALL_MASK,
1074                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
1075 }
1076
1077 unsigned long kernel_eflags;
1078
1079 /*
1080  * Copies of the original ist values from the tss are only accessed during
1081  * debugging, no special alignment required.
1082  */
1083 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1084
1085 #else   /* CONFIG_X86_64 */
1086
1087 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1088 EXPORT_PER_CPU_SYMBOL(current_task);
1089
1090 #ifdef CONFIG_CC_STACKPROTECTOR
1091 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1092 #endif
1093
1094 /* Make sure %fs and %gs are initialized properly in idle threads */
1095 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1096 {
1097         memset(regs, 0, sizeof(struct pt_regs));
1098         regs->fs = __KERNEL_PERCPU;
1099         regs->gs = __KERNEL_STACK_CANARY;
1100
1101         return regs;
1102 }
1103 #endif  /* CONFIG_X86_64 */
1104
1105 /*
1106  * Clear all 6 debug registers:
1107  */
1108 static void clear_all_debug_regs(void)
1109 {
1110         int i;
1111
1112         for (i = 0; i < 8; i++) {
1113                 /* Ignore db4, db5 */
1114                 if ((i == 4) || (i == 5))
1115                         continue;
1116
1117                 set_debugreg(0, i);
1118         }
1119 }
1120
1121 #ifdef CONFIG_KGDB
1122 /*
1123  * Restore debug regs if using kgdbwait and you have a kernel debugger
1124  * connection established.
1125  */
1126 static void dbg_restore_debug_regs(void)
1127 {
1128         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1129                 arch_kgdb_ops.correct_hw_break();
1130 }
1131 #else /* ! CONFIG_KGDB */
1132 #define dbg_restore_debug_regs()
1133 #endif /* ! CONFIG_KGDB */
1134
1135 /*
1136  * cpu_init() initializes state that is per-CPU. Some data is already
1137  * initialized (naturally) in the bootstrap process, such as the GDT
1138  * and IDT. We reload them nevertheless, this function acts as a
1139  * 'CPU state barrier', nothing should get across.
1140  * A lot of state is already set up in PDA init for 64 bit
1141  */
1142 #ifdef CONFIG_X86_64
1143
1144 void __cpuinit cpu_init(void)
1145 {
1146         struct orig_ist *oist;
1147         struct task_struct *me;
1148         struct tss_struct *t;
1149         unsigned long v;
1150         int cpu;
1151         int i;
1152
1153         cpu = stack_smp_processor_id();
1154         t = &per_cpu(init_tss, cpu);
1155         oist = &per_cpu(orig_ist, cpu);
1156
1157 #ifdef CONFIG_NUMA
1158         if (cpu != 0 && percpu_read(numa_node) == 0 &&
1159             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1160                 set_numa_node(early_cpu_to_node(cpu));
1161 #endif
1162
1163         me = current;
1164
1165         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1166                 panic("CPU#%d already initialized!\n", cpu);
1167
1168         pr_debug("Initializing CPU#%d\n", cpu);
1169
1170         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1171
1172         /*
1173          * Initialize the per-CPU GDT with the boot GDT,
1174          * and set up the GDT descriptor:
1175          */
1176
1177         switch_to_new_gdt(cpu);
1178         loadsegment(fs, 0);
1179
1180         load_idt((const struct desc_ptr *)&idt_descr);
1181
1182         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1183         syscall_init();
1184
1185         wrmsrl(MSR_FS_BASE, 0);
1186         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1187         barrier();
1188
1189         x86_configure_nx();
1190         if (cpu != 0)
1191                 enable_x2apic();
1192
1193         /*
1194          * set up and load the per-CPU TSS
1195          */
1196         if (!oist->ist[0]) {
1197                 char *estacks = per_cpu(exception_stacks, cpu);
1198
1199                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1200                         estacks += exception_stack_sizes[v];
1201                         oist->ist[v] = t->x86_tss.ist[v] =
1202                                         (unsigned long)estacks;
1203                 }
1204         }
1205
1206         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1207
1208         /*
1209          * <= is required because the CPU will access up to
1210          * 8 bits beyond the end of the IO permission bitmap.
1211          */
1212         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1213                 t->io_bitmap[i] = ~0UL;
1214
1215         atomic_inc(&init_mm.mm_count);
1216         me->active_mm = &init_mm;
1217         BUG_ON(me->mm);
1218         enter_lazy_tlb(&init_mm, me);
1219
1220         load_sp0(t, &current->thread);
1221         set_tss_desc(cpu, t);
1222         load_TR_desc();
1223         load_LDT(&init_mm.context);
1224
1225         clear_all_debug_regs();
1226         dbg_restore_debug_regs();
1227
1228         fpu_init();
1229         xsave_init();
1230
1231         raw_local_save_flags(kernel_eflags);
1232
1233         if (is_uv_system())
1234                 uv_cpu_init();
1235 }
1236
1237 #else
1238
1239 void __cpuinit cpu_init(void)
1240 {
1241         int cpu = smp_processor_id();
1242         struct task_struct *curr = current;
1243         struct tss_struct *t = &per_cpu(init_tss, cpu);
1244         struct thread_struct *thread = &curr->thread;
1245
1246         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1247                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1248                 for (;;)
1249                         local_irq_enable();
1250         }
1251
1252         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1253
1254         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1255                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1256
1257         load_idt(&idt_descr);
1258         switch_to_new_gdt(cpu);
1259
1260         /*
1261          * Set up and load the per-CPU TSS and LDT
1262          */
1263         atomic_inc(&init_mm.mm_count);
1264         curr->active_mm = &init_mm;
1265         BUG_ON(curr->mm);
1266         enter_lazy_tlb(&init_mm, curr);
1267
1268         load_sp0(t, thread);
1269         set_tss_desc(cpu, t);
1270         load_TR_desc();
1271         load_LDT(&init_mm.context);
1272
1273         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1274
1275 #ifdef CONFIG_DOUBLEFAULT
1276         /* Set up doublefault TSS pointer in the GDT */
1277         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1278 #endif
1279
1280         clear_all_debug_regs();
1281         dbg_restore_debug_regs();
1282
1283         fpu_init();
1284         xsave_init();
1285 }
1286 #endif