arch/x86/kernel/apic/vector.c

   1 /*
   2  * Local APIC related interfaces to support IOAPIC, MSI, HT_IRQ etc.
   3  *
   4  * Copyright (C) 1997, 1998, 1999, 2000, 2009 Ingo Molnar, Hajnalka Szabo
   5  *      Moved from arch/x86/kernel/apic/io_apic.c.
   6  * Jiang Liu <jiang.liu@linux.intel.com>
   7  *      Enable support of hierarchical irqdomains
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13 #include <linux/interrupt.h>
  14 #include <linux/init.h>
  15 #include <linux/compiler.h>
  16 #include <linux/slab.h>
  17 #include <asm/irqdomain.h>
  18 #include <asm/hw_irq.h>
  19 #include <asm/apic.h>
  20 #include <asm/i8259.h>
  21 #include <asm/desc.h>
  22 #include <asm/irq_remapping.h>
  23
  24 struct apic_chip_data {
  25         struct irq_cfg          cfg;
  26         cpumask_var_t           domain;
  27         cpumask_var_t           old_domain;
  28         u8                      move_in_progress : 1;
  29 };
  30
  31 struct irq_domain *x86_vector_domain;
  32 static DEFINE_RAW_SPINLOCK(vector_lock);
  33 static cpumask_var_t vector_cpumask, vector_searchmask, searched_cpumask;
  34 static struct irq_chip lapic_controller;
  35 #ifdef  CONFIG_X86_IO_APIC
  36 static struct apic_chip_data *legacy_irq_data[NR_IRQS_LEGACY];
  37 #endif
  38
  39 void lock_vector_lock(void)
  40 {
  41         /* Used to the online set of cpus does not change
  42          * during assign_irq_vector.
  43          */
  44         raw_spin_lock(&vector_lock);
  45 }
  46
  47 void unlock_vector_lock(void)
  48 {
  49         raw_spin_unlock(&vector_lock);
  50 }
  51
  52 static struct apic_chip_data *apic_chip_data(struct irq_data *irq_data)
  53 {
  54         if (!irq_data)
  55                 return NULL;
  56
  57         while (irq_data->parent_data)
  58                 irq_data = irq_data->parent_data;
  59
  60         return irq_data->chip_data;
  61 }
  62
  63 struct irq_cfg *irqd_cfg(struct irq_data *irq_data)
  64 {
  65         struct apic_chip_data *data = apic_chip_data(irq_data);
  66
  67         return data ? &data->cfg : NULL;
  68 }
  69
  70 struct irq_cfg *irq_cfg(unsigned int irq)
  71 {
  72         return irqd_cfg(irq_get_irq_data(irq));
  73 }
  74
  75 static struct apic_chip_data *alloc_apic_chip_data(int node)
  76 {
  77         struct apic_chip_data *data;
  78
  79         data = kzalloc_node(sizeof(*data), GFP_KERNEL, node);
  80         if (!data)
  81                 return NULL;
  82         if (!zalloc_cpumask_var_node(&data->domain, GFP_KERNEL, node))
  83                 goto out_data;
  84         if (!zalloc_cpumask_var_node(&data->old_domain, GFP_KERNEL, node))
  85                 goto out_domain;
  86         return data;
  87 out_domain:
  88         free_cpumask_var(data->domain);
  89 out_data:
  90         kfree(data);
  91         return NULL;
  92 }
  93
  94 static void free_apic_chip_data(struct apic_chip_data *data)
  95 {
  96         if (data) {
  97                 free_cpumask_var(data->domain);
  98                 free_cpumask_var(data->old_domain);
  99                 kfree(data);
 100         }
 101 }
 102
 103 static int __assign_irq_vector(int irq, struct apic_chip_data *d,
 104                                const struct cpumask *mask)
 105 {
 106         /*
 107          * NOTE! The local APIC isn't very good at handling
 108          * multiple interrupts at the same interrupt level.
 109          * As the interrupt level is determined by taking the
 110          * vector number and shifting that right by 4, we
 111          * want to spread these out a bit so that they don't
 112          * all fall in the same interrupt level.
 113          *
 114          * Also, we've got to be careful not to trash gate
 115          * 0x80, because int 0x80 is hm, kind of importantish. ;)
 116          */
 117         static int current_vector = FIRST_EXTERNAL_VECTOR + VECTOR_OFFSET_START;
 118         static int current_offset = VECTOR_OFFSET_START % 16;
 119         int cpu, vector;
 120
 121         if (d->move_in_progress)
 122                 return -EBUSY;
 123
 124         /* Only try and allocate irqs on cpus that are present */
 125         cpumask_clear(d->old_domain);
 126         cpumask_clear(searched_cpumask);
 127         cpu = cpumask_first_and(mask, cpu_online_mask);
 128         while (cpu < nr_cpu_ids) {
 129                 int new_cpu, offset;
 130
 131                 /* Get the possible target cpus for @mask/@cpu from the apic */
 132                 apic->vector_allocation_domain(cpu, vector_cpumask, mask);
 133
 134                 /*
 135                  * Clear the offline cpus from @vector_cpumask for searching
 136                  * and verify whether the result overlaps with @mask. If true,
 137                  * then the call to apic->cpu_mask_to_apicid_and() will
 138                  * succeed as well. If not, no point in trying to find a
 139                  * vector in this mask.
 140                  */
 141                 cpumask_and(vector_searchmask, vector_cpumask, cpu_online_mask);
 142                 if (!cpumask_intersects(vector_searchmask, mask))
 143                         goto next_cpu;
 144
 145                 if (cpumask_subset(vector_cpumask, d->domain)) {
 146                         if (cpumask_equal(vector_cpumask, d->domain))
 147                                 goto success;
 148                         /*
 149                          * Mark the cpus which are not longer in the mask for
 150                          * cleanup.
 151                          */
 152                         cpumask_andnot(d->old_domain, d->domain, vector_cpumask);
 153                         vector = d->cfg.vector;
 154                         goto update;
 155                 }
 156
 157                 vector = current_vector;
 158                 offset = current_offset;
 159 next:
 160                 vector += 16;
 161                 if (vector >= first_system_vector) {
 162                         offset = (offset + 1) % 16;
 163                         vector = FIRST_EXTERNAL_VECTOR + offset;
 164                 }
 165
 166                 /* If the search wrapped around, try the next cpu */
 167                 if (unlikely(current_vector == vector))
 168                         goto next_cpu;
 169
 170                 if (test_bit(vector, used_vectors))
 171                         goto next;
 172
 173                 for_each_cpu(new_cpu, vector_searchmask) {
 174                         if (!IS_ERR_OR_NULL(per_cpu(vector_irq, new_cpu)[vector]))
 175                                 goto next;
 176                 }
 177                 /* Found one! */
 178                 current_vector = vector;
 179                 current_offset = offset;
 180                 /* Schedule the old vector for cleanup on all cpus */
 181                 if (d->cfg.vector)
 182                         cpumask_copy(d->old_domain, d->domain);
 183                 for_each_cpu(new_cpu, vector_searchmask)
 184                         per_cpu(vector_irq, new_cpu)[vector] = irq_to_desc(irq);
 185                 goto update;
 186
 187 next_cpu:
 188                 /*
 189                  * We exclude the current @vector_cpumask from the requested
 190                  * @mask and try again with the next online cpu in the
 191                  * result. We cannot modify @mask, so we use @vector_cpumask
 192                  * as a temporary buffer here as it will be reassigned when
 193                  * calling apic->vector_allocation_domain() above.
 194                  */
 195                 cpumask_or(searched_cpumask, searched_cpumask, vector_cpumask);
 196                 cpumask_andnot(vector_cpumask, mask, searched_cpumask);
 197                 cpu = cpumask_first_and(vector_cpumask, cpu_online_mask);
 198                 continue;
 199         }
 200         return -ENOSPC;
 201
 202 update:
 203         /*
 204          * Exclude offline cpus from the cleanup mask and set the
 205          * move_in_progress flag when the result is not empty.
 206          */
 207         cpumask_and(d->old_domain, d->old_domain, cpu_online_mask);
 208         d->move_in_progress = !cpumask_empty(d->old_domain);
 209         d->cfg.vector = vector;
 210         cpumask_copy(d->domain, vector_cpumask);
 211 success:
 212         /*
 213          * Cache destination APIC IDs into cfg->dest_apicid. This cannot fail
 214          * as we already established, that mask & d->domain & cpu_online_mask
 215          * is not empty.
 216          */
 217         BUG_ON(apic->cpu_mask_to_apicid_and(mask, d->domain,
 218                                             &d->cfg.dest_apicid));
 219         return 0;
 220 }
 221
 222 static int assign_irq_vector(int irq, struct apic_chip_data *data,
 223                              const struct cpumask *mask)
 224 {
 225         int err;
 226         unsigned long flags;
 227
 228         raw_spin_lock_irqsave(&vector_lock, flags);
 229         err = __assign_irq_vector(irq, data, mask);
 230         raw_spin_unlock_irqrestore(&vector_lock, flags);
 231         return err;
 232 }
 233
 234 static int assign_irq_vector_policy(int irq, int node,
 235                                     struct apic_chip_data *data,
 236                                     struct irq_alloc_info *info)
 237 {
 238         if (info && info->mask)
 239                 return assign_irq_vector(irq, data, info->mask);
 240         if (node != NUMA_NO_NODE &&
 241             assign_irq_vector(irq, data, cpumask_of_node(node)) == 0)
 242                 return 0;
 243         return assign_irq_vector(irq, data, apic->target_cpus());
 244 }
 245
 246 static void clear_irq_vector(int irq, struct apic_chip_data *data)
 247 {
 248         struct irq_desc *desc;
 249         int cpu, vector;
 250
 251         BUG_ON(!data->cfg.vector);
 252
 253         vector = data->cfg.vector;
 254         for_each_cpu_and(cpu, data->domain, cpu_online_mask)
 255                 per_cpu(vector_irq, cpu)[vector] = VECTOR_UNUSED;
 256
 257         data->cfg.vector = 0;
 258         cpumask_clear(data->domain);
 259
 260         if (likely(!data->move_in_progress))
 261                 return;
 262
 263         desc = irq_to_desc(irq);
 264         for_each_cpu_and(cpu, data->old_domain, cpu_online_mask) {
 265                 for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS;
 266                      vector++) {
 267                         if (per_cpu(vector_irq, cpu)[vector] != desc)
 268                                 continue;
 269                         per_cpu(vector_irq, cpu)[vector] = VECTOR_UNUSED;
 270                         break;
 271                 }
 272         }
 273         data->move_in_progress = 0;
 274 }
 275
 276 void init_irq_alloc_info(struct irq_alloc_info *info,
 277                          const struct cpumask *mask)
 278 {
 279         memset(info, 0, sizeof(*info));
 280         info->mask = mask;
 281 }
 282
 283 void copy_irq_alloc_info(struct irq_alloc_info *dst, struct irq_alloc_info *src)
 284 {
 285         if (src)
 286                 *dst = *src;
 287         else
 288                 memset(dst, 0, sizeof(*dst));
 289 }
 290
 291 static void x86_vector_free_irqs(struct irq_domain *domain,
 292                                  unsigned int virq, unsigned int nr_irqs)
 293 {
 294         struct apic_chip_data *apic_data;
 295         struct irq_data *irq_data;
 296         unsigned long flags;
 297         int i;
 298
 299         for (i = 0; i < nr_irqs; i++) {
 300                 irq_data = irq_domain_get_irq_data(x86_vector_domain, virq + i);
 301                 if (irq_data && irq_data->chip_data) {
 302                         raw_spin_lock_irqsave(&vector_lock, flags);
 303                         clear_irq_vector(virq + i, irq_data->chip_data);
 304                         apic_data = irq_data->chip_data;
 305                         irq_domain_reset_irq_data(irq_data);
 306                         raw_spin_unlock_irqrestore(&vector_lock, flags);
 307                         free_apic_chip_data(apic_data);
 308 #ifdef  CONFIG_X86_IO_APIC
 309                         if (virq + i < nr_legacy_irqs())
 310                                 legacy_irq_data[virq + i] = NULL;
 311 #endif
 312                 }
 313         }
 314 }
 315
 316 static int x86_vector_alloc_irqs(struct irq_domain *domain, unsigned int virq,
 317                                  unsigned int nr_irqs, void *arg)
 318 {
 319         struct irq_alloc_info *info = arg;
 320         struct apic_chip_data *data;
 321         struct irq_data *irq_data;
 322         int i, err, node;
 323
 324         if (disable_apic)
 325                 return -ENXIO;
 326
 327         /* Currently vector allocator can't guarantee contiguous allocations */
 328         if ((info->flags & X86_IRQ_ALLOC_CONTIGUOUS_VECTORS) && nr_irqs > 1)
 329                 return -ENOSYS;
 330
 331         for (i = 0; i < nr_irqs; i++) {
 332                 irq_data = irq_domain_get_irq_data(domain, virq + i);
 333                 BUG_ON(!irq_data);
 334                 node = irq_data_get_node(irq_data);
 335 #ifdef  CONFIG_X86_IO_APIC
 336                 if (virq + i < nr_legacy_irqs() && legacy_irq_data[virq + i])
 337                         data = legacy_irq_data[virq + i];
 338                 else
 339 #endif
 340                         data = alloc_apic_chip_data(node);
 341                 if (!data) {
 342                         err = -ENOMEM;
 343                         goto error;
 344                 }
 345
 346                 irq_data->chip = &lapic_controller;
 347                 irq_data->chip_data = data;
 348                 irq_data->hwirq = virq + i;
 349                 err = assign_irq_vector_policy(virq + i, node, data, info);
 350                 if (err)
 351                         goto error;
 352         }
 353
 354         return 0;
 355
 356 error:
 357         x86_vector_free_irqs(domain, virq, i + 1);
 358         return err;
 359 }
 360
 361 static const struct irq_domain_ops x86_vector_domain_ops = {
 362         .alloc  = x86_vector_alloc_irqs,
 363         .free   = x86_vector_free_irqs,
 364 };
 365
 366 int __init arch_probe_nr_irqs(void)
 367 {
 368         int nr;
 369
 370         if (nr_irqs > (NR_VECTORS * nr_cpu_ids))
 371                 nr_irqs = NR_VECTORS * nr_cpu_ids;
 372
 373         nr = (gsi_top + nr_legacy_irqs()) + 8 * nr_cpu_ids;
 374 #if defined(CONFIG_PCI_MSI) || defined(CONFIG_HT_IRQ)
 375         /*
 376          * for MSI and HT dyn irq
 377          */
 378         if (gsi_top <= NR_IRQS_LEGACY)
 379                 nr +=  8 * nr_cpu_ids;
 380         else
 381                 nr += gsi_top * 16;
 382 #endif
 383         if (nr < nr_irqs)
 384                 nr_irqs = nr;
 385
 386         /*
 387          * We don't know if PIC is present at this point so we need to do
 388          * probe() to get the right number of legacy IRQs.
 389          */
 390         return legacy_pic->probe();
 391 }
 392
 393 #ifdef  CONFIG_X86_IO_APIC
 394 static void init_legacy_irqs(void)
 395 {
 396         int i, node = cpu_to_node(0);
 397         struct apic_chip_data *data;
 398
 399         /*
 400          * For legacy IRQ's, start with assigning irq0 to irq15 to
 401          * ISA_IRQ_VECTOR(i) for all cpu's.
 402          */
 403         for (i = 0; i < nr_legacy_irqs(); i++) {
 404                 data = legacy_irq_data[i] = alloc_apic_chip_data(node);
 405                 BUG_ON(!data);
 406
 407                 data->cfg.vector = ISA_IRQ_VECTOR(i);
 408                 cpumask_setall(data->domain);
 409                 irq_set_chip_data(i, data);
 410         }
 411 }
 412 #else
 413 static void init_legacy_irqs(void) { }
 414 #endif
 415
 416 int __init arch_early_irq_init(void)
 417 {
 418         init_legacy_irqs();
 419
 420         x86_vector_domain = irq_domain_add_tree(NULL, &x86_vector_domain_ops,
 421                                                 NULL);
 422         BUG_ON(x86_vector_domain == NULL);
 423         irq_set_default_host(x86_vector_domain);
 424
 425         arch_init_msi_domain(x86_vector_domain);
 426         arch_init_htirq_domain(x86_vector_domain);
 427
 428         BUG_ON(!alloc_cpumask_var(&vector_cpumask, GFP_KERNEL));
 429         BUG_ON(!alloc_cpumask_var(&vector_searchmask, GFP_KERNEL));
 430         BUG_ON(!alloc_cpumask_var(&searched_cpumask, GFP_KERNEL));
 431
 432         return arch_early_ioapic_init();
 433 }
 434
 435 /* Initialize vector_irq on a new cpu */
 436 static void __setup_vector_irq(int cpu)
 437 {
 438         struct apic_chip_data *data;
 439         struct irq_desc *desc;
 440         int irq, vector;
 441
 442         /* Mark the inuse vectors */
 443         for_each_irq_desc(irq, desc) {
 444                 struct irq_data *idata = irq_desc_get_irq_data(desc);
 445
 446                 data = apic_chip_data(idata);
 447                 if (!data || !cpumask_test_cpu(cpu, data->domain))
 448                         continue;
 449                 vector = data->cfg.vector;
 450                 per_cpu(vector_irq, cpu)[vector] = desc;
 451         }
 452         /* Mark the free vectors */
 453         for (vector = 0; vector < NR_VECTORS; ++vector) {
 454                 desc = per_cpu(vector_irq, cpu)[vector];
 455                 if (IS_ERR_OR_NULL(desc))
 456                         continue;
 457
 458                 data = apic_chip_data(irq_desc_get_irq_data(desc));
 459                 if (!cpumask_test_cpu(cpu, data->domain))
 460                         per_cpu(vector_irq, cpu)[vector] = VECTOR_UNUSED;
 461         }
 462 }
 463
 464 /*
 465  * Setup the vector to irq mappings. Must be called with vector_lock held.
 466  */
 467 void setup_vector_irq(int cpu)
 468 {
 469         int irq;
 470
 471         lockdep_assert_held(&vector_lock);
 472         /*
 473          * On most of the platforms, legacy PIC delivers the interrupts on the
 474          * boot cpu. But there are certain platforms where PIC interrupts are
 475          * delivered to multiple cpu's. If the legacy IRQ is handled by the
 476          * legacy PIC, for the new cpu that is coming online, setup the static
 477          * legacy vector to irq mapping:
 478          */
 479         for (irq = 0; irq < nr_legacy_irqs(); irq++)
 480                 per_cpu(vector_irq, cpu)[ISA_IRQ_VECTOR(irq)] = irq_to_desc(irq);
 481
 482         __setup_vector_irq(cpu);
 483 }
 484
 485 static int apic_retrigger_irq(struct irq_data *irq_data)
 486 {
 487         struct apic_chip_data *data = apic_chip_data(irq_data);
 488         unsigned long flags;
 489         int cpu;
 490
 491         raw_spin_lock_irqsave(&vector_lock, flags);
 492         cpu = cpumask_first_and(data->domain, cpu_online_mask);
 493         apic->send_IPI_mask(cpumask_of(cpu), data->cfg.vector);
 494         raw_spin_unlock_irqrestore(&vector_lock, flags);
 495
 496         return 1;
 497 }
 498
 499 void apic_ack_edge(struct irq_data *data)
 500 {
 501         irq_complete_move(irqd_cfg(data));
 502         irq_move_irq(data);
 503         ack_APIC_irq();
 504 }
 505
 506 static int apic_set_affinity(struct irq_data *irq_data,
 507                              const struct cpumask *dest, bool force)
 508 {
 509         struct apic_chip_data *data = irq_data->chip_data;
 510         int err, irq = irq_data->irq;
 511
 512         if (!config_enabled(CONFIG_SMP))
 513                 return -EPERM;
 514
 515         if (!cpumask_intersects(dest, cpu_online_mask))
 516                 return -EINVAL;
 517
 518         err = assign_irq_vector(irq, data, dest);
 519         return err ? err : IRQ_SET_MASK_OK;
 520 }
 521
 522 static struct irq_chip lapic_controller = {
 523         .irq_ack                = apic_ack_edge,
 524         .irq_set_affinity       = apic_set_affinity,
 525         .irq_retrigger          = apic_retrigger_irq,
 526 };
 527
 528 #ifdef CONFIG_SMP
 529 static void __send_cleanup_vector(struct apic_chip_data *data)
 530 {
 531         cpumask_var_t cleanup_mask;
 532
 533         raw_spin_lock(&vector_lock);
 534         data->move_in_progress = 0;
 535         if (unlikely(!alloc_cpumask_var(&cleanup_mask, GFP_ATOMIC))) {
 536                 unsigned int i;
 537
 538                 for_each_cpu_and(i, data->old_domain, cpu_online_mask)
 539                         apic->send_IPI_mask(cpumask_of(i),
 540                                             IRQ_MOVE_CLEANUP_VECTOR);
 541         } else {
 542                 cpumask_and(cleanup_mask, data->old_domain, cpu_online_mask);
 543                 apic->send_IPI_mask(cleanup_mask, IRQ_MOVE_CLEANUP_VECTOR);
 544                 free_cpumask_var(cleanup_mask);
 545         }
 546         raw_spin_unlock(&vector_lock);
 547 }
 548
 549 void send_cleanup_vector(struct irq_cfg *cfg)
 550 {
 551         struct apic_chip_data *data;
 552
 553         data = container_of(cfg, struct apic_chip_data, cfg);
 554         if (data->move_in_progress)
 555                 __send_cleanup_vector(data);
 556 }
 557
 558 asmlinkage __visible void smp_irq_move_cleanup_interrupt(void)
 559 {
 560         unsigned vector, me;
 561
 562         entering_ack_irq();
 563
 564         /* Prevent vectors vanishing under us */
 565         raw_spin_lock(&vector_lock);
 566
 567         me = smp_processor_id();
 568         for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS; vector++) {
 569                 struct apic_chip_data *data;
 570                 struct irq_desc *desc;
 571                 unsigned int irr;
 572
 573         retry:
 574                 desc = __this_cpu_read(vector_irq[vector]);
 575                 if (IS_ERR_OR_NULL(desc))
 576                         continue;
 577
 578                 if (!raw_spin_trylock(&desc->lock)) {
 579                         raw_spin_unlock(&vector_lock);
 580                         cpu_relax();
 581                         raw_spin_lock(&vector_lock);
 582                         goto retry;
 583                 }
 584
 585                 data = apic_chip_data(irq_desc_get_irq_data(desc));
 586                 if (!data)
 587                         goto unlock;
 588
 589                 /*
 590                  * Check if the irq migration is in progress. If so, we
 591                  * haven't received the cleanup request yet for this irq.
 592                  */
 593                 if (data->move_in_progress)
 594                         goto unlock;
 595
 596                 if (vector == data->cfg.vector &&
 597                     cpumask_test_cpu(me, data->domain))
 598                         goto unlock;
 599
 600                 irr = apic_read(APIC_IRR + (vector / 32 * 0x10));
 601                 /*
 602                  * Check if the vector that needs to be cleanedup is
 603                  * registered at the cpu's IRR. If so, then this is not
 604                  * the best time to clean it up. Lets clean it up in the
 605                  * next attempt by sending another IRQ_MOVE_CLEANUP_VECTOR
 606                  * to myself.
 607                  */
 608                 if (irr  & (1 << (vector % 32))) {
 609                         apic->send_IPI_self(IRQ_MOVE_CLEANUP_VECTOR);
 610                         goto unlock;
 611                 }
 612                 __this_cpu_write(vector_irq[vector], VECTOR_UNUSED);
 613 unlock:
 614                 raw_spin_unlock(&desc->lock);
 615         }
 616
 617         raw_spin_unlock(&vector_lock);
 618
 619         exiting_irq();
 620 }
 621
 622 static void __irq_complete_move(struct irq_cfg *cfg, unsigned vector)
 623 {
 624         unsigned me;
 625         struct apic_chip_data *data;
 626
 627         data = container_of(cfg, struct apic_chip_data, cfg);
 628         if (likely(!data->move_in_progress))
 629                 return;
 630
 631         me = smp_processor_id();
 632         if (vector == data->cfg.vector && cpumask_test_cpu(me, data->domain))
 633                 __send_cleanup_vector(data);
 634 }
 635
 636 void irq_complete_move(struct irq_cfg *cfg)
 637 {
 638         __irq_complete_move(cfg, ~get_irq_regs()->orig_ax);
 639 }
 640
 641 void irq_force_complete_move(int irq)
 642 {
 643         struct irq_cfg *cfg = irq_cfg(irq);
 644
 645         if (cfg)
 646                 __irq_complete_move(cfg, cfg->vector);
 647 }
 648 #endif
 649
 650 static void __init print_APIC_field(int base)
 651 {
 652         int i;
 653
 654         printk(KERN_DEBUG);
 655
 656         for (i = 0; i < 8; i++)
 657                 pr_cont("%08x", apic_read(base + i*0x10));
 658
 659         pr_cont("\n");
 660 }
 661
 662 static void __init print_local_APIC(void *dummy)
 663 {
 664         unsigned int i, v, ver, maxlvt;
 665         u64 icr;
 666
 667         pr_debug("printing local APIC contents on CPU#%d/%d:\n",
 668                  smp_processor_id(), hard_smp_processor_id());
 669         v = apic_read(APIC_ID);
 670         pr_info("... APIC ID:      %08x (%01x)\n", v, read_apic_id());
 671         v = apic_read(APIC_LVR);
 672         pr_info("... APIC VERSION: %08x\n", v);
 673         ver = GET_APIC_VERSION(v);
 674         maxlvt = lapic_get_maxlvt();
 675
 676         v = apic_read(APIC_TASKPRI);
 677         pr_debug("... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
 678
 679         /* !82489DX */
 680         if (APIC_INTEGRATED(ver)) {
 681                 if (!APIC_XAPIC(ver)) {
 682                         v = apic_read(APIC_ARBPRI);
 683                         pr_debug("... APIC ARBPRI: %08x (%02x)\n",
 684                                  v, v & APIC_ARBPRI_MASK);
 685                 }
 686                 v = apic_read(APIC_PROCPRI);
 687                 pr_debug("... APIC PROCPRI: %08x\n", v);
 688         }
 689
 690         /*
 691          * Remote read supported only in the 82489DX and local APIC for
 692          * Pentium processors.
 693          */
 694         if (!APIC_INTEGRATED(ver) || maxlvt == 3) {
 695                 v = apic_read(APIC_RRR);
 696                 pr_debug("... APIC RRR: %08x\n", v);
 697         }
 698
 699         v = apic_read(APIC_LDR);
 700         pr_debug("... APIC LDR: %08x\n", v);
 701         if (!x2apic_enabled()) {
 702                 v = apic_read(APIC_DFR);
 703                 pr_debug("... APIC DFR: %08x\n", v);
 704         }
 705         v = apic_read(APIC_SPIV);
 706         pr_debug("... APIC SPIV: %08x\n", v);
 707
 708         pr_debug("... APIC ISR field:\n");
 709         print_APIC_field(APIC_ISR);
 710         pr_debug("... APIC TMR field:\n");
 711         print_APIC_field(APIC_TMR);
 712         pr_debug("... APIC IRR field:\n");
 713         print_APIC_field(APIC_IRR);
 714
 715         /* !82489DX */
 716         if (APIC_INTEGRATED(ver)) {
 717                 /* Due to the Pentium erratum 3AP. */
 718                 if (maxlvt > 3)
 719                         apic_write(APIC_ESR, 0);
 720
 721                 v = apic_read(APIC_ESR);
 722                 pr_debug("... APIC ESR: %08x\n", v);
 723         }
 724
 725         icr = apic_icr_read();
 726         pr_debug("... APIC ICR: %08x\n", (u32)icr);
 727         pr_debug("... APIC ICR2: %08x\n", (u32)(icr >> 32));
 728
 729         v = apic_read(APIC_LVTT);
 730         pr_debug("... APIC LVTT: %08x\n", v);
 731
 732         if (maxlvt > 3) {
 733                 /* PC is LVT#4. */
 734                 v = apic_read(APIC_LVTPC);
 735                 pr_debug("... APIC LVTPC: %08x\n", v);
 736         }
 737         v = apic_read(APIC_LVT0);
 738         pr_debug("... APIC LVT0: %08x\n", v);
 739         v = apic_read(APIC_LVT1);
 740         pr_debug("... APIC LVT1: %08x\n", v);
 741
 742         if (maxlvt > 2) {
 743                 /* ERR is LVT#3. */
 744                 v = apic_read(APIC_LVTERR);
 745                 pr_debug("... APIC LVTERR: %08x\n", v);
 746         }
 747
 748         v = apic_read(APIC_TMICT);
 749         pr_debug("... APIC TMICT: %08x\n", v);
 750         v = apic_read(APIC_TMCCT);
 751         pr_debug("... APIC TMCCT: %08x\n", v);
 752         v = apic_read(APIC_TDCR);
 753         pr_debug("... APIC TDCR: %08x\n", v);
 754
 755         if (boot_cpu_has(X86_FEATURE_EXTAPIC)) {
 756                 v = apic_read(APIC_EFEAT);
 757                 maxlvt = (v >> 16) & 0xff;
 758                 pr_debug("... APIC EFEAT: %08x\n", v);
 759                 v = apic_read(APIC_ECTRL);
 760                 pr_debug("... APIC ECTRL: %08x\n", v);
 761                 for (i = 0; i < maxlvt; i++) {
 762                         v = apic_read(APIC_EILVTn(i));
 763                         pr_debug("... APIC EILVT%d: %08x\n", i, v);
 764                 }
 765         }
 766         pr_cont("\n");
 767 }
 768
 769 static void __init print_local_APICs(int maxcpu)
 770 {
 771         int cpu;
 772
 773         if (!maxcpu)
 774                 return;
 775
 776         preempt_disable();
 777         for_each_online_cpu(cpu) {
 778                 if (cpu >= maxcpu)
 779                         break;
 780                 smp_call_function_single(cpu, print_local_APIC, NULL, 1);
 781         }
 782         preempt_enable();
 783 }
 784
 785 static void __init print_PIC(void)
 786 {
 787         unsigned int v;
 788         unsigned long flags;
 789
 790         if (!nr_legacy_irqs())
 791                 return;
 792
 793         pr_debug("\nprinting PIC contents\n");
 794
 795         raw_spin_lock_irqsave(&i8259A_lock, flags);
 796
 797         v = inb(0xa1) << 8 | inb(0x21);
 798         pr_debug("... PIC  IMR: %04x\n", v);
 799
 800         v = inb(0xa0) << 8 | inb(0x20);
 801         pr_debug("... PIC  IRR: %04x\n", v);
 802
 803         outb(0x0b, 0xa0);
 804         outb(0x0b, 0x20);
 805         v = inb(0xa0) << 8 | inb(0x20);
 806         outb(0x0a, 0xa0);
 807         outb(0x0a, 0x20);
 808
 809         raw_spin_unlock_irqrestore(&i8259A_lock, flags);
 810
 811         pr_debug("... PIC  ISR: %04x\n", v);
 812
 813         v = inb(0x4d1) << 8 | inb(0x4d0);
 814         pr_debug("... PIC ELCR: %04x\n", v);
 815 }
 816
 817 static int show_lapic __initdata = 1;
 818 static __init int setup_show_lapic(char *arg)
 819 {
 820         int num = -1;
 821
 822         if (strcmp(arg, "all") == 0) {
 823                 show_lapic = CONFIG_NR_CPUS;
 824         } else {
 825                 get_option(&arg, &num);
 826                 if (num >= 0)
 827                         show_lapic = num;
 828         }
 829
 830         return 1;
 831 }
 832 __setup("show_lapic=", setup_show_lapic);
 833
 834 static int __init print_ICs(void)
 835 {
 836         if (apic_verbosity == APIC_QUIET)
 837                 return 0;
 838
 839         print_PIC();
 840
 841         /* don't print out if apic is not there */
 842         if (!cpu_has_apic && !apic_from_smp_config())
 843                 return 0;
 844
 845         print_local_APICs(show_lapic);
 846         print_IO_APICs();
 847
 848         return 0;
 849 }
 850
 851 late_initcall(print_ICs);