arch/powerpc/kernel/entry_64.S

   1 /*
   2  *  PowerPC version
   3  *    Copyright (C) 1995-1996 Gary Thomas (gdt@linuxppc.org)
   4  *  Rewritten by Cort Dougan (cort@cs.nmt.edu) for PReP
   5  *    Copyright (C) 1996 Cort Dougan <cort@cs.nmt.edu>
   6  *  Adapted for Power Macintosh by Paul Mackerras.
   7  *  Low-level exception handlers and MMU support
   8  *  rewritten by Paul Mackerras.
   9  *    Copyright (C) 1996 Paul Mackerras.
  10  *  MPC8xx modifications Copyright (C) 1997 Dan Malek (dmalek@jlc.net).
  11  *
  12  *  This file contains the system call entry code, context switch
  13  *  code, and exception/interrupt return code for PowerPC.
  14  *
  15  *  This program is free software; you can redistribute it and/or
  16  *  modify it under the terms of the GNU General Public License
  17  *  as published by the Free Software Foundation; either version
  18  *  2 of the License, or (at your option) any later version.
  19  */
  20
  21 #include <linux/errno.h>
  22 #include <asm/unistd.h>
  23 #include <asm/processor.h>
  24 #include <asm/page.h>
  25 #include <asm/mmu.h>
  26 #include <asm/thread_info.h>
  27 #include <asm/ppc_asm.h>
  28 #include <asm/asm-offsets.h>
  29 #include <asm/cputable.h>
  30 #include <asm/firmware.h>
  31 #include <asm/bug.h>
  32 #include <asm/ptrace.h>
  33 #include <asm/irqflags.h>
  34 #include <asm/ftrace.h>
  35 #include <asm/hw_irq.h>
  36 #include <asm/context_tracking.h>
  37
  38 /*
  39  * System calls.
  40  */
  41         .section        ".toc","aw"
  42 SYS_CALL_TABLE:
  43         .tc sys_call_table[TC],sys_call_table
  44
  45 /* This value is used to mark exception frames on the stack. */
  46 exception_marker:
  47         .tc     ID_EXC_MARKER[TC],STACK_FRAME_REGS_MARKER
  48
  49         .section        ".text"
  50         .align 7
  51
  52         .globl system_call_common
  53 system_call_common:
  54         andi.   r10,r12,MSR_PR
  55         mr      r10,r1
  56         addi    r1,r1,-INT_FRAME_SIZE
  57         beq-    1f
  58         ld      r1,PACAKSAVE(r13)
  59 1:      std     r10,0(r1)
  60         std     r11,_NIP(r1)
  61         std     r12,_MSR(r1)
  62         std     r0,GPR0(r1)
  63         std     r10,GPR1(r1)
  64         beq     2f                      /* if from kernel mode */
  65         ACCOUNT_CPU_USER_ENTRY(r10, r11)
  66 2:      std     r2,GPR2(r1)
  67         std     r3,GPR3(r1)
  68         mfcr    r2
  69         std     r4,GPR4(r1)
  70         std     r5,GPR5(r1)
  71         std     r6,GPR6(r1)
  72         std     r7,GPR7(r1)
  73         std     r8,GPR8(r1)
  74         li      r11,0
  75         std     r11,GPR9(r1)
  76         std     r11,GPR10(r1)
  77         std     r11,GPR11(r1)
  78         std     r11,GPR12(r1)
  79         std     r11,_XER(r1)
  80         std     r11,_CTR(r1)
  81         std     r9,GPR13(r1)
  82         mflr    r10
  83         /*
  84          * This clears CR0.SO (bit 28), which is the error indication on
  85          * return from this system call.
  86          */
  87         rldimi  r2,r11,28,(63-28)
  88         li      r11,0xc01
  89         std     r10,_LINK(r1)
  90         std     r11,_TRAP(r1)
  91         std     r3,ORIG_GPR3(r1)
  92         std     r2,_CCR(r1)
  93         ld      r2,PACATOC(r13)
  94         addi    r9,r1,STACK_FRAME_OVERHEAD
  95         ld      r11,exception_marker@toc(r2)
  96         std     r11,-16(r9)             /* "regshere" marker */
  97 #if defined(CONFIG_VIRT_CPU_ACCOUNTING_NATIVE) && defined(CONFIG_PPC_SPLPAR)
  98 BEGIN_FW_FTR_SECTION
  99         beq     33f
 100         /* if from user, see if there are any DTL entries to process */
 101         ld      r10,PACALPPACAPTR(r13)  /* get ptr to VPA */
 102         ld      r11,PACA_DTL_RIDX(r13)  /* get log read index */
 103         addi    r10,r10,LPPACA_DTLIDX
 104         LDX_BE  r10,0,r10               /* get log write index */
 105         cmpd    cr1,r11,r10
 106         beq+    cr1,33f
 107         bl      accumulate_stolen_time
 108         REST_GPR(0,r1)
 109         REST_4GPRS(3,r1)
 110         REST_2GPRS(7,r1)
 111         addi    r9,r1,STACK_FRAME_OVERHEAD
 112 33:
 113 END_FW_FTR_SECTION_IFSET(FW_FEATURE_SPLPAR)
 114 #endif /* CONFIG_VIRT_CPU_ACCOUNTING_NATIVE && CONFIG_PPC_SPLPAR */
 115
 116         /*
 117          * A syscall should always be called with interrupts enabled
 118          * so we just unconditionally hard-enable here. When some kind
 119          * of irq tracing is used, we additionally check that condition
 120          * is correct
 121          */
 122 #if defined(CONFIG_TRACE_IRQFLAGS) && defined(CONFIG_BUG)
 123         lbz     r10,PACASOFTIRQEN(r13)
 124         xori    r10,r10,1
 125 1:      tdnei   r10,0
 126         EMIT_BUG_ENTRY 1b,__FILE__,__LINE__,BUGFLAG_WARNING
 127 #endif
 128
 129 #ifdef CONFIG_PPC_BOOK3E
 130         wrteei  1
 131 #else
 132         ld      r11,PACAKMSR(r13)
 133         ori     r11,r11,MSR_EE
 134         mtmsrd  r11,1
 135 #endif /* CONFIG_PPC_BOOK3E */
 136
 137         /* We do need to set SOFTE in the stack frame or the return
 138          * from interrupt will be painful
 139          */
 140         li      r10,1
 141         std     r10,SOFTE(r1)
 142
 143         CURRENT_THREAD_INFO(r11, r1)
 144         ld      r10,TI_FLAGS(r11)
 145         andi.   r11,r10,_TIF_SYSCALL_DOTRACE
 146         bne     syscall_dotrace
 147 .Lsyscall_dotrace_cont:
 148         cmpldi  0,r0,NR_syscalls
 149         bge-    syscall_enosys
 150
 151 system_call:                    /* label this so stack traces look sane */
 152 /*
 153  * Need to vector to 32 Bit or default sys_call_table here,
 154  * based on caller's run-mode / personality.
 155  */
 156         ld      r11,SYS_CALL_TABLE@toc(2)
 157         andi.   r10,r10,_TIF_32BIT
 158         beq     15f
 159         addi    r11,r11,8       /* use 32-bit syscall entries */
 160         clrldi  r3,r3,32
 161         clrldi  r4,r4,32
 162         clrldi  r5,r5,32
 163         clrldi  r6,r6,32
 164         clrldi  r7,r7,32
 165         clrldi  r8,r8,32
 166 15:
 167         slwi    r0,r0,4
 168         ldx     r12,r11,r0      /* Fetch system call handler [ptr] */
 169         mtctr   r12
 170         bctrl                   /* Call handler */
 171
 172 .Lsyscall_exit:
 173         std     r3,RESULT(r1)
 174         CURRENT_THREAD_INFO(r12, r1)
 175
 176         ld      r8,_MSR(r1)
 177 #ifdef CONFIG_PPC_BOOK3S
 178         /* No MSR:RI on BookE */
 179         andi.   r10,r8,MSR_RI
 180         beq-    unrecov_restore
 181 #endif
 182         /*
 183          * Disable interrupts so current_thread_info()->flags can't change,
 184          * and so that we don't get interrupted after loading SRR0/1.
 185          */
 186 #ifdef CONFIG_PPC_BOOK3E
 187         wrteei  0
 188 #else
 189         ld      r10,PACAKMSR(r13)
 190         /*
 191          * For performance reasons we clear RI the same time that we
 192          * clear EE. We only need to clear RI just before we restore r13
 193          * below, but batching it with EE saves us one expensive mtmsrd call.
 194          * We have to be careful to restore RI if we branch anywhere from
 195          * here (eg syscall_exit_work).
 196          */
 197         li      r9,MSR_RI
 198         andc    r11,r10,r9
 199         mtmsrd  r11,1
 200 #endif /* CONFIG_PPC_BOOK3E */
 201
 202         ld      r9,TI_FLAGS(r12)
 203         li      r11,-_LAST_ERRNO
 204         andi.   r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP|_TIF_USER_WORK_MASK|_TIF_PERSYSCALL_MASK)
 205         bne-    syscall_exit_work
 206         cmpld   r3,r11
 207         ld      r5,_CCR(r1)
 208         bge-    syscall_error
 209 .Lsyscall_error_cont:
 210         ld      r7,_NIP(r1)
 211 BEGIN_FTR_SECTION
 212         stdcx.  r0,0,r1                 /* to clear the reservation */
 213 END_FTR_SECTION_IFCLR(CPU_FTR_STCX_CHECKS_ADDRESS)
 214         andi.   r6,r8,MSR_PR
 215         ld      r4,_LINK(r1)
 216
 217         beq-    1f
 218         ACCOUNT_CPU_USER_EXIT(r11, r12)
 219         HMT_MEDIUM_LOW_HAS_PPR
 220         ld      r13,GPR13(r1)   /* only restore r13 if returning to usermode */
 221 1:      ld      r2,GPR2(r1)
 222         ld      r1,GPR1(r1)
 223         mtlr    r4
 224         mtcr    r5
 225         mtspr   SPRN_SRR0,r7
 226         mtspr   SPRN_SRR1,r8
 227         RFI
 228         b       .       /* prevent speculative execution */
 229
 230 syscall_error:
 231         oris    r5,r5,0x1000    /* Set SO bit in CR */
 232         neg     r3,r3
 233         std     r5,_CCR(r1)
 234         b       .Lsyscall_error_cont
 235
 236 /* Traced system call support */
 237 syscall_dotrace:
 238         bl      save_nvgprs
 239         addi    r3,r1,STACK_FRAME_OVERHEAD
 240         bl      do_syscall_trace_enter
 241         /*
 242          * Restore argument registers possibly just changed.
 243          * We use the return value of do_syscall_trace_enter
 244          * for the call number to look up in the table (r0).
 245          */
 246         mr      r0,r3
 247         ld      r3,GPR3(r1)
 248         ld      r4,GPR4(r1)
 249         ld      r5,GPR5(r1)
 250         ld      r6,GPR6(r1)
 251         ld      r7,GPR7(r1)
 252         ld      r8,GPR8(r1)
 253         addi    r9,r1,STACK_FRAME_OVERHEAD
 254         CURRENT_THREAD_INFO(r10, r1)
 255         ld      r10,TI_FLAGS(r10)
 256         b       .Lsyscall_dotrace_cont
 257
 258 syscall_enosys:
 259         li      r3,-ENOSYS
 260         b       .Lsyscall_exit
 261
 262 syscall_exit_work:
 263 #ifdef CONFIG_PPC_BOOK3S
 264         mtmsrd  r10,1           /* Restore RI */
 265 #endif
 266         /* If TIF_RESTOREALL is set, don't scribble on either r3 or ccr.
 267          If TIF_NOERROR is set, just save r3 as it is. */
 268
 269         andi.   r0,r9,_TIF_RESTOREALL
 270         beq+    0f
 271         REST_NVGPRS(r1)
 272         b       2f
 273 0:      cmpld   r3,r11          /* r10 is -LAST_ERRNO */
 274         blt+    1f
 275         andi.   r0,r9,_TIF_NOERROR
 276         bne-    1f
 277         ld      r5,_CCR(r1)
 278         neg     r3,r3
 279         oris    r5,r5,0x1000    /* Set SO bit in CR */
 280         std     r5,_CCR(r1)
 281 1:      std     r3,GPR3(r1)
 282 2:      andi.   r0,r9,(_TIF_PERSYSCALL_MASK)
 283         beq     4f
 284
 285         /* Clear per-syscall TIF flags if any are set.  */
 286
 287         li      r11,_TIF_PERSYSCALL_MASK
 288         addi    r12,r12,TI_FLAGS
 289 3:      ldarx   r10,0,r12
 290         andc    r10,r10,r11
 291         stdcx.  r10,0,r12
 292         bne-    3b
 293         subi    r12,r12,TI_FLAGS
 294
 295 4:      /* Anything else left to do? */
 296         SET_DEFAULT_THREAD_PPR(r3, r10)         /* Set thread.ppr = 3 */
 297         andi.   r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP)
 298         beq     ret_from_except_lite
 299
 300         /* Re-enable interrupts */
 301 #ifdef CONFIG_PPC_BOOK3E
 302         wrteei  1
 303 #else
 304         ld      r10,PACAKMSR(r13)
 305         ori     r10,r10,MSR_EE
 306         mtmsrd  r10,1
 307 #endif /* CONFIG_PPC_BOOK3E */
 308
 309         bl      save_nvgprs
 310         addi    r3,r1,STACK_FRAME_OVERHEAD
 311         bl      do_syscall_trace_leave
 312         b       ret_from_except
 313
 314 /* Save non-volatile GPRs, if not already saved. */
 315 _GLOBAL(save_nvgprs)
 316         ld      r11,_TRAP(r1)
 317         andi.   r0,r11,1
 318         beqlr-
 319         SAVE_NVGPRS(r1)
 320         clrrdi  r0,r11,1
 321         std     r0,_TRAP(r1)
 322         blr
 323
 324
 325 /*
 326  * The sigsuspend and rt_sigsuspend system calls can call do_signal
 327  * and thus put the process into the stopped state where we might
 328  * want to examine its user state with ptrace.  Therefore we need
 329  * to save all the nonvolatile registers (r14 - r31) before calling
 330  * the C code.  Similarly, fork, vfork and clone need the full
 331  * register state on the stack so that it can be copied to the child.
 332  */
 333
 334 _GLOBAL(ppc_fork)
 335         bl      save_nvgprs
 336         bl      sys_fork
 337         b       .Lsyscall_exit
 338
 339 _GLOBAL(ppc_vfork)
 340         bl      save_nvgprs
 341         bl      sys_vfork
 342         b       .Lsyscall_exit
 343
 344 _GLOBAL(ppc_clone)
 345         bl      save_nvgprs
 346         bl      sys_clone
 347         b       .Lsyscall_exit
 348
 349 _GLOBAL(ppc32_swapcontext)
 350         bl      save_nvgprs
 351         bl      compat_sys_swapcontext
 352         b       .Lsyscall_exit
 353
 354 _GLOBAL(ppc64_swapcontext)
 355         bl      save_nvgprs
 356         bl      sys_swapcontext
 357         b       .Lsyscall_exit
 358
 359 _GLOBAL(ret_from_fork)
 360         bl      schedule_tail
 361         REST_NVGPRS(r1)
 362         li      r3,0
 363         b       .Lsyscall_exit
 364
 365 _GLOBAL(ret_from_kernel_thread)
 366         bl      schedule_tail
 367         REST_NVGPRS(r1)
 368         mtlr    r14
 369         mr      r3,r15
 370 #if defined(_CALL_ELF) && _CALL_ELF == 2
 371         mr      r12,r14
 372 #endif
 373         blrl
 374         li      r3,0
 375         b       .Lsyscall_exit
 376
 377 /*
 378  * This routine switches between two different tasks.  The process
 379  * state of one is saved on its kernel stack.  Then the state
 380  * of the other is restored from its kernel stack.  The memory
 381  * management hardware is updated to the second process's state.
 382  * Finally, we can return to the second process, via ret_from_except.
 383  * On entry, r3 points to the THREAD for the current task, r4
 384  * points to the THREAD for the new task.
 385  *
 386  * Note: there are two ways to get to the "going out" portion
 387  * of this code; either by coming in via the entry (_switch)
 388  * or via "fork" which must set up an environment equivalent
 389  * to the "_switch" path.  If you change this you'll have to change
 390  * the fork code also.
 391  *
 392  * The code which creates the new task context is in 'copy_thread'
 393  * in arch/powerpc/kernel/process.c
 394  */
 395         .align  7
 396 _GLOBAL(_switch)
 397         mflr    r0
 398         std     r0,16(r1)
 399         stdu    r1,-SWITCH_FRAME_SIZE(r1)
 400         /* r3-r13 are caller saved -- Cort */
 401         SAVE_8GPRS(14, r1)
 402         SAVE_10GPRS(22, r1)
 403         mflr    r20             /* Return to switch caller */
 404         mfmsr   r22
 405         li      r0, MSR_FP
 406 #ifdef CONFIG_VSX
 407 BEGIN_FTR_SECTION
 408         oris    r0,r0,MSR_VSX@h /* Disable VSX */
 409 END_FTR_SECTION_IFSET(CPU_FTR_VSX)
 410 #endif /* CONFIG_VSX */
 411 #ifdef CONFIG_ALTIVEC
 412 BEGIN_FTR_SECTION
 413         oris    r0,r0,MSR_VEC@h /* Disable altivec */
 414         mfspr   r24,SPRN_VRSAVE /* save vrsave register value */
 415         std     r24,THREAD_VRSAVE(r3)
 416 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
 417 #endif /* CONFIG_ALTIVEC */
 418         and.    r0,r0,r22
 419         beq+    1f
 420         andc    r22,r22,r0
 421         MTMSRD(r22)
 422         isync
 423 1:      std     r20,_NIP(r1)
 424         mfcr    r23
 425         std     r23,_CCR(r1)
 426         std     r1,KSP(r3)      /* Set old stack pointer */
 427
 428 #ifdef CONFIG_PPC_BOOK3S_64
 429 BEGIN_FTR_SECTION
 430         /* Event based branch registers */
 431         mfspr   r0, SPRN_BESCR
 432         std     r0, THREAD_BESCR(r3)
 433         mfspr   r0, SPRN_EBBHR
 434         std     r0, THREAD_EBBHR(r3)
 435         mfspr   r0, SPRN_EBBRR
 436         std     r0, THREAD_EBBRR(r3)
 437 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_207S)
 438 #endif
 439
 440 #ifdef CONFIG_SMP
 441         /* We need a sync somewhere here to make sure that if the
 442          * previous task gets rescheduled on another CPU, it sees all
 443          * stores it has performed on this one.
 444          */
 445         sync
 446 #endif /* CONFIG_SMP */
 447
 448         /*
 449          * If we optimise away the clear of the reservation in system
 450          * calls because we know the CPU tracks the address of the
 451          * reservation, then we need to clear it here to cover the
 452          * case that the kernel context switch path has no larx
 453          * instructions.
 454          */
 455 BEGIN_FTR_SECTION
 456         ldarx   r6,0,r1
 457 END_FTR_SECTION_IFSET(CPU_FTR_STCX_CHECKS_ADDRESS)
 458
 459 #ifdef CONFIG_PPC_BOOK3S
 460 /* Cancel all explict user streams as they will have no use after context
 461  * switch and will stop the HW from creating streams itself
 462  */
 463         DCBT_STOP_ALL_STREAM_IDS(r6)
 464 #endif
 465
 466         addi    r6,r4,-THREAD   /* Convert THREAD to 'current' */
 467         std     r6,PACACURRENT(r13)     /* Set new 'current' */
 468
 469         ld      r8,KSP(r4)      /* new stack pointer */
 470 #ifdef CONFIG_PPC_BOOK3S
 471 BEGIN_FTR_SECTION
 472         clrrdi  r6,r8,28        /* get its ESID */
 473         clrrdi  r9,r1,28        /* get current sp ESID */
 474 FTR_SECTION_ELSE
 475         clrrdi  r6,r8,40        /* get its 1T ESID */
 476         clrrdi  r9,r1,40        /* get current sp 1T ESID */
 477 ALT_MMU_FTR_SECTION_END_IFCLR(MMU_FTR_1T_SEGMENT)
 478         clrldi. r0,r6,2         /* is new ESID c00000000? */
 479         cmpd    cr1,r6,r9       /* or is new ESID the same as current ESID? */
 480         cror    eq,4*cr1+eq,eq
 481         beq     2f              /* if yes, don't slbie it */
 482
 483         /* Bolt in the new stack SLB entry */
 484         ld      r7,KSP_VSID(r4) /* Get new stack's VSID */
 485         oris    r0,r6,(SLB_ESID_V)@h
 486         ori     r0,r0,(SLB_NUM_BOLTED-1)@l
 487 BEGIN_FTR_SECTION
 488         li      r9,MMU_SEGSIZE_1T       /* insert B field */
 489         oris    r6,r6,(MMU_SEGSIZE_1T << SLBIE_SSIZE_SHIFT)@h
 490         rldimi  r7,r9,SLB_VSID_SSIZE_SHIFT,0
 491 END_MMU_FTR_SECTION_IFSET(MMU_FTR_1T_SEGMENT)
 492
 493         /* Update the last bolted SLB.  No write barriers are needed
 494          * here, provided we only update the current CPU's SLB shadow
 495          * buffer.
 496          */
 497         ld      r9,PACA_SLBSHADOWPTR(r13)
 498         li      r12,0
 499         std     r12,SLBSHADOW_STACKESID(r9)     /* Clear ESID */
 500         li      r12,SLBSHADOW_STACKVSID
 501         STDX_BE r7,r12,r9                       /* Save VSID */
 502         li      r12,SLBSHADOW_STACKESID
 503         STDX_BE r0,r12,r9                       /* Save ESID */
 504
 505         /* No need to check for MMU_FTR_NO_SLBIE_B here, since when
 506          * we have 1TB segments, the only CPUs known to have the errata
 507          * only support less than 1TB of system memory and we'll never
 508          * actually hit this code path.
 509          */
 510
 511         slbie   r6
 512         slbie   r6              /* Workaround POWER5 < DD2.1 issue */
 513         slbmte  r7,r0
 514         isync
 515 2:
 516 #endif /* !CONFIG_PPC_BOOK3S */
 517
 518         CURRENT_THREAD_INFO(r7, r8)  /* base of new stack */
 519         /* Note: this uses SWITCH_FRAME_SIZE rather than INT_FRAME_SIZE
 520            because we don't need to leave the 288-byte ABI gap at the
 521            top of the kernel stack. */
 522         addi    r7,r7,THREAD_SIZE-SWITCH_FRAME_SIZE
 523
 524         mr      r1,r8           /* start using new stack pointer */
 525         std     r7,PACAKSAVE(r13)
 526
 527 #ifdef CONFIG_PPC_BOOK3S_64
 528 BEGIN_FTR_SECTION
 529         /* Event based branch registers */
 530         ld      r0, THREAD_BESCR(r4)
 531         mtspr   SPRN_BESCR, r0
 532         ld      r0, THREAD_EBBHR(r4)
 533         mtspr   SPRN_EBBHR, r0
 534         ld      r0, THREAD_EBBRR(r4)
 535         mtspr   SPRN_EBBRR, r0
 536
 537         ld      r0,THREAD_TAR(r4)
 538         mtspr   SPRN_TAR,r0
 539 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_207S)
 540 #endif
 541
 542 #ifdef CONFIG_ALTIVEC
 543 BEGIN_FTR_SECTION
 544         ld      r0,THREAD_VRSAVE(r4)
 545         mtspr   SPRN_VRSAVE,r0          /* if G4, restore VRSAVE reg */
 546 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
 547 #endif /* CONFIG_ALTIVEC */
 548 #ifdef CONFIG_PPC64
 549 BEGIN_FTR_SECTION
 550         lwz     r6,THREAD_DSCR_INHERIT(r4)
 551         ld      r0,THREAD_DSCR(r4)
 552         cmpwi   r6,0
 553         bne     1f
 554         ld      r0,PACA_DSCR(r13)
 555 1:
 556 BEGIN_FTR_SECTION_NESTED(70)
 557         mfspr   r8, SPRN_FSCR
 558         rldimi  r8, r6, FSCR_DSCR_LG, (63 - FSCR_DSCR_LG)
 559         mtspr   SPRN_FSCR, r8
 560 END_FTR_SECTION_NESTED(CPU_FTR_ARCH_207S, CPU_FTR_ARCH_207S, 70)
 561         cmpd    r0,r25
 562         beq     2f
 563         mtspr   SPRN_DSCR,r0
 564 2:
 565 END_FTR_SECTION_IFSET(CPU_FTR_DSCR)
 566 #endif
 567
 568         ld      r6,_CCR(r1)
 569         mtcrf   0xFF,r6
 570
 571         /* r3-r13 are destroyed -- Cort */
 572         REST_8GPRS(14, r1)
 573         REST_10GPRS(22, r1)
 574
 575         /* convert old thread to its task_struct for return value */
 576         addi    r3,r3,-THREAD
 577         ld      r7,_NIP(r1)     /* Return to _switch caller in new task */
 578         mtlr    r7
 579         addi    r1,r1,SWITCH_FRAME_SIZE
 580         blr
 581
 582         .align  7
 583 _GLOBAL(ret_from_except)
 584         ld      r11,_TRAP(r1)
 585         andi.   r0,r11,1
 586         bne     ret_from_except_lite
 587         REST_NVGPRS(r1)
 588
 589 _GLOBAL(ret_from_except_lite)
 590         /*
 591          * Disable interrupts so that current_thread_info()->flags
 592          * can't change between when we test it and when we return
 593          * from the interrupt.
 594          */
 595 #ifdef CONFIG_PPC_BOOK3E
 596         wrteei  0
 597 #else
 598         ld      r10,PACAKMSR(r13) /* Get kernel MSR without EE */
 599         mtmsrd  r10,1             /* Update machine state */
 600 #endif /* CONFIG_PPC_BOOK3E */
 601
 602         CURRENT_THREAD_INFO(r9, r1)
 603         ld      r3,_MSR(r1)
 604 #ifdef CONFIG_PPC_BOOK3E
 605         ld      r10,PACACURRENT(r13)
 606 #endif /* CONFIG_PPC_BOOK3E */
 607         ld      r4,TI_FLAGS(r9)
 608         andi.   r3,r3,MSR_PR
 609         beq     resume_kernel
 610 #ifdef CONFIG_PPC_BOOK3E
 611         lwz     r3,(THREAD+THREAD_DBCR0)(r10)
 612 #endif /* CONFIG_PPC_BOOK3E */
 613
 614         /* Check current_thread_info()->flags */
 615         andi.   r0,r4,_TIF_USER_WORK_MASK
 616 #ifdef CONFIG_PPC_BOOK3E
 617         bne     1f
 618         /*
 619          * Check to see if the dbcr0 register is set up to debug.
 620          * Use the internal debug mode bit to do this.
 621          */
 622         andis.  r0,r3,DBCR0_IDM@h
 623         beq     restore
 624         mfmsr   r0
 625         rlwinm  r0,r0,0,~MSR_DE /* Clear MSR.DE */
 626         mtmsr   r0
 627         mtspr   SPRN_DBCR0,r3
 628         li      r10, -1
 629         mtspr   SPRN_DBSR,r10
 630         b       restore
 631 #else
 632         beq     restore
 633 #endif
 634 1:      andi.   r0,r4,_TIF_NEED_RESCHED
 635         beq     2f
 636         bl      restore_interrupts
 637         SCHEDULE_USER
 638         b       ret_from_except_lite
 639 2:
 640 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
 641         andi.   r0,r4,_TIF_USER_WORK_MASK & ~_TIF_RESTORE_TM
 642         bne     3f              /* only restore TM if nothing else to do */
 643         addi    r3,r1,STACK_FRAME_OVERHEAD
 644         bl      restore_tm_state
 645         b       restore
 646 3:
 647 #endif
 648         bl      save_nvgprs
 649         /*
 650          * Use a non volatile GPR to save and restore our thread_info flags
 651          * across the call to restore_interrupts.
 652          */
 653         mr      r30,r4
 654         bl      restore_interrupts
 655         mr      r4,r30
 656         addi    r3,r1,STACK_FRAME_OVERHEAD
 657         bl      do_notify_resume
 658         b       ret_from_except
 659
 660 resume_kernel:
 661         /* check current_thread_info, _TIF_EMULATE_STACK_STORE */
 662         andis.  r8,r4,_TIF_EMULATE_STACK_STORE@h
 663         beq+    1f
 664
 665         addi    r8,r1,INT_FRAME_SIZE    /* Get the kprobed function entry */
 666
 667         lwz     r3,GPR1(r1)
 668         subi    r3,r3,INT_FRAME_SIZE    /* dst: Allocate a trampoline exception frame */
 669         mr      r4,r1                   /* src:  current exception frame */
 670         mr      r1,r3                   /* Reroute the trampoline frame to r1 */
 671
 672         /* Copy from the original to the trampoline. */
 673         li      r5,INT_FRAME_SIZE/8     /* size: INT_FRAME_SIZE */
 674         li      r6,0                    /* start offset: 0 */
 675         mtctr   r5
 676 2:      ldx     r0,r6,r4
 677         stdx    r0,r6,r3
 678         addi    r6,r6,8
 679         bdnz    2b
 680
 681         /* Do real store operation to complete stwu */
 682         lwz     r5,GPR1(r1)
 683         std     r8,0(r5)
 684
 685         /* Clear _TIF_EMULATE_STACK_STORE flag */
 686         lis     r11,_TIF_EMULATE_STACK_STORE@h
 687         addi    r5,r9,TI_FLAGS
 688 0:      ldarx   r4,0,r5
 689         andc    r4,r4,r11
 690         stdcx.  r4,0,r5
 691         bne-    0b
 692 1:
 693
 694 #ifdef CONFIG_PREEMPT
 695         /* Check if we need to preempt */
 696         andi.   r0,r4,_TIF_NEED_RESCHED
 697         beq+    restore
 698         /* Check that preempt_count() == 0 and interrupts are enabled */
 699         lwz     r8,TI_PREEMPT(r9)
 700         cmpwi   cr1,r8,0
 701         ld      r0,SOFTE(r1)
 702         cmpdi   r0,0
 703         crandc  eq,cr1*4+eq,eq
 704         bne     restore
 705
 706         /*
 707          * Here we are preempting the current task. We want to make
 708          * sure we are soft-disabled first and reconcile irq state.
 709          */
 710         RECONCILE_IRQ_STATE(r3,r4)
 711 1:      bl      preempt_schedule_irq
 712
 713         /* Re-test flags and eventually loop */
 714         CURRENT_THREAD_INFO(r9, r1)
 715         ld      r4,TI_FLAGS(r9)
 716         andi.   r0,r4,_TIF_NEED_RESCHED
 717         bne     1b
 718
 719         /*
 720          * arch_local_irq_restore() from preempt_schedule_irq above may
 721          * enable hard interrupt but we really should disable interrupts
 722          * when we return from the interrupt, and so that we don't get
 723          * interrupted after loading SRR0/1.
 724          */
 725 #ifdef CONFIG_PPC_BOOK3E
 726         wrteei  0
 727 #else
 728         ld      r10,PACAKMSR(r13) /* Get kernel MSR without EE */
 729         mtmsrd  r10,1             /* Update machine state */
 730 #endif /* CONFIG_PPC_BOOK3E */
 731 #endif /* CONFIG_PREEMPT */
 732
 733         .globl  fast_exc_return_irq
 734 fast_exc_return_irq:
 735 restore:
 736         /*
 737          * This is the main kernel exit path. First we check if we
 738          * are about to re-enable interrupts
 739          */
 740         ld      r5,SOFTE(r1)
 741         lbz     r6,PACASOFTIRQEN(r13)
 742         cmpwi   cr0,r5,0
 743         beq     restore_irq_off
 744
 745         /* We are enabling, were we already enabled ? Yes, just return */
 746         cmpwi   cr0,r6,1
 747         beq     cr0,do_restore
 748
 749         /*
 750          * We are about to soft-enable interrupts (we are hard disabled
 751          * at this point). We check if there's anything that needs to
 752          * be replayed first.
 753          */
 754         lbz     r0,PACAIRQHAPPENED(r13)
 755         cmpwi   cr0,r0,0
 756         bne-    restore_check_irq_replay
 757
 758         /*
 759          * Get here when nothing happened while soft-disabled, just
 760          * soft-enable and move-on. We will hard-enable as a side
 761          * effect of rfi
 762          */
 763 restore_no_replay:
 764         TRACE_ENABLE_INTS
 765         li      r0,1
 766         stb     r0,PACASOFTIRQEN(r13);
 767
 768         /*
 769          * Final return path. BookE is handled in a different file
 770          */
 771 do_restore:
 772 #ifdef CONFIG_PPC_BOOK3E
 773         b       exception_return_book3e
 774 #else
 775         /*
 776          * Clear the reservation. If we know the CPU tracks the address of
 777          * the reservation then we can potentially save some cycles and use
 778          * a larx. On POWER6 and POWER7 this is significantly faster.
 779          */
 780 BEGIN_FTR_SECTION
 781         stdcx.  r0,0,r1         /* to clear the reservation */
 782 FTR_SECTION_ELSE
 783         ldarx   r4,0,r1
 784 ALT_FTR_SECTION_END_IFCLR(CPU_FTR_STCX_CHECKS_ADDRESS)
 785
 786         /*
 787          * Some code path such as load_up_fpu or altivec return directly
 788          * here. They run entirely hard disabled and do not alter the
 789          * interrupt state. They also don't use lwarx/stwcx. and thus
 790          * are known not to leave dangling reservations.
 791          */
 792         .globl  fast_exception_return
 793 fast_exception_return:
 794         ld      r3,_MSR(r1)
 795         ld      r4,_CTR(r1)
 796         ld      r0,_LINK(r1)
 797         mtctr   r4
 798         mtlr    r0
 799         ld      r4,_XER(r1)
 800         mtspr   SPRN_XER,r4
 801
 802         REST_8GPRS(5, r1)
 803
 804         andi.   r0,r3,MSR_RI
 805         beq-    unrecov_restore
 806
 807         /* Load PPR from thread struct before we clear MSR:RI */
 808 BEGIN_FTR_SECTION
 809         ld      r2,PACACURRENT(r13)
 810         ld      r2,TASKTHREADPPR(r2)
 811 END_FTR_SECTION_IFSET(CPU_FTR_HAS_PPR)
 812
 813         /*
 814          * Clear RI before restoring r13.  If we are returning to
 815          * userspace and we take an exception after restoring r13,
 816          * we end up corrupting the userspace r13 value.
 817          */
 818         ld      r4,PACAKMSR(r13) /* Get kernel MSR without EE */
 819         andc    r4,r4,r0         /* r0 contains MSR_RI here */
 820         mtmsrd  r4,1
 821
 822 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
 823         /* TM debug */
 824         std     r3, PACATMSCRATCH(r13) /* Stash returned-to MSR */
 825 #endif
 826         /*
 827          * r13 is our per cpu area, only restore it if we are returning to
 828          * userspace the value stored in the stack frame may belong to
 829          * another CPU.
 830          */
 831         andi.   r0,r3,MSR_PR
 832         beq     1f
 833 BEGIN_FTR_SECTION
 834         mtspr   SPRN_PPR,r2     /* Restore PPR */
 835 END_FTR_SECTION_IFSET(CPU_FTR_HAS_PPR)
 836         ACCOUNT_CPU_USER_EXIT(r2, r4)
 837         REST_GPR(13, r1)
 838 1:
 839         mtspr   SPRN_SRR1,r3
 840
 841         ld      r2,_CCR(r1)
 842         mtcrf   0xFF,r2
 843         ld      r2,_NIP(r1)
 844         mtspr   SPRN_SRR0,r2
 845
 846         ld      r0,GPR0(r1)
 847         ld      r2,GPR2(r1)
 848         ld      r3,GPR3(r1)
 849         ld      r4,GPR4(r1)
 850         ld      r1,GPR1(r1)
 851
 852         rfid
 853         b       .       /* prevent speculative execution */
 854
 855 #endif /* CONFIG_PPC_BOOK3E */
 856
 857         /*
 858          * We are returning to a context with interrupts soft disabled.
 859          *
 860          * However, we may also about to hard enable, so we need to
 861          * make sure that in this case, we also clear PACA_IRQ_HARD_DIS
 862          * or that bit can get out of sync and bad things will happen
 863          */
 864 restore_irq_off:
 865         ld      r3,_MSR(r1)
 866         lbz     r7,PACAIRQHAPPENED(r13)
 867         andi.   r0,r3,MSR_EE
 868         beq     1f
 869         rlwinm  r7,r7,0,~PACA_IRQ_HARD_DIS
 870         stb     r7,PACAIRQHAPPENED(r13)
 871 1:      li      r0,0
 872         stb     r0,PACASOFTIRQEN(r13);
 873         TRACE_DISABLE_INTS
 874         b       do_restore
 875
 876         /*
 877          * Something did happen, check if a re-emit is needed
 878          * (this also clears paca->irq_happened)
 879          */
 880 restore_check_irq_replay:
 881         /* XXX: We could implement a fast path here where we check
 882          * for irq_happened being just 0x01, in which case we can
 883          * clear it and return. That means that we would potentially
 884          * miss a decrementer having wrapped all the way around.
 885          *
 886          * Still, this might be useful for things like hash_page
 887          */
 888         bl      __check_irq_replay
 889         cmpwi   cr0,r3,0
 890         beq     restore_no_replay
 891
 892         /*
 893          * We need to re-emit an interrupt. We do so by re-using our
 894          * existing exception frame. We first change the trap value,
 895          * but we need to ensure we preserve the low nibble of it
 896          */
 897         ld      r4,_TRAP(r1)
 898         clrldi  r4,r4,60
 899         or      r4,r4,r3
 900         std     r4,_TRAP(r1)
 901
 902         /*
 903          * Then find the right handler and call it. Interrupts are
 904          * still soft-disabled and we keep them that way.
 905         */
 906         cmpwi   cr0,r3,0x500
 907         bne     1f
 908         addi    r3,r1,STACK_FRAME_OVERHEAD;
 909         bl      do_IRQ
 910         b       ret_from_except
 911 1:      cmpwi   cr0,r3,0xe60
 912         bne     1f
 913         addi    r3,r1,STACK_FRAME_OVERHEAD;
 914         bl      handle_hmi_exception
 915         b       ret_from_except
 916 1:      cmpwi   cr0,r3,0x900
 917         bne     1f
 918         addi    r3,r1,STACK_FRAME_OVERHEAD;
 919         bl      timer_interrupt
 920         b       ret_from_except
 921 #ifdef CONFIG_PPC_DOORBELL
 922 1:
 923 #ifdef CONFIG_PPC_BOOK3E
 924         cmpwi   cr0,r3,0x280
 925 #else
 926         BEGIN_FTR_SECTION
 927                 cmpwi   cr0,r3,0xe80
 928         FTR_SECTION_ELSE
 929                 cmpwi   cr0,r3,0xa00
 930         ALT_FTR_SECTION_END_IFSET(CPU_FTR_HVMODE)
 931 #endif /* CONFIG_PPC_BOOK3E */
 932         bne     1f
 933         addi    r3,r1,STACK_FRAME_OVERHEAD;
 934         bl      doorbell_exception
 935         b       ret_from_except
 936 #endif /* CONFIG_PPC_DOORBELL */
 937 1:      b       ret_from_except /* What else to do here ? */
 938
 939 unrecov_restore:
 940         addi    r3,r1,STACK_FRAME_OVERHEAD
 941         bl      unrecoverable_exception
 942         b       unrecov_restore
 943
 944 #ifdef CONFIG_PPC_RTAS
 945 /*
 946  * On CHRP, the Run-Time Abstraction Services (RTAS) have to be
 947  * called with the MMU off.
 948  *
 949  * In addition, we need to be in 32b mode, at least for now.
 950  *
 951  * Note: r3 is an input parameter to rtas, so don't trash it...
 952  */
 953 _GLOBAL(enter_rtas)
 954         mflr    r0
 955         std     r0,16(r1)
 956         stdu    r1,-RTAS_FRAME_SIZE(r1) /* Save SP and create stack space. */
 957
 958         /* Because RTAS is running in 32b mode, it clobbers the high order half
 959          * of all registers that it saves.  We therefore save those registers
 960          * RTAS might touch to the stack.  (r0, r3-r13 are caller saved)
 961          */
 962         SAVE_GPR(2, r1)                 /* Save the TOC */
 963         SAVE_GPR(13, r1)                /* Save paca */
 964         SAVE_8GPRS(14, r1)              /* Save the non-volatiles */
 965         SAVE_10GPRS(22, r1)             /* ditto */
 966
 967         mfcr    r4
 968         std     r4,_CCR(r1)
 969         mfctr   r5
 970         std     r5,_CTR(r1)
 971         mfspr   r6,SPRN_XER
 972         std     r6,_XER(r1)
 973         mfdar   r7
 974         std     r7,_DAR(r1)
 975         mfdsisr r8
 976         std     r8,_DSISR(r1)
 977
 978         /* Temporary workaround to clear CR until RTAS can be modified to
 979          * ignore all bits.
 980          */
 981         li      r0,0
 982         mtcr    r0
 983
 984 #ifdef CONFIG_BUG
 985         /* There is no way it is acceptable to get here with interrupts enabled,
 986          * check it with the asm equivalent of WARN_ON
 987          */
 988         lbz     r0,PACASOFTIRQEN(r13)
 989 1:      tdnei   r0,0
 990         EMIT_BUG_ENTRY 1b,__FILE__,__LINE__,BUGFLAG_WARNING
 991 #endif
 992
 993         /* Hard-disable interrupts */
 994         mfmsr   r6
 995         rldicl  r7,r6,48,1
 996         rotldi  r7,r7,16
 997         mtmsrd  r7,1
 998
 999         /* Unfortunately, the stack pointer and the MSR are also clobbered,
1000          * so they are saved in the PACA which allows us to restore
1001          * our original state after RTAS returns.
1002          */
1003         std     r1,PACAR1(r13)
1004         std     r6,PACASAVEDMSR(r13)
1005
1006         /* Setup our real return addr */
1007         LOAD_REG_ADDR(r4,rtas_return_loc)
1008         clrldi  r4,r4,2                 /* convert to realmode address */
1009         mtlr    r4
1010
1011         li      r0,0
1012         ori     r0,r0,MSR_EE|MSR_SE|MSR_BE|MSR_RI
1013         andc    r0,r6,r0
1014
1015         li      r9,1
1016         rldicr  r9,r9,MSR_SF_LG,(63-MSR_SF_LG)
1017         ori     r9,r9,MSR_IR|MSR_DR|MSR_FE0|MSR_FE1|MSR_FP|MSR_RI|MSR_LE
1018         andc    r6,r0,r9
1019         sync                            /* disable interrupts so SRR0/1 */
1020         mtmsrd  r0                      /* don't get trashed */
1021
1022         LOAD_REG_ADDR(r4, rtas)
1023         ld      r5,RTASENTRY(r4)        /* get the rtas->entry value */
1024         ld      r4,RTASBASE(r4)         /* get the rtas->base value */
1025
1026         mtspr   SPRN_SRR0,r5
1027         mtspr   SPRN_SRR1,r6
1028         rfid
1029         b       .       /* prevent speculative execution */
1030
1031 rtas_return_loc:
1032         FIXUP_ENDIAN
1033
1034         /* relocation is off at this point */
1035         GET_PACA(r4)
1036         clrldi  r4,r4,2                 /* convert to realmode address */
1037
1038         bcl     20,31,$+4
1039 0:      mflr    r3
1040         ld      r3,(1f-0b)(r3)          /* get &rtas_restore_regs */
1041
1042         mfmsr   r6
1043         li      r0,MSR_RI
1044         andc    r6,r6,r0
1045         sync
1046         mtmsrd  r6
1047
1048         ld      r1,PACAR1(r4)           /* Restore our SP */
1049         ld      r4,PACASAVEDMSR(r4)     /* Restore our MSR */
1050
1051         mtspr   SPRN_SRR0,r3
1052         mtspr   SPRN_SRR1,r4
1053         rfid
1054         b       .       /* prevent speculative execution */
1055
1056         .align  3
1057 1:      .llong  rtas_restore_regs
1058
1059 rtas_restore_regs:
1060         /* relocation is on at this point */
1061         REST_GPR(2, r1)                 /* Restore the TOC */
1062         REST_GPR(13, r1)                /* Restore paca */
1063         REST_8GPRS(14, r1)              /* Restore the non-volatiles */
1064         REST_10GPRS(22, r1)             /* ditto */
1065
1066         GET_PACA(r13)
1067
1068         ld      r4,_CCR(r1)
1069         mtcr    r4
1070         ld      r5,_CTR(r1)
1071         mtctr   r5
1072         ld      r6,_XER(r1)
1073         mtspr   SPRN_XER,r6
1074         ld      r7,_DAR(r1)
1075         mtdar   r7
1076         ld      r8,_DSISR(r1)
1077         mtdsisr r8
1078
1079         addi    r1,r1,RTAS_FRAME_SIZE   /* Unstack our frame */
1080         ld      r0,16(r1)               /* get return address */
1081
1082         mtlr    r0
1083         blr                             /* return to caller */
1084
1085 #endif /* CONFIG_PPC_RTAS */
1086
1087 _GLOBAL(enter_prom)
1088         mflr    r0
1089         std     r0,16(r1)
1090         stdu    r1,-PROM_FRAME_SIZE(r1) /* Save SP and create stack space */
1091
1092         /* Because PROM is running in 32b mode, it clobbers the high order half
1093          * of all registers that it saves.  We therefore save those registers
1094          * PROM might touch to the stack.  (r0, r3-r13 are caller saved)
1095          */
1096         SAVE_GPR(2, r1)
1097         SAVE_GPR(13, r1)
1098         SAVE_8GPRS(14, r1)
1099         SAVE_10GPRS(22, r1)
1100         mfcr    r10
1101         mfmsr   r11
1102         std     r10,_CCR(r1)
1103         std     r11,_MSR(r1)
1104
1105         /* Put PROM address in SRR0 */
1106         mtsrr0  r4
1107
1108         /* Setup our trampoline return addr in LR */
1109         bcl     20,31,$+4
1110 0:      mflr    r4
1111         addi    r4,r4,(1f - 0b)
1112         mtlr    r4
1113
1114         /* Prepare a 32-bit mode big endian MSR
1115          */
1116 #ifdef CONFIG_PPC_BOOK3E
1117         rlwinm  r11,r11,0,1,31
1118         mtsrr1  r11
1119         rfi
1120 #else /* CONFIG_PPC_BOOK3E */
1121         LOAD_REG_IMMEDIATE(r12, MSR_SF | MSR_ISF | MSR_LE)
1122         andc    r11,r11,r12
1123         mtsrr1  r11
1124         rfid
1125 #endif /* CONFIG_PPC_BOOK3E */
1126
1127 1:      /* Return from OF */
1128         FIXUP_ENDIAN
1129
1130         /* Just make sure that r1 top 32 bits didn't get
1131          * corrupt by OF
1132          */
1133         rldicl  r1,r1,0,32
1134
1135         /* Restore the MSR (back to 64 bits) */
1136         ld      r0,_MSR(r1)
1137         MTMSRD(r0)
1138         isync
1139
1140         /* Restore other registers */
1141         REST_GPR(2, r1)
1142         REST_GPR(13, r1)
1143         REST_8GPRS(14, r1)
1144         REST_10GPRS(22, r1)
1145         ld      r4,_CCR(r1)
1146         mtcr    r4
1147
1148         addi    r1,r1,PROM_FRAME_SIZE
1149         ld      r0,16(r1)
1150         mtlr    r0
1151         blr
1152
1153 #ifdef CONFIG_FUNCTION_TRACER
1154 #ifdef CONFIG_DYNAMIC_FTRACE
1155 _GLOBAL(mcount)
1156 _GLOBAL(_mcount)
1157         blr
1158
1159 _GLOBAL_TOC(ftrace_caller)
1160         /* Taken from output of objdump from lib64/glibc */
1161         mflr    r3
1162         ld      r11, 0(r1)
1163         stdu    r1, -112(r1)
1164         std     r3, 128(r1)
1165         ld      r4, 16(r11)
1166         subi    r3, r3, MCOUNT_INSN_SIZE
1167 .globl ftrace_call
1168 ftrace_call:
1169         bl      ftrace_stub
1170         nop
1171 #ifdef CONFIG_FUNCTION_GRAPH_TRACER
1172 .globl ftrace_graph_call
1173 ftrace_graph_call:
1174         b       ftrace_graph_stub
1175 _GLOBAL(ftrace_graph_stub)
1176 #endif
1177         ld      r0, 128(r1)
1178         mtlr    r0
1179         addi    r1, r1, 112
1180 _GLOBAL(ftrace_stub)
1181         blr
1182 #else
1183 _GLOBAL_TOC(_mcount)
1184         /* Taken from output of objdump from lib64/glibc */
1185         mflr    r3
1186         ld      r11, 0(r1)
1187         stdu    r1, -112(r1)
1188         std     r3, 128(r1)
1189         ld      r4, 16(r11)
1190
1191         subi    r3, r3, MCOUNT_INSN_SIZE
1192         LOAD_REG_ADDR(r5,ftrace_trace_function)
1193         ld      r5,0(r5)
1194         ld      r5,0(r5)
1195         mtctr   r5
1196         bctrl
1197         nop
1198
1199
1200 #ifdef CONFIG_FUNCTION_GRAPH_TRACER
1201         b       ftrace_graph_caller
1202 #endif
1203         ld      r0, 128(r1)
1204         mtlr    r0
1205         addi    r1, r1, 112
1206 _GLOBAL(ftrace_stub)
1207         blr
1208
1209 #endif /* CONFIG_DYNAMIC_FTRACE */
1210
1211 #ifdef CONFIG_FUNCTION_GRAPH_TRACER
1212 _GLOBAL(ftrace_graph_caller)
1213         /* load r4 with local address */
1214         ld      r4, 128(r1)
1215         subi    r4, r4, MCOUNT_INSN_SIZE
1216
1217         /* Grab the LR out of the caller stack frame */
1218         ld      r11, 112(r1)
1219         ld      r3, 16(r11)
1220
1221         bl      prepare_ftrace_return
1222         nop
1223
1224         /*
1225          * prepare_ftrace_return gives us the address we divert to.
1226          * Change the LR in the callers stack frame to this.
1227          */
1228         ld      r11, 112(r1)
1229         std     r3, 16(r11)
1230
1231         ld      r0, 128(r1)
1232         mtlr    r0
1233         addi    r1, r1, 112
1234         blr
1235
1236 _GLOBAL(return_to_handler)
1237         /* need to save return values */
1238         std     r4,  -32(r1)
1239         std     r3,  -24(r1)
1240         /* save TOC */
1241         std     r2,  -16(r1)
1242         std     r31, -8(r1)
1243         mr      r31, r1
1244         stdu    r1, -112(r1)
1245
1246         /*
1247          * We might be called from a module.
1248          * Switch to our TOC to run inside the core kernel.
1249          */
1250         ld      r2, PACATOC(r13)
1251
1252         bl      ftrace_return_to_handler
1253         nop
1254
1255         /* return value has real return address */
1256         mtlr    r3
1257
1258         ld      r1, 0(r1)
1259         ld      r4,  -32(r1)
1260         ld      r3,  -24(r1)
1261         ld      r2,  -16(r1)
1262         ld      r31, -8(r1)
1263
1264         /* Jump back to real return address */
1265         blr
1266 #endif /* CONFIG_FUNCTION_GRAPH_TRACER */
1267 #endif /* CONFIG_FUNCTION_TRACER */