arch/arm64/mm/proc.S

   1 /*
   2  * Based on arch/arm/mm/proc.S
   3  *
   4  * Copyright (C) 2001 Deep Blue Solutions Ltd.
   5  * Copyright (C) 2012 ARM Ltd.
   6  * Author: Catalin Marinas <catalin.marinas@arm.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #include <linux/init.h>
  22 #include <linux/linkage.h>
  23 #include <asm/assembler.h>
  24 #include <asm/asm-offsets.h>
  25 #include <asm/hwcap.h>
  26 #include <asm/pgtable-hwdef.h>
  27 #include <asm/pgtable.h>
  28
  29 #include "proc-macros.S"
  30
  31 #ifndef CONFIG_SMP
  32 /* PTWs cacheable, inner/outer WBWA not shareable */
  33 #define TCR_FLAGS       TCR_IRGN_WBWA | TCR_ORGN_WBWA
  34 #else
  35 /* PTWs cacheable, inner/outer WBWA shareable */
  36 #define TCR_FLAGS       TCR_IRGN_WBWA | TCR_ORGN_WBWA | TCR_SHARED
  37 #endif
  38
  39 #define MAIR(attr, mt)  ((attr) << ((mt) * 8))
  40
  41 /*
  42  *      cpu_cache_off()
  43  *
  44  *      Turn the CPU D-cache off.
  45  */
  46 ENTRY(cpu_cache_off)
  47         mrs     x0, sctlr_el1
  48         bic     x0, x0, #1 << 2                 // clear SCTLR.C
  49         msr     sctlr_el1, x0
  50         isb
  51         ret
  52 ENDPROC(cpu_cache_off)
  53
  54 /*
  55  *      cpu_reset(loc)
  56  *
  57  *      Perform a soft reset of the system.  Put the CPU into the same state
  58  *      as it would be if it had been reset, and branch to what would be the
  59  *      reset vector. It must be executed with the flat identity mapping.
  60  *
  61  *      - loc   - location to jump to for soft reset
  62  */
  63         .align  5
  64 ENTRY(cpu_reset)
  65         mrs     x1, sctlr_el1
  66         bic     x1, x1, #1
  67         msr     sctlr_el1, x1                   // disable the MMU
  68         isb
  69         ret     x0
  70 ENDPROC(cpu_reset)
  71
  72 ENTRY(cpu_soft_restart)
  73         /* Save address of cpu_reset() and reset address */
  74         mov     x19, x0
  75         mov     x20, x1
  76
  77         /* Turn D-cache off */
  78         bl      cpu_cache_off
  79
  80         /* Push out all dirty data, and ensure cache is empty */
  81         bl      flush_cache_all
  82
  83         mov     x0, x20
  84         ret     x19
  85 ENDPROC(cpu_soft_restart)
  86
  87 /*
  88  *      cpu_do_idle()
  89  *
  90  *      Idle the processor (wait for interrupt).
  91  */
  92 ENTRY(cpu_do_idle)
  93         dsb     sy                              // WFI may enter a low-power mode
  94         wfi
  95         ret
  96 ENDPROC(cpu_do_idle)
  97
  98 #ifdef CONFIG_ARM64_CPU_SUSPEND
  99 /**
 100  * cpu_do_suspend - save CPU registers context
 101  *
 102  * x0: virtual address of context pointer
 103  */
 104 ENTRY(cpu_do_suspend)
 105         mrs     x2, tpidr_el0
 106         mrs     x3, tpidrro_el0
 107         mrs     x4, contextidr_el1
 108         mrs     x5, mair_el1
 109         mrs     x6, cpacr_el1
 110         mrs     x7, ttbr1_el1
 111         mrs     x8, tcr_el1
 112         mrs     x9, vbar_el1
 113         mrs     x10, mdscr_el1
 114         mrs     x11, oslsr_el1
 115         mrs     x12, sctlr_el1
 116         stp     x2, x3, [x0]
 117         stp     x4, x5, [x0, #16]
 118         stp     x6, x7, [x0, #32]
 119         stp     x8, x9, [x0, #48]
 120         stp     x10, x11, [x0, #64]
 121         str     x12, [x0, #80]
 122         ret
 123 ENDPROC(cpu_do_suspend)
 124
 125 /**
 126  * cpu_do_resume - restore CPU register context
 127  *
 128  * x0: Physical address of context pointer
 129  * x1: ttbr0_el1 to be restored
 130  *
 131  * Returns:
 132  *      sctlr_el1 value in x0
 133  */
 134 ENTRY(cpu_do_resume)
 135         /*
 136          * Invalidate local tlb entries before turning on MMU
 137          */
 138         tlbi    vmalle1
 139         ldp     x2, x3, [x0]
 140         ldp     x4, x5, [x0, #16]
 141         ldp     x6, x7, [x0, #32]
 142         ldp     x8, x9, [x0, #48]
 143         ldp     x10, x11, [x0, #64]
 144         ldr     x12, [x0, #80]
 145         msr     tpidr_el0, x2
 146         msr     tpidrro_el0, x3
 147         msr     contextidr_el1, x4
 148         msr     mair_el1, x5
 149         msr     cpacr_el1, x6
 150         msr     ttbr0_el1, x1
 151         msr     ttbr1_el1, x7
 152         msr     tcr_el1, x8
 153         msr     vbar_el1, x9
 154         msr     mdscr_el1, x10
 155         /*
 156          * Restore oslsr_el1 by writing oslar_el1
 157          */
 158         ubfx    x11, x11, #1, #1
 159         msr     oslar_el1, x11
 160         mov     x0, x12
 161         dsb     nsh             // Make sure local tlb invalidation completed
 162         isb
 163         ret
 164 ENDPROC(cpu_do_resume)
 165 #endif
 166
 167 /*
 168  *      cpu_do_switch_mm(pgd_phys, tsk)
 169  *
 170  *      Set the translation table base pointer to be pgd_phys.
 171  *
 172  *      - pgd_phys - physical address of new TTB
 173  */
 174 ENTRY(cpu_do_switch_mm)
 175         mmid    w1, x1                          // get mm->context.id
 176         bfi     x0, x1, #48, #16                // set the ASID
 177         msr     ttbr0_el1, x0                   // set TTBR0
 178         isb
 179         ret
 180 ENDPROC(cpu_do_switch_mm)
 181
 182         .section ".text.init", #alloc, #execinstr
 183
 184 /*
 185  *      __cpu_setup
 186  *
 187  *      Initialise the processor for turning the MMU on.  Return in x0 the
 188  *      value of the SCTLR_EL1 register.
 189  */
 190 ENTRY(__cpu_setup)
 191         ic      iallu                           // I+BTB cache invalidate
 192         tlbi    vmalle1is                       // invalidate I + D TLBs
 193         dsb     ish
 194
 195         mov     x0, #3 << 20
 196         msr     cpacr_el1, x0                   // Enable FP/ASIMD
 197         msr     mdscr_el1, xzr                  // Reset mdscr_el1
 198         /*
 199          * Memory region attributes for LPAE:
 200          *
 201          *   n = AttrIndx[2:0]
 202          *                      n       MAIR
 203          *   DEVICE_nGnRnE      000     00000000
 204          *   DEVICE_nGnRE       001     00000100
 205          *   DEVICE_GRE         010     00001100
 206          *   NORMAL_NC          011     01000100
 207          *   NORMAL             100     11111111
 208          */
 209         ldr     x5, =MAIR(0x00, MT_DEVICE_nGnRnE) | \
 210                      MAIR(0x04, MT_DEVICE_nGnRE) | \
 211                      MAIR(0x0c, MT_DEVICE_GRE) | \
 212                      MAIR(0x44, MT_NORMAL_NC) | \
 213                      MAIR(0xff, MT_NORMAL)
 214         msr     mair_el1, x5
 215         /*
 216          * Prepare SCTLR
 217          */
 218         adr     x5, crval
 219         ldp     w5, w6, [x5]
 220         mrs     x0, sctlr_el1
 221         bic     x0, x0, x5                      // clear bits
 222         orr     x0, x0, x6                      // set bits
 223         /*
 224          * Set/prepare TCR and TTBR. We use 512GB (39-bit) address range for
 225          * both user and kernel.
 226          */
 227         ldr     x10, =TCR_TxSZ(VA_BITS) | TCR_FLAGS | \
 228                       TCR_ASID16 | TCR_TBI0 | (1 << 31)
 229         /*
 230          * Read the PARange bits from ID_AA64MMFR0_EL1 and set the IPS bits in
 231          * TCR_EL1.
 232          */
 233         mrs     x9, ID_AA64MMFR0_EL1
 234         bfi     x10, x9, #32, #3
 235 #ifdef CONFIG_ARM64_64K_PAGES
 236         orr     x10, x10, TCR_TG0_64K
 237         orr     x10, x10, TCR_TG1_64K
 238 #endif
 239         msr     tcr_el1, x10
 240         ret                                     // return to head.S
 241 ENDPROC(__cpu_setup)
 242
 243         /*
 244          *                 n n            T
 245          *       U E      WT T UD     US IHBS
 246          *       CE0      XWHW CZ     ME TEEA S
 247          * .... .IEE .... NEAI TE.I ..AD DEN0 ACAM
 248          * 0011 0... 1101 ..0. ..0. 10.. .... .... < hardware reserved
 249          * .... .1.. .... 01.1 11.1 ..01 0001 1101 < software settings
 250          */
 251         .type   crval, #object
 252 crval:
 253         .word   0x000802e2                      // clear
 254         .word   0x0405d11d                      // set