arch/arm64/kernel/head.S

   1 /*
   2  * Low-level CPU initialisation
   3  * Based on arch/arm/kernel/head.S
   4  *
   5  * Copyright (C) 1994-2002 Russell King
   6  * Copyright (C) 2003-2012 ARM Ltd.
   7  * Authors:     Catalin Marinas <catalin.marinas@arm.com>
   8  *              Will Deacon <will.deacon@arm.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  21  */
  22
  23 #include <linux/linkage.h>
  24 #include <linux/init.h>
  25
  26 #include <asm/assembler.h>
  27 #include <asm/ptrace.h>
  28 #include <asm/asm-offsets.h>
  29 #include <asm/cputype.h>
  30 #include <asm/memory.h>
  31 #include <asm/thread_info.h>
  32 #include <asm/pgtable-hwdef.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/page.h>
  35 #include <asm/virt.h>
  36
  37 /*
  38  * swapper_pg_dir is the virtual address of the initial page table. We place
  39  * the page tables 3 * PAGE_SIZE below KERNEL_RAM_VADDR. The idmap_pg_dir has
  40  * 2 pages and is placed below swapper_pg_dir.
  41  */
  42 #define KERNEL_RAM_VADDR        (PAGE_OFFSET + TEXT_OFFSET)
  43
  44 #if (KERNEL_RAM_VADDR & 0xfffff) != 0x80000
  45 #error KERNEL_RAM_VADDR must start at 0xXXX80000
  46 #endif
  47
  48 #define SWAPPER_DIR_SIZE        (3 * PAGE_SIZE)
  49 #define IDMAP_DIR_SIZE          (2 * PAGE_SIZE)
  50
  51         .globl  swapper_pg_dir
  52         .equ    swapper_pg_dir, KERNEL_RAM_VADDR - SWAPPER_DIR_SIZE
  53
  54         .globl  idmap_pg_dir
  55         .equ    idmap_pg_dir, swapper_pg_dir - IDMAP_DIR_SIZE
  56
  57         .macro  pgtbl, ttb0, ttb1, phys
  58         add     \ttb1, \phys, #TEXT_OFFSET - SWAPPER_DIR_SIZE
  59         sub     \ttb0, \ttb1, #IDMAP_DIR_SIZE
  60         .endm
  61
  62 #ifdef CONFIG_ARM64_64K_PAGES
  63 #define BLOCK_SHIFT     PAGE_SHIFT
  64 #define BLOCK_SIZE      PAGE_SIZE
  65 #else
  66 #define BLOCK_SHIFT     SECTION_SHIFT
  67 #define BLOCK_SIZE      SECTION_SIZE
  68 #endif
  69
  70 #define KERNEL_START    KERNEL_RAM_VADDR
  71 #define KERNEL_END      _end
  72
  73 /*
  74  * Initial memory map attributes.
  75  */
  76 #ifndef CONFIG_SMP
  77 #define PTE_FLAGS       PTE_TYPE_PAGE | PTE_AF
  78 #define PMD_FLAGS       PMD_TYPE_SECT | PMD_SECT_AF
  79 #else
  80 #define PTE_FLAGS       PTE_TYPE_PAGE | PTE_AF | PTE_SHARED
  81 #define PMD_FLAGS       PMD_TYPE_SECT | PMD_SECT_AF | PMD_SECT_S
  82 #endif
  83
  84 #ifdef CONFIG_ARM64_64K_PAGES
  85 #define MM_MMUFLAGS     PTE_ATTRINDX(MT_NORMAL) | PTE_FLAGS
  86 #else
  87 #define MM_MMUFLAGS     PMD_ATTRINDX(MT_NORMAL) | PMD_FLAGS
  88 #endif
  89
  90 /*
  91  * Kernel startup entry point.
  92  * ---------------------------
  93  *
  94  * The requirements are:
  95  *   MMU = off, D-cache = off, I-cache = on or off,
  96  *   x0 = physical address to the FDT blob.
  97  *
  98  * This code is mostly position independent so you call this at
  99  * __pa(PAGE_OFFSET + TEXT_OFFSET).
 100  *
 101  * Note that the callee-saved registers are used for storing variables
 102  * that are useful before the MMU is enabled. The allocations are described
 103  * in the entry routines.
 104  */
 105         __HEAD
 106
 107         /*
 108          * DO NOT MODIFY. Image header expected by Linux boot-loaders.
 109          */
 110         b       stext                           // branch to kernel start, magic
 111         .long   0                               // reserved
 112         .quad   TEXT_OFFSET                     // Image load offset from start of RAM
 113         .quad   0                               // reserved
 114         .quad   0                               // reserved
 115
 116 ENTRY(stext)
 117         mov     x21, x0                         // x21=FDT
 118         bl      el2_setup                       // Drop to EL1, w20=cpu_boot_mode
 119         bl      __calc_phys_offset              // x24=PHYS_OFFSET, x28=PHYS_OFFSET-PAGE_OFFSET
 120         bl      set_cpu_boot_mode_flag
 121         mrs     x22, midr_el1                   // x22=cpuid
 122         mov     x0, x22
 123         bl      lookup_processor_type
 124         mov     x23, x0                         // x23=current cpu_table
 125         cbz     x23, __error_p                  // invalid processor (x23=0)?
 126         bl      __vet_fdt
 127         bl      __create_page_tables            // x25=TTBR0, x26=TTBR1
 128         /*
 129          * The following calls CPU specific code in a position independent
 130          * manner. See arch/arm64/mm/proc.S for details. x23 = base of
 131          * cpu_info structure selected by lookup_processor_type above.
 132          * On return, the CPU will be ready for the MMU to be turned on and
 133          * the TCR will have been set.
 134          */
 135         ldr     x27, __switch_data              // address to jump to after
 136                                                 // MMU has been enabled
 137         adr     lr, __enable_mmu                // return (PIC) address
 138         ldr     x12, [x23, #CPU_INFO_SETUP]
 139         add     x12, x12, x28                   // __virt_to_phys
 140         br      x12                             // initialise processor
 141 ENDPROC(stext)
 142
 143 /*
 144  * If we're fortunate enough to boot at EL2, ensure that the world is
 145  * sane before dropping to EL1.
 146  *
 147  * Returns either BOOT_CPU_MODE_EL1 or BOOT_CPU_MODE_EL2 in x20 if
 148  * booted in EL1 or EL2 respectively.
 149  */
 150 ENTRY(el2_setup)
 151         mrs     x0, CurrentEL
 152         cmp     x0, #PSR_MODE_EL2t
 153         ccmp    x0, #PSR_MODE_EL2h, #0x4, ne
 154         b.ne    1f
 155         mrs     x0, sctlr_el2
 156 CPU_BE( orr     x0, x0, #(1 << 25)      )       // Set the EE bit for EL2
 157 CPU_LE( bic     x0, x0, #(1 << 25)      )       // Clear the EE bit for EL2
 158         msr     sctlr_el2, x0
 159         b       2f
 160 1:      mrs     x0, sctlr_el1
 161 CPU_BE( orr     x0, x0, #(3 << 24)      )       // Set the EE and E0E bits for EL1
 162 CPU_LE( bic     x0, x0, #(3 << 24)      )       // Clear the EE and E0E bits for EL1
 163         msr     sctlr_el1, x0
 164         mov     w20, #BOOT_CPU_MODE_EL1         // This cpu booted in EL1
 165         isb
 166         ret
 167
 168         /* Hyp configuration. */
 169 2:      mov     x0, #(1 << 31)                  // 64-bit EL1
 170         msr     hcr_el2, x0
 171
 172         /* Generic timers. */
 173         mrs     x0, cnthctl_el2
 174         orr     x0, x0, #3                      // Enable EL1 physical timers
 175         msr     cnthctl_el2, x0
 176         msr     cntvoff_el2, xzr                // Clear virtual offset
 177
 178         /* Populate ID registers. */
 179         mrs     x0, midr_el1
 180         mrs     x1, mpidr_el1
 181         msr     vpidr_el2, x0
 182         msr     vmpidr_el2, x1
 183
 184         /* sctlr_el1 */
 185         mov     x0, #0x0800                     // Set/clear RES{1,0} bits
 186 CPU_BE( movk    x0, #0x33d0, lsl #16    )       // Set EE and E0E on BE systems
 187 CPU_LE( movk    x0, #0x30d0, lsl #16    )       // Clear EE and E0E on LE systems
 188         msr     sctlr_el1, x0
 189
 190         /* Coprocessor traps. */
 191         mov     x0, #0x33ff
 192         msr     cptr_el2, x0                    // Disable copro. traps to EL2
 193
 194 #ifdef CONFIG_COMPAT
 195         msr     hstr_el2, xzr                   // Disable CP15 traps to EL2
 196 #endif
 197
 198         /* Stage-2 translation */
 199         msr     vttbr_el2, xzr
 200
 201         /* Hypervisor stub */
 202         adr     x0, __hyp_stub_vectors
 203         msr     vbar_el2, x0
 204
 205         /* spsr */
 206         mov     x0, #(PSR_F_BIT | PSR_I_BIT | PSR_A_BIT | PSR_D_BIT |\
 207                       PSR_MODE_EL1h)
 208         msr     spsr_el2, x0
 209         msr     elr_el2, lr
 210         mov     w20, #BOOT_CPU_MODE_EL2         // This CPU booted in EL2
 211         eret
 212 ENDPROC(el2_setup)
 213
 214 /*
 215  * Sets the __boot_cpu_mode flag depending on the CPU boot mode passed
 216  * in x20. See arch/arm64/include/asm/virt.h for more info.
 217  */
 218 ENTRY(set_cpu_boot_mode_flag)
 219         ldr     x1, =__boot_cpu_mode            // Compute __boot_cpu_mode
 220         add     x1, x1, x28
 221         cmp     w20, #BOOT_CPU_MODE_EL2
 222         b.ne    1f
 223         add     x1, x1, #4
 224 1:      str     w20, [x1]                       // This CPU has booted in EL1
 225         ret
 226 ENDPROC(set_cpu_boot_mode_flag)
 227
 228 /*
 229  * We need to find out the CPU boot mode long after boot, so we need to
 230  * store it in a writable variable.
 231  *
 232  * This is not in .bss, because we set it sufficiently early that the boot-time
 233  * zeroing of .bss would clobber it.
 234  */
 235         .pushsection    .data
 236 ENTRY(__boot_cpu_mode)
 237         .long   BOOT_CPU_MODE_EL2
 238         .long   0
 239         .popsection
 240
 241         .align  3
 242 2:      .quad   .
 243         .quad   PAGE_OFFSET
 244
 245 #ifdef CONFIG_SMP
 246         .align  3
 247 1:      .quad   .
 248         .quad   secondary_holding_pen_release
 249
 250         /*
 251          * This provides a "holding pen" for platforms to hold all secondary
 252          * cores are held until we're ready for them to initialise.
 253          */
 254 ENTRY(secondary_holding_pen)
 255         bl      el2_setup                       // Drop to EL1, w20=cpu_boot_mode
 256         bl      __calc_phys_offset              // x24=PHYS_OFFSET, x28=PHYS_OFFSET-PAGE_OFFSET
 257         bl      set_cpu_boot_mode_flag
 258         mrs     x0, mpidr_el1
 259         ldr     x1, =MPIDR_HWID_BITMASK
 260         and     x0, x0, x1
 261         adr     x1, 1b
 262         ldp     x2, x3, [x1]
 263         sub     x1, x1, x2
 264         add     x3, x3, x1
 265 pen:    ldr     x4, [x3]
 266         cmp     x4, x0
 267         b.eq    secondary_startup
 268         wfe
 269         b       pen
 270 ENDPROC(secondary_holding_pen)
 271
 272         /*
 273          * Secondary entry point that jumps straight into the kernel. Only to
 274          * be used where CPUs are brought online dynamically by the kernel.
 275          */
 276 ENTRY(secondary_entry)
 277         bl      __calc_phys_offset              // x2=phys offset
 278         bl      el2_setup                       // Drop to EL1
 279         b       secondary_startup
 280 ENDPROC(secondary_entry)
 281
 282 ENTRY(secondary_startup)
 283         /*
 284          * Common entry point for secondary CPUs.
 285          */
 286         mrs     x22, midr_el1                   // x22=cpuid
 287         mov     x0, x22
 288         bl      lookup_processor_type
 289         mov     x23, x0                         // x23=current cpu_table
 290         cbz     x23, __error_p                  // invalid processor (x23=0)?
 291
 292         pgtbl   x25, x26, x24                   // x25=TTBR0, x26=TTBR1
 293         ldr     x12, [x23, #CPU_INFO_SETUP]
 294         add     x12, x12, x28                   // __virt_to_phys
 295         blr     x12                             // initialise processor
 296
 297         ldr     x21, =secondary_data
 298         ldr     x27, =__secondary_switched      // address to jump to after enabling the MMU
 299         b       __enable_mmu
 300 ENDPROC(secondary_startup)
 301
 302 ENTRY(__secondary_switched)
 303         ldr     x0, [x21]                       // get secondary_data.stack
 304         mov     sp, x0
 305         mov     x29, #0
 306         b       secondary_start_kernel
 307 ENDPROC(__secondary_switched)
 308 #endif  /* CONFIG_SMP */
 309
 310 /*
 311  * Setup common bits before finally enabling the MMU. Essentially this is just
 312  * loading the page table pointer and vector base registers.
 313  *
 314  * On entry to this code, x0 must contain the SCTLR_EL1 value for turning on
 315  * the MMU.
 316  */
 317 __enable_mmu:
 318         ldr     x5, =vectors
 319         msr     vbar_el1, x5
 320         msr     ttbr0_el1, x25                  // load TTBR0
 321         msr     ttbr1_el1, x26                  // load TTBR1
 322         isb
 323         b       __turn_mmu_on
 324 ENDPROC(__enable_mmu)
 325
 326 /*
 327  * Enable the MMU. This completely changes the structure of the visible memory
 328  * space. You will not be able to trace execution through this.
 329  *
 330  *  x0  = system control register
 331  *  x27 = *virtual* address to jump to upon completion
 332  *
 333  * other registers depend on the function called upon completion
 334  */
 335         .align  6
 336 __turn_mmu_on:
 337         msr     sctlr_el1, x0
 338         isb
 339         br      x27
 340 ENDPROC(__turn_mmu_on)
 341
 342 /*
 343  * Calculate the start of physical memory.
 344  */
 345 __calc_phys_offset:
 346         adr     x0, 1f
 347         ldp     x1, x2, [x0]
 348         sub     x28, x0, x1                     // x28 = PHYS_OFFSET - PAGE_OFFSET
 349         add     x24, x2, x28                    // x24 = PHYS_OFFSET
 350         ret
 351 ENDPROC(__calc_phys_offset)
 352
 353         .align 3
 354 1:      .quad   .
 355         .quad   PAGE_OFFSET
 356
 357 /*
 358  * Macro to populate the PGD for the corresponding block entry in the next
 359  * level (tbl) for the given virtual address.
 360  *
 361  * Preserves:   pgd, tbl, virt
 362  * Corrupts:    tmp1, tmp2
 363  */
 364         .macro  create_pgd_entry, pgd, tbl, virt, tmp1, tmp2
 365         lsr     \tmp1, \virt, #PGDIR_SHIFT
 366         and     \tmp1, \tmp1, #PTRS_PER_PGD - 1 // PGD index
 367         orr     \tmp2, \tbl, #3                 // PGD entry table type
 368         str     \tmp2, [\pgd, \tmp1, lsl #3]
 369         .endm
 370
 371 /*
 372  * Macro to populate block entries in the page table for the start..end
 373  * virtual range (inclusive).
 374  *
 375  * Preserves:   tbl, flags
 376  * Corrupts:    phys, start, end, pstate
 377  */
 378         .macro  create_block_map, tbl, flags, phys, start, end, idmap=0
 379         lsr     \phys, \phys, #BLOCK_SHIFT
 380         .if     \idmap
 381         and     \start, \phys, #PTRS_PER_PTE - 1        // table index
 382         .else
 383         lsr     \start, \start, #BLOCK_SHIFT
 384         and     \start, \start, #PTRS_PER_PTE - 1       // table index
 385         .endif
 386         orr     \phys, \flags, \phys, lsl #BLOCK_SHIFT  // table entry
 387         .ifnc   \start,\end
 388         lsr     \end, \end, #BLOCK_SHIFT
 389         and     \end, \end, #PTRS_PER_PTE - 1           // table end index
 390         .endif
 391 9999:   str     \phys, [\tbl, \start, lsl #3]           // store the entry
 392         .ifnc   \start,\end
 393         add     \start, \start, #1                      // next entry
 394         add     \phys, \phys, #BLOCK_SIZE               // next block
 395         cmp     \start, \end
 396         b.ls    9999b
 397         .endif
 398         .endm
 399
 400 /*
 401  * Setup the initial page tables. We only setup the barest amount which is
 402  * required to get the kernel running. The following sections are required:
 403  *   - identity mapping to enable the MMU (low address, TTBR0)
 404  *   - first few MB of the kernel linear mapping to jump to once the MMU has
 405  *     been enabled, including the FDT blob (TTBR1)
 406  *   - UART mapping if CONFIG_EARLY_PRINTK is enabled (TTBR1)
 407  */
 408 __create_page_tables:
 409         pgtbl   x25, x26, x24                   // idmap_pg_dir and swapper_pg_dir addresses
 410
 411         /*
 412          * Clear the idmap and swapper page tables.
 413          */
 414         mov     x0, x25
 415         add     x6, x26, #SWAPPER_DIR_SIZE
 416 1:      stp     xzr, xzr, [x0], #16
 417         stp     xzr, xzr, [x0], #16
 418         stp     xzr, xzr, [x0], #16
 419         stp     xzr, xzr, [x0], #16
 420         cmp     x0, x6
 421         b.lo    1b
 422
 423         ldr     x7, =MM_MMUFLAGS
 424
 425         /*
 426          * Create the identity mapping.
 427          */
 428         add     x0, x25, #PAGE_SIZE             // section table address
 429         adr     x3, __turn_mmu_on               // virtual/physical address
 430         create_pgd_entry x25, x0, x3, x5, x6
 431         create_block_map x0, x7, x3, x5, x5, idmap=1
 432
 433         /*
 434          * Map the kernel image (starting with PHYS_OFFSET).
 435          */
 436         add     x0, x26, #PAGE_SIZE             // section table address
 437         mov     x5, #PAGE_OFFSET
 438         create_pgd_entry x26, x0, x5, x3, x6
 439         ldr     x6, =KERNEL_END - 1
 440         mov     x3, x24                         // phys offset
 441         create_block_map x0, x7, x3, x5, x6
 442
 443         /*
 444          * Map the FDT blob (maximum 2MB; must be within 512MB of
 445          * PHYS_OFFSET).
 446          */
 447         mov     x3, x21                         // FDT phys address
 448         and     x3, x3, #~((1 << 21) - 1)       // 2MB aligned
 449         mov     x6, #PAGE_OFFSET
 450         sub     x5, x3, x24                     // subtract PHYS_OFFSET
 451         tst     x5, #~((1 << 29) - 1)           // within 512MB?
 452         csel    x21, xzr, x21, ne               // zero the FDT pointer
 453         b.ne    1f
 454         add     x5, x5, x6                      // __va(FDT blob)
 455         add     x6, x5, #1 << 21                // 2MB for the FDT blob
 456         sub     x6, x6, #1                      // inclusive range
 457         create_block_map x0, x7, x3, x5, x6
 458 1:
 459 #ifdef CONFIG_EARLY_PRINTK
 460         /*
 461          * Create the pgd entry for the UART mapping. The full mapping is done
 462          * later based earlyprintk kernel parameter.
 463          */
 464         ldr     x5, =EARLYCON_IOBASE            // UART virtual address
 465         add     x0, x26, #2 * PAGE_SIZE         // section table address
 466         create_pgd_entry x26, x0, x5, x6, x7
 467 #endif
 468         ret
 469 ENDPROC(__create_page_tables)
 470         .ltorg
 471
 472         .align  3
 473         .type   __switch_data, %object
 474 __switch_data:
 475         .quad   __mmap_switched
 476         .quad   __data_loc                      // x4
 477         .quad   _data                           // x5
 478         .quad   __bss_start                     // x6
 479         .quad   _end                            // x7
 480         .quad   processor_id                    // x4
 481         .quad   __fdt_pointer                   // x5
 482         .quad   memstart_addr                   // x6
 483         .quad   init_thread_union + THREAD_START_SP // sp
 484
 485 /*
 486  * The following fragment of code is executed with the MMU on in MMU mode, and
 487  * uses absolute addresses; this is not position independent.
 488  */
 489 __mmap_switched:
 490         adr     x3, __switch_data + 8
 491
 492         ldp     x4, x5, [x3], #16
 493         ldp     x6, x7, [x3], #16
 494         cmp     x4, x5                          // Copy data segment if needed
 495 1:      ccmp    x5, x6, #4, ne
 496         b.eq    2f
 497         ldr     x16, [x4], #8
 498         str     x16, [x5], #8
 499         b       1b
 500 2:
 501 1:      cmp     x6, x7
 502         b.hs    2f
 503         str     xzr, [x6], #8                   // Clear BSS
 504         b       1b
 505 2:
 506         ldp     x4, x5, [x3], #16
 507         ldr     x6, [x3], #8
 508         ldr     x16, [x3]
 509         mov     sp, x16
 510         str     x22, [x4]                       // Save processor ID
 511         str     x21, [x5]                       // Save FDT pointer
 512         str     x24, [x6]                       // Save PHYS_OFFSET
 513         mov     x29, #0
 514         b       start_kernel
 515 ENDPROC(__mmap_switched)
 516
 517 /*
 518  * Exception handling. Something went wrong and we can't proceed. We ought to
 519  * tell the user, but since we don't have any guarantee that we're even
 520  * running on the right architecture, we do virtually nothing.
 521  */
 522 __error_p:
 523 ENDPROC(__error_p)
 524
 525 __error:
 526 1:      nop
 527         b       1b
 528 ENDPROC(__error)
 529
 530 /*
 531  * This function gets the processor ID in w0 and searches the cpu_table[] for
 532  * a match. It returns a pointer to the struct cpu_info it found. The
 533  * cpu_table[] must end with an empty (all zeros) structure.
 534  *
 535  * This routine can be called via C code and it needs to work with the MMU
 536  * both disabled and enabled (the offset is calculated automatically).
 537  */
 538 ENTRY(lookup_processor_type)
 539         adr     x1, __lookup_processor_type_data
 540         ldp     x2, x3, [x1]
 541         sub     x1, x1, x2                      // get offset between VA and PA
 542         add     x3, x3, x1                      // convert VA to PA
 543 1:
 544         ldp     w5, w6, [x3]                    // load cpu_id_val and cpu_id_mask
 545         cbz     w5, 2f                          // end of list?
 546         and     w6, w6, w0
 547         cmp     w5, w6
 548         b.eq    3f
 549         add     x3, x3, #CPU_INFO_SZ
 550         b       1b
 551 2:
 552         mov     x3, #0                          // unknown processor
 553 3:
 554         mov     x0, x3
 555         ret
 556 ENDPROC(lookup_processor_type)
 557
 558         .align  3
 559         .type   __lookup_processor_type_data, %object
 560 __lookup_processor_type_data:
 561         .quad   .
 562         .quad   cpu_table
 563         .size   __lookup_processor_type_data, . - __lookup_processor_type_data
 564
 565 /*
 566  * Determine validity of the x21 FDT pointer.
 567  * The dtb must be 8-byte aligned and live in the first 512M of memory.
 568  */
 569 __vet_fdt:
 570         tst     x21, #0x7
 571         b.ne    1f
 572         cmp     x21, x24
 573         b.lt    1f
 574         mov     x0, #(1 << 29)
 575         add     x0, x0, x24
 576         cmp     x21, x0
 577         b.ge    1f
 578         ret
 579 1:
 580         mov     x21, #0
 581         ret
 582 ENDPROC(__vet_fdt)