arch/arm64/kernel/head.S

   1 /*
   2  * Low-level CPU initialisation
   3  * Based on arch/arm/kernel/head.S
   4  *
   5  * Copyright (C) 1994-2002 Russell King
   6  * Copyright (C) 2003-2012 ARM Ltd.
   7  * Authors:     Catalin Marinas <catalin.marinas@arm.com>
   8  *              Will Deacon <will.deacon@arm.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  21  */
  22
  23 #include <linux/linkage.h>
  24 #include <linux/init.h>
  25 #include <linux/irqchip/arm-gic-v3.h>
  26
  27 #include <asm/assembler.h>
  28 #include <asm/ptrace.h>
  29 #include <asm/asm-offsets.h>
  30 #include <asm/cache.h>
  31 #include <asm/cputype.h>
  32 #include <asm/memory.h>
  33 #include <asm/thread_info.h>
  34 #include <asm/pgtable-hwdef.h>
  35 #include <asm/pgtable.h>
  36 #include <asm/page.h>
  37 #include <asm/virt.h>
  38
  39 #define KERNEL_RAM_VADDR        (PAGE_OFFSET + TEXT_OFFSET)
  40
  41 #if (TEXT_OFFSET & 0xfff) != 0
  42 #error TEXT_OFFSET must be at least 4KB aligned
  43 #elif (PAGE_OFFSET & 0x1fffff) != 0
  44 #error PAGE_OFFSET must be at least 2MB aligned
  45 #elif TEXT_OFFSET > 0x1fffff
  46 #error TEXT_OFFSET must be less than 2MB
  47 #endif
  48
  49         .macro  pgtbl, ttb0, ttb1, virt_to_phys
  50         ldr     \ttb1, =swapper_pg_dir
  51         ldr     \ttb0, =idmap_pg_dir
  52         add     \ttb1, \ttb1, \virt_to_phys
  53         add     \ttb0, \ttb0, \virt_to_phys
  54         .endm
  55
  56 #ifdef CONFIG_ARM64_64K_PAGES
  57 #define BLOCK_SHIFT     PAGE_SHIFT
  58 #define BLOCK_SIZE      PAGE_SIZE
  59 #define TABLE_SHIFT     PMD_SHIFT
  60 #else
  61 #define BLOCK_SHIFT     SECTION_SHIFT
  62 #define BLOCK_SIZE      SECTION_SIZE
  63 #define TABLE_SHIFT     PUD_SHIFT
  64 #endif
  65
  66 #define KERNEL_START    KERNEL_RAM_VADDR
  67 #define KERNEL_END      _end
  68
  69 /*
  70  * Initial memory map attributes.
  71  */
  72 #ifndef CONFIG_SMP
  73 #define PTE_FLAGS       PTE_TYPE_PAGE | PTE_AF
  74 #define PMD_FLAGS       PMD_TYPE_SECT | PMD_SECT_AF
  75 #else
  76 #define PTE_FLAGS       PTE_TYPE_PAGE | PTE_AF | PTE_SHARED
  77 #define PMD_FLAGS       PMD_TYPE_SECT | PMD_SECT_AF | PMD_SECT_S
  78 #endif
  79
  80 #ifdef CONFIG_ARM64_64K_PAGES
  81 #define MM_MMUFLAGS     PTE_ATTRINDX(MT_NORMAL) | PTE_FLAGS
  82 #else
  83 #define MM_MMUFLAGS     PMD_ATTRINDX(MT_NORMAL) | PMD_FLAGS
  84 #endif
  85
  86 /*
  87  * Kernel startup entry point.
  88  * ---------------------------
  89  *
  90  * The requirements are:
  91  *   MMU = off, D-cache = off, I-cache = on or off,
  92  *   x0 = physical address to the FDT blob.
  93  *
  94  * This code is mostly position independent so you call this at
  95  * __pa(PAGE_OFFSET + TEXT_OFFSET).
  96  *
  97  * Note that the callee-saved registers are used for storing variables
  98  * that are useful before the MMU is enabled. The allocations are described
  99  * in the entry routines.
 100  */
 101         __HEAD
 102
 103         /*
 104          * DO NOT MODIFY. Image header expected by Linux boot-loaders.
 105          */
 106 #ifdef CONFIG_EFI
 107 efi_head:
 108         /*
 109          * This add instruction has no meaningful effect except that
 110          * its opcode forms the magic "MZ" signature required by UEFI.
 111          */
 112         add     x13, x18, #0x16
 113         b       stext
 114 #else
 115         b       stext                           // branch to kernel start, magic
 116         .long   0                               // reserved
 117 #endif
 118         .quad   _kernel_offset_le               // Image load offset from start of RAM, little-endian
 119         .quad   _kernel_size_le                 // Effective size of kernel image, little-endian
 120         .quad   _kernel_flags_le                // Informative flags, little-endian
 121         .quad   0                               // reserved
 122         .quad   0                               // reserved
 123         .quad   0                               // reserved
 124         .byte   0x41                            // Magic number, "ARM\x64"
 125         .byte   0x52
 126         .byte   0x4d
 127         .byte   0x64
 128 #ifdef CONFIG_EFI
 129         .long   pe_header - efi_head            // Offset to the PE header.
 130 #else
 131         .word   0                               // reserved
 132 #endif
 133
 134 #ifdef CONFIG_EFI
 135         .globl  stext_offset
 136         .set    stext_offset, stext - efi_head
 137         .align 3
 138 pe_header:
 139         .ascii  "PE"
 140         .short  0
 141 coff_header:
 142         .short  0xaa64                          // AArch64
 143         .short  2                               // nr_sections
 144         .long   0                               // TimeDateStamp
 145         .long   0                               // PointerToSymbolTable
 146         .long   1                               // NumberOfSymbols
 147         .short  section_table - optional_header // SizeOfOptionalHeader
 148         .short  0x206                           // Characteristics.
 149                                                 // IMAGE_FILE_DEBUG_STRIPPED |
 150                                                 // IMAGE_FILE_EXECUTABLE_IMAGE |
 151                                                 // IMAGE_FILE_LINE_NUMS_STRIPPED
 152 optional_header:
 153         .short  0x20b                           // PE32+ format
 154         .byte   0x02                            // MajorLinkerVersion
 155         .byte   0x14                            // MinorLinkerVersion
 156         .long   _end - stext                    // SizeOfCode
 157         .long   0                               // SizeOfInitializedData
 158         .long   0                               // SizeOfUninitializedData
 159         .long   efi_stub_entry - efi_head       // AddressOfEntryPoint
 160         .long   stext_offset                    // BaseOfCode
 161
 162 extra_header_fields:
 163         .quad   0                               // ImageBase
 164         .long   0x1000                          // SectionAlignment
 165         .long   PECOFF_FILE_ALIGNMENT           // FileAlignment
 166         .short  0                               // MajorOperatingSystemVersion
 167         .short  0                               // MinorOperatingSystemVersion
 168         .short  0                               // MajorImageVersion
 169         .short  0                               // MinorImageVersion
 170         .short  0                               // MajorSubsystemVersion
 171         .short  0                               // MinorSubsystemVersion
 172         .long   0                               // Win32VersionValue
 173
 174         .long   _end - efi_head                 // SizeOfImage
 175
 176         // Everything before the kernel image is considered part of the header
 177         .long   stext_offset                    // SizeOfHeaders
 178         .long   0                               // CheckSum
 179         .short  0xa                             // Subsystem (EFI application)
 180         .short  0                               // DllCharacteristics
 181         .quad   0                               // SizeOfStackReserve
 182         .quad   0                               // SizeOfStackCommit
 183         .quad   0                               // SizeOfHeapReserve
 184         .quad   0                               // SizeOfHeapCommit
 185         .long   0                               // LoaderFlags
 186         .long   0x6                             // NumberOfRvaAndSizes
 187
 188         .quad   0                               // ExportTable
 189         .quad   0                               // ImportTable
 190         .quad   0                               // ResourceTable
 191         .quad   0                               // ExceptionTable
 192         .quad   0                               // CertificationTable
 193         .quad   0                               // BaseRelocationTable
 194
 195         // Section table
 196 section_table:
 197
 198         /*
 199          * The EFI application loader requires a relocation section
 200          * because EFI applications must be relocatable.  This is a
 201          * dummy section as far as we are concerned.
 202          */
 203         .ascii  ".reloc"
 204         .byte   0
 205         .byte   0                       // end of 0 padding of section name
 206         .long   0
 207         .long   0
 208         .long   0                       // SizeOfRawData
 209         .long   0                       // PointerToRawData
 210         .long   0                       // PointerToRelocations
 211         .long   0                       // PointerToLineNumbers
 212         .short  0                       // NumberOfRelocations
 213         .short  0                       // NumberOfLineNumbers
 214         .long   0x42100040              // Characteristics (section flags)
 215
 216
 217         .ascii  ".text"
 218         .byte   0
 219         .byte   0
 220         .byte   0                       // end of 0 padding of section name
 221         .long   _end - stext            // VirtualSize
 222         .long   stext_offset            // VirtualAddress
 223         .long   _edata - stext          // SizeOfRawData
 224         .long   stext_offset            // PointerToRawData
 225
 226         .long   0               // PointerToRelocations (0 for executables)
 227         .long   0               // PointerToLineNumbers (0 for executables)
 228         .short  0               // NumberOfRelocations  (0 for executables)
 229         .short  0               // NumberOfLineNumbers  (0 for executables)
 230         .long   0xe0500020      // Characteristics (section flags)
 231
 232         /*
 233          * EFI will load stext onwards at the 4k section alignment
 234          * described in the PE/COFF header. To ensure that instruction
 235          * sequences using an adrp and a :lo12: immediate will function
 236          * correctly at this alignment, we must ensure that stext is
 237          * placed at a 4k boundary in the Image to begin with.
 238          */
 239         .align 12
 240 #endif
 241
 242 ENTRY(stext)
 243         mov     x21, x0                         // x21=FDT
 244         bl      el2_setup                       // Drop to EL1, w20=cpu_boot_mode
 245         bl      __calc_phys_offset              // x24=PHYS_OFFSET, x28=PHYS_OFFSET-PAGE_OFFSET
 246         bl      set_cpu_boot_mode_flag
 247
 248         bl      __vet_fdt
 249         bl      __create_page_tables            // x25=TTBR0, x26=TTBR1
 250         /*
 251          * The following calls CPU setup code, see arch/arm64/mm/proc.S for
 252          * details.
 253          * On return, the CPU will be ready for the MMU to be turned on and
 254          * the TCR will have been set.
 255          */
 256         ldr     x27, __switch_data              // address to jump to after
 257                                                 // MMU has been enabled
 258         adrp    lr, __enable_mmu                // return (PIC) address
 259         add     lr, lr, #:lo12:__enable_mmu
 260         b       __cpu_setup                     // initialise processor
 261 ENDPROC(stext)
 262
 263 /*
 264  * Determine validity of the x21 FDT pointer.
 265  * The dtb must be 8-byte aligned and live in the first 512M of memory.
 266  */
 267 __vet_fdt:
 268         tst     x21, #0x7
 269         b.ne    1f
 270         cmp     x21, x24
 271         b.lt    1f
 272         mov     x0, #(1 << 29)
 273         add     x0, x0, x24
 274         cmp     x21, x0
 275         b.ge    1f
 276         ret
 277 1:
 278         mov     x21, #0
 279         ret
 280 ENDPROC(__vet_fdt)
 281 /*
 282  * Macro to create a table entry to the next page.
 283  *
 284  *      tbl:    page table address
 285  *      virt:   virtual address
 286  *      shift:  #imm page table shift
 287  *      ptrs:   #imm pointers per table page
 288  *
 289  * Preserves:   virt
 290  * Corrupts:    tmp1, tmp2
 291  * Returns:     tbl -> next level table page address
 292  */
 293         .macro  create_table_entry, tbl, virt, shift, ptrs, tmp1, tmp2
 294         lsr     \tmp1, \virt, #\shift
 295         and     \tmp1, \tmp1, #\ptrs - 1        // table index
 296         add     \tmp2, \tbl, #PAGE_SIZE
 297         orr     \tmp2, \tmp2, #PMD_TYPE_TABLE   // address of next table and entry type
 298         str     \tmp2, [\tbl, \tmp1, lsl #3]
 299         add     \tbl, \tbl, #PAGE_SIZE          // next level table page
 300         .endm
 301
 302 /*
 303  * Macro to populate the PGD (and possibily PUD) for the corresponding
 304  * block entry in the next level (tbl) for the given virtual address.
 305  *
 306  * Preserves:   tbl, next, virt
 307  * Corrupts:    tmp1, tmp2
 308  */
 309         .macro  create_pgd_entry, tbl, virt, tmp1, tmp2
 310         create_table_entry \tbl, \virt, PGDIR_SHIFT, PTRS_PER_PGD, \tmp1, \tmp2
 311 #if SWAPPER_PGTABLE_LEVELS == 3
 312         create_table_entry \tbl, \virt, TABLE_SHIFT, PTRS_PER_PTE, \tmp1, \tmp2
 313 #endif
 314         .endm
 315
 316 /*
 317  * Macro to populate block entries in the page table for the start..end
 318  * virtual range (inclusive).
 319  *
 320  * Preserves:   tbl, flags
 321  * Corrupts:    phys, start, end, pstate
 322  */
 323         .macro  create_block_map, tbl, flags, phys, start, end
 324         lsr     \phys, \phys, #BLOCK_SHIFT
 325         lsr     \start, \start, #BLOCK_SHIFT
 326         and     \start, \start, #PTRS_PER_PTE - 1       // table index
 327         orr     \phys, \flags, \phys, lsl #BLOCK_SHIFT  // table entry
 328         lsr     \end, \end, #BLOCK_SHIFT
 329         and     \end, \end, #PTRS_PER_PTE - 1           // table end index
 330 9999:   str     \phys, [\tbl, \start, lsl #3]           // store the entry
 331         add     \start, \start, #1                      // next entry
 332         add     \phys, \phys, #BLOCK_SIZE               // next block
 333         cmp     \start, \end
 334         b.ls    9999b
 335         .endm
 336
 337 /*
 338  * Setup the initial page tables. We only setup the barest amount which is
 339  * required to get the kernel running. The following sections are required:
 340  *   - identity mapping to enable the MMU (low address, TTBR0)
 341  *   - first few MB of the kernel linear mapping to jump to once the MMU has
 342  *     been enabled, including the FDT blob (TTBR1)
 343  *   - pgd entry for fixed mappings (TTBR1)
 344  */
 345 __create_page_tables:
 346         pgtbl   x25, x26, x28                   // idmap_pg_dir and swapper_pg_dir addresses
 347         mov     x27, lr
 348
 349         /*
 350          * Invalidate the idmap and swapper page tables to avoid potential
 351          * dirty cache lines being evicted.
 352          */
 353         mov     x0, x25
 354         add     x1, x26, #SWAPPER_DIR_SIZE
 355         bl      __inval_cache_range
 356
 357         /*
 358          * Clear the idmap and swapper page tables.
 359          */
 360         mov     x0, x25
 361         add     x6, x26, #SWAPPER_DIR_SIZE
 362 1:      stp     xzr, xzr, [x0], #16
 363         stp     xzr, xzr, [x0], #16
 364         stp     xzr, xzr, [x0], #16
 365         stp     xzr, xzr, [x0], #16
 366         cmp     x0, x6
 367         b.lo    1b
 368
 369         ldr     x7, =MM_MMUFLAGS
 370
 371         /*
 372          * Create the identity mapping.
 373          */
 374         mov     x0, x25                         // idmap_pg_dir
 375         ldr     x3, =KERNEL_START
 376         add     x3, x3, x28                     // __pa(KERNEL_START)
 377         create_pgd_entry x0, x3, x5, x6
 378         ldr     x6, =KERNEL_END
 379         mov     x5, x3                          // __pa(KERNEL_START)
 380         add     x6, x6, x28                     // __pa(KERNEL_END)
 381         create_block_map x0, x7, x3, x5, x6
 382
 383         /*
 384          * Map the kernel image (starting with PHYS_OFFSET).
 385          */
 386         mov     x0, x26                         // swapper_pg_dir
 387         mov     x5, #PAGE_OFFSET
 388         create_pgd_entry x0, x5, x3, x6
 389         ldr     x6, =KERNEL_END
 390         mov     x3, x24                         // phys offset
 391         create_block_map x0, x7, x3, x5, x6
 392
 393         /*
 394          * Map the FDT blob (maximum 2MB; must be within 512MB of
 395          * PHYS_OFFSET).
 396          */
 397         mov     x3, x21                         // FDT phys address
 398         and     x3, x3, #~((1 << 21) - 1)       // 2MB aligned
 399         mov     x6, #PAGE_OFFSET
 400         sub     x5, x3, x24                     // subtract PHYS_OFFSET
 401         tst     x5, #~((1 << 29) - 1)           // within 512MB?
 402         csel    x21, xzr, x21, ne               // zero the FDT pointer
 403         b.ne    1f
 404         add     x5, x5, x6                      // __va(FDT blob)
 405         add     x6, x5, #1 << 21                // 2MB for the FDT blob
 406         sub     x6, x6, #1                      // inclusive range
 407         create_block_map x0, x7, x3, x5, x6
 408 1:
 409         /*
 410          * Since the page tables have been populated with non-cacheable
 411          * accesses (MMU disabled), invalidate the idmap and swapper page
 412          * tables again to remove any speculatively loaded cache lines.
 413          */
 414         mov     x0, x25
 415         add     x1, x26, #SWAPPER_DIR_SIZE
 416         bl      __inval_cache_range
 417
 418         mov     lr, x27
 419         ret
 420 ENDPROC(__create_page_tables)
 421         .ltorg
 422
 423         .align  3
 424         .type   __switch_data, %object
 425 __switch_data:
 426         .quad   __mmap_switched
 427         .quad   __bss_start                     // x6
 428         .quad   __bss_stop                      // x7
 429         .quad   __fdt_pointer                   // x5
 430         .quad   memstart_addr                   // x6
 431         .quad   init_thread_union + THREAD_START_SP // sp
 432
 433 /*
 434  * The following fragment of code is executed with the MMU on in MMU mode, and
 435  * uses absolute addresses; this is not position independent.
 436  */
 437 __mmap_switched:
 438         adr     x3, __switch_data + 8
 439
 440         ldp     x6, x7, [x3], #16
 441 1:      cmp     x6, x7
 442         b.hs    2f
 443         str     xzr, [x6], #8                   // Clear BSS
 444         b       1b
 445 2:
 446         ldr     x5, [x3], #8
 447         ldr     x6, [x3], #8
 448         ldr     x16, [x3]
 449         mov     sp, x16
 450         str     x21, [x5]                       // Save FDT pointer
 451         str     x24, [x6]                       // Save PHYS_OFFSET
 452         mov     x29, #0
 453         b       start_kernel
 454 ENDPROC(__mmap_switched)
 455
 456 /*
 457  * end early head section, begin head code that is also used for
 458  * hotplug and needs to have the same protections as the text region
 459  */
 460         .section ".text","ax"
 461 /*
 462  * If we're fortunate enough to boot at EL2, ensure that the world is
 463  * sane before dropping to EL1.
 464  *
 465  * Returns either BOOT_CPU_MODE_EL1 or BOOT_CPU_MODE_EL2 in x20 if
 466  * booted in EL1 or EL2 respectively.
 467  */
 468 ENTRY(el2_setup)
 469         mrs     x0, CurrentEL
 470         cmp     x0, #CurrentEL_EL2
 471         b.ne    1f
 472         mrs     x0, sctlr_el2
 473 CPU_BE( orr     x0, x0, #(1 << 25)      )       // Set the EE bit for EL2
 474 CPU_LE( bic     x0, x0, #(1 << 25)      )       // Clear the EE bit for EL2
 475         msr     sctlr_el2, x0
 476         b       2f
 477 1:      mrs     x0, sctlr_el1
 478 CPU_BE( orr     x0, x0, #(3 << 24)      )       // Set the EE and E0E bits for EL1
 479 CPU_LE( bic     x0, x0, #(3 << 24)      )       // Clear the EE and E0E bits for EL1
 480         msr     sctlr_el1, x0
 481         mov     w20, #BOOT_CPU_MODE_EL1         // This cpu booted in EL1
 482         isb
 483         ret
 484
 485         /* Hyp configuration. */
 486 2:      mov     x0, #(1 << 31)                  // 64-bit EL1
 487         msr     hcr_el2, x0
 488
 489         /* Generic timers. */
 490         mrs     x0, cnthctl_el2
 491         orr     x0, x0, #3                      // Enable EL1 physical timers
 492         msr     cnthctl_el2, x0
 493         msr     cntvoff_el2, xzr                // Clear virtual offset
 494
 495 #ifdef CONFIG_ARM_GIC_V3
 496         /* GICv3 system register access */
 497         mrs     x0, id_aa64pfr0_el1
 498         ubfx    x0, x0, #24, #4
 499         cmp     x0, #1
 500         b.ne    3f
 501
 502         mrs_s   x0, ICC_SRE_EL2
 503         orr     x0, x0, #ICC_SRE_EL2_SRE        // Set ICC_SRE_EL2.SRE==1
 504         orr     x0, x0, #ICC_SRE_EL2_ENABLE     // Set ICC_SRE_EL2.Enable==1
 505         msr_s   ICC_SRE_EL2, x0
 506         isb                                     // Make sure SRE is now set
 507         msr_s   ICH_HCR_EL2, xzr                // Reset ICC_HCR_EL2 to defaults
 508
 509 3:
 510 #endif
 511
 512         /* Populate ID registers. */
 513         mrs     x0, midr_el1
 514         mrs     x1, mpidr_el1
 515         msr     vpidr_el2, x0
 516         msr     vmpidr_el2, x1
 517
 518         /* sctlr_el1 */
 519         mov     x0, #0x0800                     // Set/clear RES{1,0} bits
 520 CPU_BE( movk    x0, #0x33d0, lsl #16    )       // Set EE and E0E on BE systems
 521 CPU_LE( movk    x0, #0x30d0, lsl #16    )       // Clear EE and E0E on LE systems
 522         msr     sctlr_el1, x0
 523
 524         /* Coprocessor traps. */
 525         mov     x0, #0x33ff
 526         msr     cptr_el2, x0                    // Disable copro. traps to EL2
 527
 528 #ifdef CONFIG_COMPAT
 529         msr     hstr_el2, xzr                   // Disable CP15 traps to EL2
 530 #endif
 531
 532         /* Stage-2 translation */
 533         msr     vttbr_el2, xzr
 534
 535         /* Hypervisor stub */
 536         adrp    x0, __hyp_stub_vectors
 537         add     x0, x0, #:lo12:__hyp_stub_vectors
 538         msr     vbar_el2, x0
 539
 540         /* spsr */
 541         mov     x0, #(PSR_F_BIT | PSR_I_BIT | PSR_A_BIT | PSR_D_BIT |\
 542                       PSR_MODE_EL1h)
 543         msr     spsr_el2, x0
 544         msr     elr_el2, lr
 545         mov     w20, #BOOT_CPU_MODE_EL2         // This CPU booted in EL2
 546         eret
 547 ENDPROC(el2_setup)
 548
 549 /*
 550  * Sets the __boot_cpu_mode flag depending on the CPU boot mode passed
 551  * in x20. See arch/arm64/include/asm/virt.h for more info.
 552  */
 553 ENTRY(set_cpu_boot_mode_flag)
 554         ldr     x1, =__boot_cpu_mode            // Compute __boot_cpu_mode
 555         add     x1, x1, x28
 556         cmp     w20, #BOOT_CPU_MODE_EL2
 557         b.ne    1f
 558         add     x1, x1, #4
 559 1:      str     w20, [x1]                       // This CPU has booted in EL1
 560         dmb     sy
 561         dc      ivac, x1                        // Invalidate potentially stale cache line
 562         ret
 563 ENDPROC(set_cpu_boot_mode_flag)
 564
 565 /*
 566  * We need to find out the CPU boot mode long after boot, so we need to
 567  * store it in a writable variable.
 568  *
 569  * This is not in .bss, because we set it sufficiently early that the boot-time
 570  * zeroing of .bss would clobber it.
 571  */
 572         .pushsection    .data..cacheline_aligned
 573         .align  L1_CACHE_SHIFT
 574 ENTRY(__boot_cpu_mode)
 575         .long   BOOT_CPU_MODE_EL2
 576         .long   BOOT_CPU_MODE_EL1
 577         .popsection
 578
 579 #ifdef CONFIG_SMP
 580         .align  3
 581 1:      .quad   .
 582         .quad   secondary_holding_pen_release
 583
 584         /*
 585          * This provides a "holding pen" for platforms to hold all secondary
 586          * cores are held until we're ready for them to initialise.
 587          */
 588 ENTRY(secondary_holding_pen)
 589         bl      el2_setup                       // Drop to EL1, w20=cpu_boot_mode
 590         bl      __calc_phys_offset              // x24=PHYS_OFFSET, x28=PHYS_OFFSET-PAGE_OFFSET
 591         bl      set_cpu_boot_mode_flag
 592         mrs     x0, mpidr_el1
 593         ldr     x1, =MPIDR_HWID_BITMASK
 594         and     x0, x0, x1
 595         adr     x1, 1b
 596         ldp     x2, x3, [x1]
 597         sub     x1, x1, x2
 598         add     x3, x3, x1
 599 pen:    ldr     x4, [x3]
 600         cmp     x4, x0
 601         b.eq    secondary_startup
 602         wfe
 603         b       pen
 604 ENDPROC(secondary_holding_pen)
 605
 606         /*
 607          * Secondary entry point that jumps straight into the kernel. Only to
 608          * be used where CPUs are brought online dynamically by the kernel.
 609          */
 610 ENTRY(secondary_entry)
 611         bl      el2_setup                       // Drop to EL1
 612         bl      __calc_phys_offset              // x24=PHYS_OFFSET, x28=PHYS_OFFSET-PAGE_OFFSET
 613         bl      set_cpu_boot_mode_flag
 614         b       secondary_startup
 615 ENDPROC(secondary_entry)
 616
 617 ENTRY(secondary_startup)
 618         /*
 619          * Common entry point for secondary CPUs.
 620          */
 621         pgtbl   x25, x26, x28                   // x25=TTBR0, x26=TTBR1
 622         bl      __cpu_setup                     // initialise processor
 623
 624         ldr     x21, =secondary_data
 625         ldr     x27, =__secondary_switched      // address to jump to after enabling the MMU
 626         b       __enable_mmu
 627 ENDPROC(secondary_startup)
 628
 629 ENTRY(__secondary_switched)
 630         ldr     x0, [x21]                       // get secondary_data.stack
 631         mov     sp, x0
 632         mov     x29, #0
 633         b       secondary_start_kernel
 634 ENDPROC(__secondary_switched)
 635 #endif  /* CONFIG_SMP */
 636
 637 /*
 638  * Setup common bits before finally enabling the MMU. Essentially this is just
 639  * loading the page table pointer and vector base registers.
 640  *
 641  * On entry to this code, x0 must contain the SCTLR_EL1 value for turning on
 642  * the MMU.
 643  */
 644 __enable_mmu:
 645         ldr     x5, =vectors
 646         msr     vbar_el1, x5
 647         msr     ttbr0_el1, x25                  // load TTBR0
 648         msr     ttbr1_el1, x26                  // load TTBR1
 649         isb
 650         b       __turn_mmu_on
 651 ENDPROC(__enable_mmu)
 652
 653 /*
 654  * Enable the MMU. This completely changes the structure of the visible memory
 655  * space. You will not be able to trace execution through this.
 656  *
 657  *  x0  = system control register
 658  *  x27 = *virtual* address to jump to upon completion
 659  *
 660  * other registers depend on the function called upon completion
 661  *
 662  * We align the entire function to the smallest power of two larger than it to
 663  * ensure it fits within a single block map entry. Otherwise were PHYS_OFFSET
 664  * close to the end of a 512MB or 1GB block we might require an additional
 665  * table to map the entire function.
 666  */
 667         .align  4
 668 __turn_mmu_on:
 669         msr     sctlr_el1, x0
 670         isb
 671         br      x27
 672 ENDPROC(__turn_mmu_on)
 673
 674 /*
 675  * Calculate the start of physical memory.
 676  */
 677 __calc_phys_offset:
 678         adr     x0, 1f
 679         ldp     x1, x2, [x0]
 680         sub     x28, x0, x1                     // x28 = PHYS_OFFSET - PAGE_OFFSET
 681         add     x24, x2, x28                    // x24 = PHYS_OFFSET
 682         ret
 683 ENDPROC(__calc_phys_offset)
 684
 685         .align 3
 686 1:      .quad   .
 687         .quad   PAGE_OFFSET