arch/arm64/kernel/entry.S

   1 /*
   2  * Low-level exception handling code
   3  *
   4  * Copyright (C) 2012 ARM Ltd.
   5  * Authors:     Catalin Marinas <catalin.marinas@arm.com>
   6  *              Will Deacon <will.deacon@arm.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #include <linux/init.h>
  22 #include <linux/linkage.h>
  23
  24 #include <asm/alternative.h>
  25 #include <asm/assembler.h>
  26 #include <asm/asm-offsets.h>
  27 #include <asm/cpufeature.h>
  28 #include <asm/errno.h>
  29 #include <asm/esr.h>
  30 #include <asm/irq.h>
  31 #include <asm/memory.h>
  32 #include <asm/ptrace.h>
  33 #include <asm/thread_info.h>
  34 #include <asm/uaccess.h>
  35 #include <asm/unistd.h>
  36
  37 /*
  38  * Context tracking subsystem.  Used to instrument transitions
  39  * between user and kernel mode.
  40  */
  41         .macro ct_user_exit, syscall = 0
  42 #ifdef CONFIG_CONTEXT_TRACKING
  43         bl      context_tracking_user_exit
  44         .if \syscall == 1
  45         /*
  46          * Save/restore needed during syscalls.  Restore syscall arguments from
  47          * the values already saved on stack during kernel_entry.
  48          */
  49         ldp     x0, x1, [sp]
  50         ldp     x2, x3, [sp, #S_X2]
  51         ldp     x4, x5, [sp, #S_X4]
  52         ldp     x6, x7, [sp, #S_X6]
  53         .endif
  54 #endif
  55         .endm
  56
  57         .macro ct_user_enter
  58 #ifdef CONFIG_CONTEXT_TRACKING
  59         bl      context_tracking_user_enter
  60 #endif
  61         .endm
  62
  63 /*
  64  * Bad Abort numbers
  65  *-----------------
  66  */
  67 #define BAD_SYNC        0
  68 #define BAD_IRQ         1
  69 #define BAD_FIQ         2
  70 #define BAD_ERROR       3
  71
  72         .macro  kernel_entry, el, regsize = 64
  73         sub     sp, sp, #S_FRAME_SIZE
  74         .if     \regsize == 32
  75         mov     w0, w0                          // zero upper 32 bits of x0
  76         .endif
  77         stp     x0, x1, [sp, #16 * 0]
  78         stp     x2, x3, [sp, #16 * 1]
  79         stp     x4, x5, [sp, #16 * 2]
  80         stp     x6, x7, [sp, #16 * 3]
  81         stp     x8, x9, [sp, #16 * 4]
  82         stp     x10, x11, [sp, #16 * 5]
  83         stp     x12, x13, [sp, #16 * 6]
  84         stp     x14, x15, [sp, #16 * 7]
  85         stp     x16, x17, [sp, #16 * 8]
  86         stp     x18, x19, [sp, #16 * 9]
  87         stp     x20, x21, [sp, #16 * 10]
  88         stp     x22, x23, [sp, #16 * 11]
  89         stp     x24, x25, [sp, #16 * 12]
  90         stp     x26, x27, [sp, #16 * 13]
  91         stp     x28, x29, [sp, #16 * 14]
  92
  93         .if     \el == 0
  94         mrs     x21, sp_el0
  95         mov     tsk, sp
  96         and     tsk, tsk, #~(THREAD_SIZE - 1)   // Ensure MDSCR_EL1.SS is clear,
  97         ldr     x19, [tsk, #TI_FLAGS]           // since we can unmask debug
  98         disable_step_tsk x19, x20               // exceptions when scheduling.
  99
 100         mov     x29, xzr                        // fp pointed to user-space
 101         .else
 102         add     x21, sp, #S_FRAME_SIZE
 103         get_thread_info tsk
 104         /* Save the task's original addr_limit and set USER_DS (TASK_SIZE_64) */
 105         ldr     x20, [tsk, #TI_ADDR_LIMIT]
 106         str     x20, [sp, #S_ORIG_ADDR_LIMIT]
 107         mov     x20, #TASK_SIZE_64
 108         str     x20, [tsk, #TI_ADDR_LIMIT]
 109         .endif /* \el == 0 */
 110         mrs     x22, elr_el1
 111         mrs     x23, spsr_el1
 112         stp     lr, x21, [sp, #S_LR]
 113
 114 #ifdef CONFIG_ARM64_SW_TTBR0_PAN
 115         /*
 116          * Set the TTBR0 PAN bit in SPSR. When the exception is taken from
 117          * EL0, there is no need to check the state of TTBR0_EL1 since
 118          * accesses are always enabled.
 119          * Note that the meaning of this bit differs from the ARMv8.1 PAN
 120          * feature as all TTBR0_EL1 accesses are disabled, not just those to
 121          * user mappings.
 122          */
 123 alternative_if_not ARM64_HAS_PAN
 124         nop
 125 alternative_else
 126         b       1f                              // skip TTBR0 PAN
 127 alternative_endif
 128
 129         .if     \el != 0
 130         mrs     x21, ttbr0_el1
 131         tst     x21, #0xffff << 48              // Check for the reserved ASID
 132         orr     x23, x23, #PSR_PAN_BIT          // Set the emulated PAN in the saved SPSR
 133         b.eq    1f                              // TTBR0 access already disabled
 134         and     x23, x23, #~PSR_PAN_BIT         // Clear the emulated PAN in the saved SPSR
 135         .endif
 136
 137         uaccess_ttbr0_disable x21
 138 1:
 139 #endif
 140
 141         stp     x22, x23, [sp, #S_PC]
 142
 143         /*
 144          * Set syscallno to -1 by default (overridden later if real syscall).
 145          */
 146         .if     \el == 0
 147         mvn     x21, xzr
 148         str     x21, [sp, #S_SYSCALLNO]
 149         .endif
 150
 151         /*
 152          * Set sp_el0 to current thread_info.
 153          */
 154         .if     \el == 0
 155         msr     sp_el0, tsk
 156         .endif
 157
 158         /*
 159          * Registers that may be useful after this macro is invoked:
 160          *
 161          * x21 - aborted SP
 162          * x22 - aborted PC
 163          * x23 - aborted PSTATE
 164         */
 165         .endm
 166
 167         .macro  kernel_exit, el
 168         .if     \el != 0
 169         /* Restore the task's original addr_limit. */
 170         ldr     x20, [sp, #S_ORIG_ADDR_LIMIT]
 171         str     x20, [tsk, #TI_ADDR_LIMIT]
 172         .endif
 173
 174         ldp     x21, x22, [sp, #S_PC]           // load ELR, SPSR
 175         .if     \el == 0
 176         ct_user_enter
 177         .endif
 178
 179 #ifdef CONFIG_ARM64_SW_TTBR0_PAN
 180         /*
 181          * Restore access to TTBR0_EL1. If returning to EL0, no need for SPSR
 182          * PAN bit checking.
 183          */
 184 alternative_if_not ARM64_HAS_PAN
 185         nop
 186 alternative_else
 187         b       2f                              // skip TTBR0 PAN
 188 alternative_endif
 189
 190         .if     \el != 0
 191         tbnz    x22, #_PSR_PAN_BIT, 1f          // Skip re-enabling TTBR0 access if previously disabled
 192         .endif
 193
 194         uaccess_ttbr0_enable x0
 195
 196         .if     \el == 0
 197         /*
 198          * Enable errata workarounds only if returning to user. The only
 199          * workaround currently required for TTBR0_EL1 changes are for the
 200          * Cavium erratum 27456 (broadcast TLBI instructions may cause I-cache
 201          * corruption).
 202          */
 203         post_ttbr0_update_workaround
 204         .endif
 205 1:
 206         .if     \el != 0
 207         and     x22, x22, #~PSR_PAN_BIT         // ARMv8.0 CPUs do not understand this bit
 208         .endif
 209 2:
 210 #endif
 211
 212         .if     \el == 0
 213         ldr     x23, [sp, #S_SP]                // load return stack pointer
 214         msr     sp_el0, x23
 215 #ifdef CONFIG_ARM64_ERRATUM_845719
 216 alternative_if_not ARM64_WORKAROUND_845719
 217         nop
 218         nop
 219 #ifdef CONFIG_PID_IN_CONTEXTIDR
 220         nop
 221 #endif
 222 alternative_else
 223         tbz     x22, #4, 1f
 224 #ifdef CONFIG_PID_IN_CONTEXTIDR
 225         mrs     x29, contextidr_el1
 226         msr     contextidr_el1, x29
 227 #else
 228         msr contextidr_el1, xzr
 229 #endif
 230 1:
 231 alternative_endif
 232 #endif
 233         .endif
 234
 235         msr     elr_el1, x21                    // set up the return data
 236         msr     spsr_el1, x22
 237         ldp     x0, x1, [sp, #16 * 0]
 238         ldp     x2, x3, [sp, #16 * 1]
 239         ldp     x4, x5, [sp, #16 * 2]
 240         ldp     x6, x7, [sp, #16 * 3]
 241         ldp     x8, x9, [sp, #16 * 4]
 242         ldp     x10, x11, [sp, #16 * 5]
 243         ldp     x12, x13, [sp, #16 * 6]
 244         ldp     x14, x15, [sp, #16 * 7]
 245         ldp     x16, x17, [sp, #16 * 8]
 246         ldp     x18, x19, [sp, #16 * 9]
 247         ldp     x20, x21, [sp, #16 * 10]
 248         ldp     x22, x23, [sp, #16 * 11]
 249         ldp     x24, x25, [sp, #16 * 12]
 250         ldp     x26, x27, [sp, #16 * 13]
 251         ldp     x28, x29, [sp, #16 * 14]
 252         ldr     lr, [sp, #S_LR]
 253         add     sp, sp, #S_FRAME_SIZE           // restore sp
 254         eret                                    // return to kernel
 255         .endm
 256
 257         .macro  irq_stack_entry
 258         mov     x19, sp                 // preserve the original sp
 259
 260         /*
 261          * Compare sp with the current thread_info, if the top
 262          * ~(THREAD_SIZE - 1) bits match, we are on a task stack, and
 263          * should switch to the irq stack.
 264          */
 265         and     x25, x19, #~(THREAD_SIZE - 1)
 266         cmp     x25, tsk
 267         b.ne    9998f
 268
 269         this_cpu_ptr irq_stack, x25, x26
 270         mov     x26, #IRQ_STACK_START_SP
 271         add     x26, x25, x26
 272
 273         /* switch to the irq stack */
 274         mov     sp, x26
 275
 276         /*
 277          * Add a dummy stack frame, this non-standard format is fixed up
 278          * by unwind_frame()
 279          */
 280         stp     x29, x19, [sp, #-16]!
 281         mov     x29, sp
 282
 283 9998:
 284         .endm
 285
 286         /*
 287          * x19 should be preserved between irq_stack_entry and
 288          * irq_stack_exit.
 289          */
 290         .macro  irq_stack_exit
 291         mov     sp, x19
 292         .endm
 293
 294 /*
 295  * These are the registers used in the syscall handler, and allow us to
 296  * have in theory up to 7 arguments to a function - x0 to x6.
 297  *
 298  * x7 is reserved for the system call number in 32-bit mode.
 299  */
 300 sc_nr   .req    x25             // number of system calls
 301 scno    .req    x26             // syscall number
 302 stbl    .req    x27             // syscall table pointer
 303 tsk     .req    x28             // current thread_info
 304
 305 /*
 306  * Interrupt handling.
 307  */
 308         .macro  irq_handler
 309         ldr_l   x1, handle_arch_irq
 310         mov     x0, sp
 311         irq_stack_entry
 312         blr     x1
 313         irq_stack_exit
 314         .endm
 315
 316         .text
 317
 318 /*
 319  * Exception vectors.
 320  */
 321
 322         .align  11
 323 ENTRY(vectors)
 324         ventry  el1_sync_invalid                // Synchronous EL1t
 325         ventry  el1_irq_invalid                 // IRQ EL1t
 326         ventry  el1_fiq_invalid                 // FIQ EL1t
 327         ventry  el1_error_invalid               // Error EL1t
 328
 329         ventry  el1_sync                        // Synchronous EL1h
 330         ventry  el1_irq                         // IRQ EL1h
 331         ventry  el1_fiq_invalid                 // FIQ EL1h
 332         ventry  el1_error_invalid               // Error EL1h
 333
 334         ventry  el0_sync                        // Synchronous 64-bit EL0
 335         ventry  el0_irq                         // IRQ 64-bit EL0
 336         ventry  el0_fiq_invalid                 // FIQ 64-bit EL0
 337         ventry  el0_error_invalid               // Error 64-bit EL0
 338
 339 #ifdef CONFIG_COMPAT
 340         ventry  el0_sync_compat                 // Synchronous 32-bit EL0
 341         ventry  el0_irq_compat                  // IRQ 32-bit EL0
 342         ventry  el0_fiq_invalid_compat          // FIQ 32-bit EL0
 343         ventry  el0_error_invalid_compat        // Error 32-bit EL0
 344 #else
 345         ventry  el0_sync_invalid                // Synchronous 32-bit EL0
 346         ventry  el0_irq_invalid                 // IRQ 32-bit EL0
 347         ventry  el0_fiq_invalid                 // FIQ 32-bit EL0
 348         ventry  el0_error_invalid               // Error 32-bit EL0
 349 #endif
 350 END(vectors)
 351
 352 /*
 353  * Invalid mode handlers
 354  */
 355         .macro  inv_entry, el, reason, regsize = 64
 356         kernel_entry \el, \regsize
 357         mov     x0, sp
 358         mov     x1, #\reason
 359         mrs     x2, esr_el1
 360         b       bad_mode
 361         .endm
 362
 363 el0_sync_invalid:
 364         inv_entry 0, BAD_SYNC
 365 ENDPROC(el0_sync_invalid)
 366
 367 el0_irq_invalid:
 368         inv_entry 0, BAD_IRQ
 369 ENDPROC(el0_irq_invalid)
 370
 371 el0_fiq_invalid:
 372         inv_entry 0, BAD_FIQ
 373 ENDPROC(el0_fiq_invalid)
 374
 375 el0_error_invalid:
 376         inv_entry 0, BAD_ERROR
 377 ENDPROC(el0_error_invalid)
 378
 379 #ifdef CONFIG_COMPAT
 380 el0_fiq_invalid_compat:
 381         inv_entry 0, BAD_FIQ, 32
 382 ENDPROC(el0_fiq_invalid_compat)
 383
 384 el0_error_invalid_compat:
 385         inv_entry 0, BAD_ERROR, 32
 386 ENDPROC(el0_error_invalid_compat)
 387 #endif
 388
 389 el1_sync_invalid:
 390         inv_entry 1, BAD_SYNC
 391 ENDPROC(el1_sync_invalid)
 392
 393 el1_irq_invalid:
 394         inv_entry 1, BAD_IRQ
 395 ENDPROC(el1_irq_invalid)
 396
 397 el1_fiq_invalid:
 398         inv_entry 1, BAD_FIQ
 399 ENDPROC(el1_fiq_invalid)
 400
 401 el1_error_invalid:
 402         inv_entry 1, BAD_ERROR
 403 ENDPROC(el1_error_invalid)
 404
 405 /*
 406  * EL1 mode handlers.
 407  */
 408         .align  6
 409 el1_sync:
 410         kernel_entry 1
 411         mrs     x1, esr_el1                     // read the syndrome register
 412         lsr     x24, x1, #ESR_ELx_EC_SHIFT      // exception class
 413         cmp     x24, #ESR_ELx_EC_DABT_CUR       // data abort in EL1
 414         b.eq    el1_da
 415         cmp     x24, #ESR_ELx_EC_IABT_CUR       // instruction abort in EL1
 416         b.eq    el1_ia
 417         cmp     x24, #ESR_ELx_EC_SYS64          // configurable trap
 418         b.eq    el1_undef
 419         cmp     x24, #ESR_ELx_EC_SP_ALIGN       // stack alignment exception
 420         b.eq    el1_sp_pc
 421         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 422         b.eq    el1_sp_pc
 423         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL1
 424         b.eq    el1_undef
 425         cmp     x24, #ESR_ELx_EC_BREAKPT_CUR    // debug exception in EL1
 426         b.ge    el1_dbg
 427         b       el1_inv
 428
 429 el1_ia:
 430         /*
 431          * Fall through to the Data abort case
 432          */
 433 el1_da:
 434         /*
 435          * Data abort handling
 436          */
 437         mrs     x0, far_el1
 438         enable_dbg
 439         // re-enable interrupts if they were enabled in the aborted context
 440         tbnz    x23, #7, 1f                     // PSR_I_BIT
 441         enable_irq
 442 1:
 443         mov     x2, sp                          // struct pt_regs
 444         bl      do_mem_abort
 445
 446         // disable interrupts before pulling preserved data off the stack
 447         disable_irq
 448         kernel_exit 1
 449 el1_sp_pc:
 450         /*
 451          * Stack or PC alignment exception handling
 452          */
 453         mrs     x0, far_el1
 454         enable_dbg
 455         mov     x2, sp
 456         b       do_sp_pc_abort
 457 el1_undef:
 458         /*
 459          * Undefined instruction
 460          */
 461         enable_dbg
 462         mov     x0, sp
 463         b       do_undefinstr
 464 el1_dbg:
 465         /*
 466          * Debug exception handling
 467          */
 468         cmp     x24, #ESR_ELx_EC_BRK64          // if BRK64
 469         cinc    x24, x24, eq                    // set bit '0'
 470         tbz     x24, #0, el1_inv                // EL1 only
 471         mrs     x0, far_el1
 472         mov     x2, sp                          // struct pt_regs
 473         bl      do_debug_exception
 474         kernel_exit 1
 475 el1_inv:
 476         // TODO: add support for undefined instructions in kernel mode
 477         enable_dbg
 478         mov     x0, sp
 479         mov     x2, x1
 480         mov     x1, #BAD_SYNC
 481         b       bad_mode
 482 ENDPROC(el1_sync)
 483
 484         .align  6
 485 el1_irq:
 486         kernel_entry 1
 487         enable_dbg
 488 #ifdef CONFIG_TRACE_IRQFLAGS
 489         bl      trace_hardirqs_off
 490 #endif
 491
 492         get_thread_info tsk
 493         irq_handler
 494
 495 #ifdef CONFIG_PREEMPT
 496         ldr     w24, [tsk, #TI_PREEMPT]         // get preempt count
 497         cbnz    w24, 1f                         // preempt count != 0
 498         ldr     x0, [tsk, #TI_FLAGS]            // get flags
 499         tbz     x0, #TIF_NEED_RESCHED, 1f       // needs rescheduling?
 500         bl      el1_preempt
 501 1:
 502 #endif
 503 #ifdef CONFIG_TRACE_IRQFLAGS
 504         bl      trace_hardirqs_on
 505 #endif
 506         kernel_exit 1
 507 ENDPROC(el1_irq)
 508
 509 #ifdef CONFIG_PREEMPT
 510 el1_preempt:
 511         mov     x24, lr
 512 1:      bl      preempt_schedule_irq            // irq en/disable is done inside
 513         ldr     x0, [tsk, #TI_FLAGS]            // get new tasks TI_FLAGS
 514         tbnz    x0, #TIF_NEED_RESCHED, 1b       // needs rescheduling?
 515         ret     x24
 516 #endif
 517
 518 /*
 519  * EL0 mode handlers.
 520  */
 521         .align  6
 522 el0_sync:
 523         kernel_entry 0
 524         mrs     x25, esr_el1                    // read the syndrome register
 525         lsr     x24, x25, #ESR_ELx_EC_SHIFT     // exception class
 526         cmp     x24, #ESR_ELx_EC_SVC64          // SVC in 64-bit state
 527         b.eq    el0_svc
 528         cmp     x24, #ESR_ELx_EC_DABT_LOW       // data abort in EL0
 529         b.eq    el0_da
 530         cmp     x24, #ESR_ELx_EC_IABT_LOW       // instruction abort in EL0
 531         b.eq    el0_ia
 532         cmp     x24, #ESR_ELx_EC_FP_ASIMD       // FP/ASIMD access
 533         b.eq    el0_fpsimd_acc
 534         cmp     x24, #ESR_ELx_EC_FP_EXC64       // FP/ASIMD exception
 535         b.eq    el0_fpsimd_exc
 536         cmp     x24, #ESR_ELx_EC_SYS64          // configurable trap
 537         b.eq    el0_undef
 538         cmp     x24, #ESR_ELx_EC_SP_ALIGN       // stack alignment exception
 539         b.eq    el0_sp_pc
 540         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 541         b.eq    el0_sp_pc
 542         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL0
 543         b.eq    el0_undef
 544         cmp     x24, #ESR_ELx_EC_BREAKPT_LOW    // debug exception in EL0
 545         b.ge    el0_dbg
 546         b       el0_inv
 547
 548 #ifdef CONFIG_COMPAT
 549         .align  6
 550 el0_sync_compat:
 551         kernel_entry 0, 32
 552         mrs     x25, esr_el1                    // read the syndrome register
 553         lsr     x24, x25, #ESR_ELx_EC_SHIFT     // exception class
 554         cmp     x24, #ESR_ELx_EC_SVC32          // SVC in 32-bit state
 555         b.eq    el0_svc_compat
 556         cmp     x24, #ESR_ELx_EC_DABT_LOW       // data abort in EL0
 557         b.eq    el0_da
 558         cmp     x24, #ESR_ELx_EC_IABT_LOW       // instruction abort in EL0
 559         b.eq    el0_ia
 560         cmp     x24, #ESR_ELx_EC_FP_ASIMD       // FP/ASIMD access
 561         b.eq    el0_fpsimd_acc
 562         cmp     x24, #ESR_ELx_EC_FP_EXC32       // FP/ASIMD exception
 563         b.eq    el0_fpsimd_exc
 564         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 565         b.eq    el0_sp_pc
 566         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL0
 567         b.eq    el0_undef
 568         cmp     x24, #ESR_ELx_EC_CP15_32        // CP15 MRC/MCR trap
 569         b.eq    el0_undef
 570         cmp     x24, #ESR_ELx_EC_CP15_64        // CP15 MRRC/MCRR trap
 571         b.eq    el0_undef
 572         cmp     x24, #ESR_ELx_EC_CP14_MR        // CP14 MRC/MCR trap
 573         b.eq    el0_undef
 574         cmp     x24, #ESR_ELx_EC_CP14_LS        // CP14 LDC/STC trap
 575         b.eq    el0_undef
 576         cmp     x24, #ESR_ELx_EC_CP14_64        // CP14 MRRC/MCRR trap
 577         b.eq    el0_undef
 578         cmp     x24, #ESR_ELx_EC_BREAKPT_LOW    // debug exception in EL0
 579         b.ge    el0_dbg
 580         b       el0_inv
 581 el0_svc_compat:
 582         /*
 583          * AArch32 syscall handling
 584          */
 585         adrp    stbl, compat_sys_call_table     // load compat syscall table pointer
 586         uxtw    scno, w7                        // syscall number in w7 (r7)
 587         mov     sc_nr, #__NR_compat_syscalls
 588         b       el0_svc_naked
 589
 590         .align  6
 591 el0_irq_compat:
 592         kernel_entry 0, 32
 593         b       el0_irq_naked
 594 #endif
 595
 596 el0_da:
 597         /*
 598          * Data abort handling
 599          */
 600         mrs     x26, far_el1
 601         // enable interrupts before calling the main handler
 602         enable_dbg_and_irq
 603         ct_user_exit
 604         bic     x0, x26, #(0xff << 56)
 605         mov     x1, x25
 606         mov     x2, sp
 607         bl      do_mem_abort
 608         b       ret_to_user
 609 el0_ia:
 610         /*
 611          * Instruction abort handling
 612          */
 613         mrs     x26, far_el1
 614         // enable interrupts before calling the main handler
 615         enable_dbg_and_irq
 616         ct_user_exit
 617         mov     x0, x26
 618         mov     x1, x25
 619         mov     x2, sp
 620         bl      do_mem_abort
 621         b       ret_to_user
 622 el0_fpsimd_acc:
 623         /*
 624          * Floating Point or Advanced SIMD access
 625          */
 626         enable_dbg
 627         ct_user_exit
 628         mov     x0, x25
 629         mov     x1, sp
 630         bl      do_fpsimd_acc
 631         b       ret_to_user
 632 el0_fpsimd_exc:
 633         /*
 634          * Floating Point or Advanced SIMD exception
 635          */
 636         enable_dbg
 637         ct_user_exit
 638         mov     x0, x25
 639         mov     x1, sp
 640         bl      do_fpsimd_exc
 641         b       ret_to_user
 642 el0_sp_pc:
 643         /*
 644          * Stack or PC alignment exception handling
 645          */
 646         mrs     x26, far_el1
 647         // enable interrupts before calling the main handler
 648         enable_dbg_and_irq
 649         ct_user_exit
 650         mov     x0, x26
 651         mov     x1, x25
 652         mov     x2, sp
 653         bl      do_sp_pc_abort
 654         b       ret_to_user
 655 el0_undef:
 656         /*
 657          * Undefined instruction
 658          */
 659         // enable interrupts before calling the main handler
 660         enable_dbg_and_irq
 661         ct_user_exit
 662         mov     x0, sp
 663         bl      do_undefinstr
 664         b       ret_to_user
 665 el0_dbg:
 666         /*
 667          * Debug exception handling
 668          */
 669         tbnz    x24, #0, el0_inv                // EL0 only
 670         mrs     x0, far_el1
 671         mov     x1, x25
 672         mov     x2, sp
 673         bl      do_debug_exception
 674         enable_dbg
 675         ct_user_exit
 676         b       ret_to_user
 677 el0_inv:
 678         enable_dbg
 679         ct_user_exit
 680         mov     x0, sp
 681         mov     x1, #BAD_SYNC
 682         mov     x2, x25
 683         bl      bad_mode
 684         b       ret_to_user
 685 ENDPROC(el0_sync)
 686
 687         .align  6
 688 el0_irq:
 689         kernel_entry 0
 690 el0_irq_naked:
 691         enable_dbg
 692 #ifdef CONFIG_TRACE_IRQFLAGS
 693         bl      trace_hardirqs_off
 694 #endif
 695
 696         ct_user_exit
 697         irq_handler
 698
 699 #ifdef CONFIG_TRACE_IRQFLAGS
 700         bl      trace_hardirqs_on
 701 #endif
 702         b       ret_to_user
 703 ENDPROC(el0_irq)
 704
 705 /*
 706  * Register switch for AArch64. The callee-saved registers need to be saved
 707  * and restored. On entry:
 708  *   x0 = previous task_struct (must be preserved across the switch)
 709  *   x1 = next task_struct
 710  * Previous and next are guaranteed not to be the same.
 711  *
 712  */
 713 ENTRY(cpu_switch_to)
 714         mov     x10, #THREAD_CPU_CONTEXT
 715         add     x8, x0, x10
 716         mov     x9, sp
 717         stp     x19, x20, [x8], #16             // store callee-saved registers
 718         stp     x21, x22, [x8], #16
 719         stp     x23, x24, [x8], #16
 720         stp     x25, x26, [x8], #16
 721         stp     x27, x28, [x8], #16
 722         stp     x29, x9, [x8], #16
 723         str     lr, [x8]
 724         add     x8, x1, x10
 725         ldp     x19, x20, [x8], #16             // restore callee-saved registers
 726         ldp     x21, x22, [x8], #16
 727         ldp     x23, x24, [x8], #16
 728         ldp     x25, x26, [x8], #16
 729         ldp     x27, x28, [x8], #16
 730         ldp     x29, x9, [x8], #16
 731         ldr     lr, [x8]
 732         mov     sp, x9
 733         and     x9, x9, #~(THREAD_SIZE - 1)
 734         msr     sp_el0, x9
 735         ret
 736 ENDPROC(cpu_switch_to)
 737
 738 /*
 739  * This is the fast syscall return path.  We do as little as possible here,
 740  * and this includes saving x0 back into the kernel stack.
 741  */
 742 ret_fast_syscall:
 743         disable_irq                             // disable interrupts
 744         str     x0, [sp, #S_X0]                 // returned x0
 745         ldr     x1, [tsk, #TI_FLAGS]            // re-check for syscall tracing
 746         and     x2, x1, #_TIF_SYSCALL_WORK
 747         cbnz    x2, ret_fast_syscall_trace
 748         and     x2, x1, #_TIF_WORK_MASK
 749         cbnz    x2, work_pending
 750         enable_step_tsk x1, x2
 751         kernel_exit 0
 752 ret_fast_syscall_trace:
 753         enable_irq                              // enable interrupts
 754         b       __sys_trace_return_skipped      // we already saved x0
 755
 756 /*
 757  * Ok, we need to do extra processing, enter the slow path.
 758  */
 759 work_pending:
 760         tbnz    x1, #TIF_NEED_RESCHED, work_resched
 761         /* TIF_SIGPENDING, TIF_NOTIFY_RESUME or TIF_FOREIGN_FPSTATE case */
 762         mov     x0, sp                          // 'regs'
 763         enable_irq                              // enable interrupts for do_notify_resume()
 764         bl      do_notify_resume
 765         b       ret_to_user
 766 work_resched:
 767 #ifdef CONFIG_TRACE_IRQFLAGS
 768         bl      trace_hardirqs_off              // the IRQs are off here, inform the tracing code
 769 #endif
 770         bl      schedule
 771
 772 /*
 773  * "slow" syscall return path.
 774  */
 775 ret_to_user:
 776         disable_irq                             // disable interrupts
 777         ldr     x1, [tsk, #TI_FLAGS]
 778         and     x2, x1, #_TIF_WORK_MASK
 779         cbnz    x2, work_pending
 780         enable_step_tsk x1, x2
 781         kernel_exit 0
 782 ENDPROC(ret_to_user)
 783
 784 /*
 785  * This is how we return from a fork.
 786  */
 787 ENTRY(ret_from_fork)
 788         bl      schedule_tail
 789         cbz     x19, 1f                         // not a kernel thread
 790         mov     x0, x20
 791         blr     x19
 792 1:      get_thread_info tsk
 793         b       ret_to_user
 794 ENDPROC(ret_from_fork)
 795
 796 /*
 797  * SVC handler.
 798  */
 799         .align  6
 800 el0_svc:
 801         adrp    stbl, sys_call_table            // load syscall table pointer
 802         uxtw    scno, w8                        // syscall number in w8
 803         mov     sc_nr, #__NR_syscalls
 804 el0_svc_naked:                                  // compat entry point
 805         stp     x0, scno, [sp, #S_ORIG_X0]      // save the original x0 and syscall number
 806         enable_dbg_and_irq
 807         ct_user_exit 1
 808
 809         ldr     x16, [tsk, #TI_FLAGS]           // check for syscall hooks
 810         tst     x16, #_TIF_SYSCALL_WORK
 811         b.ne    __sys_trace
 812         cmp     scno, sc_nr                     // check upper syscall limit
 813         b.hs    ni_sys
 814         ldr     x16, [stbl, scno, lsl #3]       // address in the syscall table
 815         blr     x16                             // call sys_* routine
 816         b       ret_fast_syscall
 817 ni_sys:
 818         mov     x0, sp
 819         bl      do_ni_syscall
 820         b       ret_fast_syscall
 821 ENDPROC(el0_svc)
 822
 823         /*
 824          * This is the really slow path.  We're going to be doing context
 825          * switches, and waiting for our parent to respond.
 826          */
 827 __sys_trace:
 828         mov     w0, #-1                         // set default errno for
 829         cmp     scno, x0                        // user-issued syscall(-1)
 830         b.ne    1f
 831         mov     x0, #-ENOSYS
 832         str     x0, [sp, #S_X0]
 833 1:      mov     x0, sp
 834         bl      syscall_trace_enter
 835         cmp     w0, #-1                         // skip the syscall?
 836         b.eq    __sys_trace_return_skipped
 837         uxtw    scno, w0                        // syscall number (possibly new)
 838         mov     x1, sp                          // pointer to regs
 839         cmp     scno, sc_nr                     // check upper syscall limit
 840         b.hs    __ni_sys_trace
 841         ldp     x0, x1, [sp]                    // restore the syscall args
 842         ldp     x2, x3, [sp, #S_X2]
 843         ldp     x4, x5, [sp, #S_X4]
 844         ldp     x6, x7, [sp, #S_X6]
 845         ldr     x16, [stbl, scno, lsl #3]       // address in the syscall table
 846         blr     x16                             // call sys_* routine
 847
 848 __sys_trace_return:
 849         str     x0, [sp, #S_X0]                 // save returned x0
 850 __sys_trace_return_skipped:
 851         mov     x0, sp
 852         bl      syscall_trace_exit
 853         b       ret_to_user
 854
 855 __ni_sys_trace:
 856         mov     x0, sp
 857         bl      do_ni_syscall
 858         b       __sys_trace_return
 859
 860 /*
 861  * Special system call wrappers.
 862  */
 863 ENTRY(sys_rt_sigreturn_wrapper)
 864         mov     x0, sp
 865         b       sys_rt_sigreturn
 866 ENDPROC(sys_rt_sigreturn_wrapper)