arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARCH_HAS_UBSAN_SANITIZE_ALL
  17         select ARM_AMBA
  18         select ARM_ARCH_TIMER
  19         select ARM_GIC
  20         select AUDIT_ARCH_COMPAT_GENERIC
  21         select ARM_GIC_V2M if PCI_MSI
  22         select ARM_GIC_V3
  23         select ARM_GIC_V3_ITS if PCI_MSI
  24         select ARM_PSCI_FW
  25         select BUILDTIME_EXTABLE_SORT
  26         select CLONE_BACKWARDS
  27         select COMMON_CLK
  28         select CPU_PM if (SUSPEND || CPU_IDLE)
  29         select DCACHE_WORD_ACCESS
  30         select EDAC_SUPPORT
  31         select FRAME_POINTER
  32         select GENERIC_ALLOCATOR
  33         select GENERIC_CLOCKEVENTS
  34         select GENERIC_CLOCKEVENTS_BROADCAST
  35         select GENERIC_CPU_AUTOPROBE
  36         select GENERIC_EARLY_IOREMAP
  37         select GENERIC_IDLE_POLL_SETUP
  38         select GENERIC_IRQ_PROBE
  39         select GENERIC_IRQ_SHOW
  40         select GENERIC_IRQ_SHOW_LEVEL
  41         select GENERIC_PCI_IOMAP
  42         select GENERIC_SCHED_CLOCK
  43         select GENERIC_SMP_IDLE_THREAD
  44         select GENERIC_STRNCPY_FROM_USER
  45         select GENERIC_STRNLEN_USER
  46         select GENERIC_TIME_VSYSCALL
  47         select HANDLE_DOMAIN_IRQ
  48         select HARDIRQS_SW_RESEND
  49         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  50         select HAVE_ARCH_AUDITSYSCALL
  51         select HAVE_ARCH_BITREVERSE
  52         select HAVE_ARCH_HUGE_VMAP
  53         select HAVE_ARCH_JUMP_LABEL
  54         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  55         select HAVE_ARCH_KGDB
  56         select HAVE_ARCH_SECCOMP_FILTER
  57         select HAVE_ARCH_TRACEHOOK
  58         select HAVE_BPF_JIT
  59         select HAVE_C_RECORDMCOUNT
  60         select HAVE_CC_STACKPROTECTOR
  61         select HAVE_CMPXCHG_DOUBLE
  62         select HAVE_CMPXCHG_LOCAL
  63         select HAVE_DEBUG_BUGVERBOSE
  64         select HAVE_DEBUG_KMEMLEAK
  65         select HAVE_DMA_API_DEBUG
  66         select HAVE_DMA_ATTRS
  67         select HAVE_DMA_CONTIGUOUS
  68         select HAVE_DYNAMIC_FTRACE
  69         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  70         select HAVE_FTRACE_MCOUNT_RECORD
  71         select HAVE_FUNCTION_TRACER
  72         select HAVE_FUNCTION_GRAPH_TRACER
  73         select HAVE_GENERIC_DMA_COHERENT
  74         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  75         select HAVE_IRQ_TIME_ACCOUNTING
  76         select HAVE_MEMBLOCK
  77         select HAVE_PATA_PLATFORM
  78         select HAVE_PERF_EVENTS
  79         select HAVE_PERF_REGS
  80         select HAVE_PERF_USER_STACK_DUMP
  81         select HAVE_RCU_TABLE_FREE
  82         select HAVE_SYSCALL_TRACEPOINTS
  83         select IOMMU_DMA if IOMMU_SUPPORT
  84         select IRQ_DOMAIN
  85         select IRQ_FORCED_THREADING
  86         select MODULES_USE_ELF_RELA
  87         select NO_BOOTMEM
  88         select OF
  89         select OF_EARLY_FLATTREE
  90         select OF_RESERVED_MEM
  91         select PERF_USE_VMALLOC
  92         select POWER_RESET
  93         select POWER_SUPPLY
  94         select RTC_LIB
  95         select SPARSE_IRQ
  96         select SYSCTL_EXCEPTION_TRACE
  97         select HAVE_CONTEXT_TRACKING
  98         help
  99           ARM 64-bit (AArch64) Linux support.
 100
 101 config 64BIT
 102         def_bool y
 103
 104 config ARCH_PHYS_ADDR_T_64BIT
 105         def_bool y
 106
 107 config MMU
 108         def_bool y
 109
 110 config NO_IOPORT_MAP
 111         def_bool y if !PCI
 112
 113 config STACKTRACE_SUPPORT
 114         def_bool y
 115
 116 config ILLEGAL_POINTER_VALUE
 117         hex
 118         default 0xdead000000000000
 119
 120 config LOCKDEP_SUPPORT
 121         def_bool y
 122
 123 config TRACE_IRQFLAGS_SUPPORT
 124         def_bool y
 125
 126 config RWSEM_XCHGADD_ALGORITHM
 127         def_bool y
 128
 129 config GENERIC_BUG
 130         def_bool y
 131         depends on BUG
 132
 133 config GENERIC_BUG_RELATIVE_POINTERS
 134         def_bool y
 135         depends on GENERIC_BUG
 136
 137 config GENERIC_HWEIGHT
 138         def_bool y
 139
 140 config GENERIC_CSUM
 141         def_bool y
 142
 143 config GENERIC_CALIBRATE_DELAY
 144         def_bool y
 145
 146 config ZONE_DMA
 147         def_bool y
 148
 149 config HAVE_GENERIC_RCU_GUP
 150         def_bool y
 151
 152 config ARCH_DMA_ADDR_T_64BIT
 153         def_bool y
 154
 155 config NEED_DMA_MAP_STATE
 156         def_bool y
 157
 158 config NEED_SG_DMA_LENGTH
 159         def_bool y
 160
 161 config SMP
 162         def_bool y
 163
 164 config SWIOTLB
 165         def_bool y
 166
 167 config IOMMU_HELPER
 168         def_bool SWIOTLB
 169
 170 config KERNEL_MODE_NEON
 171         def_bool y
 172
 173 config FIX_EARLYCON_MEM
 174         def_bool y
 175
 176 config PGTABLE_LEVELS
 177         int
 178         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 179         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 180         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 181         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 182         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 183         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 184
 185 source "init/Kconfig"
 186
 187 source "kernel/Kconfig.freezer"
 188
 189 source "arch/arm64/Kconfig.platforms"
 190
 191 menu "Bus support"
 192
 193 config PCI
 194         bool "PCI support"
 195         help
 196           This feature enables support for PCI bus system. If you say Y
 197           here, the kernel will include drivers and infrastructure code
 198           to support PCI bus devices.
 199
 200 config PCI_DOMAINS
 201         def_bool PCI
 202
 203 config PCI_DOMAINS_GENERIC
 204         def_bool PCI
 205
 206 config PCI_SYSCALL
 207         def_bool PCI
 208
 209 source "drivers/pci/Kconfig"
 210 source "drivers/pci/pcie/Kconfig"
 211 source "drivers/pci/hotplug/Kconfig"
 212
 213 endmenu
 214
 215 menu "Kernel Features"
 216
 217 menu "ARM errata workarounds via the alternatives framework"
 218
 219 config ARM64_ERRATUM_826319
 220         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 221         default y
 222         help
 223           This option adds an alternative code sequence to work around ARM
 224           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 225           AXI master interface and an L2 cache.
 226
 227           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 228           and is unable to accept a certain write via this interface, it will
 229           not progress on read data presented on the read data channel and the
 230           system can deadlock.
 231
 232           The workaround promotes data cache clean instructions to
 233           data cache clean-and-invalidate.
 234           Please note that this does not necessarily enable the workaround,
 235           as it depends on the alternative framework, which will only patch
 236           the kernel if an affected CPU is detected.
 237
 238           If unsure, say Y.
 239
 240 config ARM64_ERRATUM_827319
 241         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 242         default y
 243         help
 244           This option adds an alternative code sequence to work around ARM
 245           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 246           master interface and an L2 cache.
 247
 248           Under certain conditions this erratum can cause a clean line eviction
 249           to occur at the same time as another transaction to the same address
 250           on the AMBA 5 CHI interface, which can cause data corruption if the
 251           interconnect reorders the two transactions.
 252
 253           The workaround promotes data cache clean instructions to
 254           data cache clean-and-invalidate.
 255           Please note that this does not necessarily enable the workaround,
 256           as it depends on the alternative framework, which will only patch
 257           the kernel if an affected CPU is detected.
 258
 259           If unsure, say Y.
 260
 261 config ARM64_ERRATUM_824069
 262         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 263         default y
 264         help
 265           This option adds an alternative code sequence to work around ARM
 266           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 267           to a coherent interconnect.
 268
 269           If a Cortex-A53 processor is executing a store or prefetch for
 270           write instruction at the same time as a processor in another
 271           cluster is executing a cache maintenance operation to the same
 272           address, then this erratum might cause a clean cache line to be
 273           incorrectly marked as dirty.
 274
 275           The workaround promotes data cache clean instructions to
 276           data cache clean-and-invalidate.
 277           Please note that this option does not necessarily enable the
 278           workaround, as it depends on the alternative framework, which will
 279           only patch the kernel if an affected CPU is detected.
 280
 281           If unsure, say Y.
 282
 283 config ARM64_ERRATUM_819472
 284         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 285         default y
 286         help
 287           This option adds an alternative code sequence to work around ARM
 288           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 289           present when it is connected to a coherent interconnect.
 290
 291           If the processor is executing a load and store exclusive sequence at
 292           the same time as a processor in another cluster is executing a cache
 293           maintenance operation to the same address, then this erratum might
 294           cause data corruption.
 295
 296           The workaround promotes data cache clean instructions to
 297           data cache clean-and-invalidate.
 298           Please note that this does not necessarily enable the workaround,
 299           as it depends on the alternative framework, which will only patch
 300           the kernel if an affected CPU is detected.
 301
 302           If unsure, say Y.
 303
 304 config ARM64_ERRATUM_832075
 305         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 306         default y
 307         help
 308           This option adds an alternative code sequence to work around ARM
 309           erratum 832075 on Cortex-A57 parts up to r1p2.
 310
 311           Affected Cortex-A57 parts might deadlock when exclusive load/store
 312           instructions to Write-Back memory are mixed with Device loads.
 313
 314           The workaround is to promote device loads to use Load-Acquire
 315           semantics.
 316           Please note that this does not necessarily enable the workaround,
 317           as it depends on the alternative framework, which will only patch
 318           the kernel if an affected CPU is detected.
 319
 320           If unsure, say Y.
 321
 322 config ARM64_ERRATUM_834220
 323         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 324         depends on KVM
 325         default y
 326         help
 327           This option adds an alternative code sequence to work around ARM
 328           erratum 834220 on Cortex-A57 parts up to r1p2.
 329
 330           Affected Cortex-A57 parts might report a Stage 2 translation
 331           fault as the result of a Stage 1 fault for load crossing a
 332           page boundary when there is a permission or device memory
 333           alignment fault at Stage 1 and a translation fault at Stage 2.
 334
 335           The workaround is to verify that the Stage 1 translation
 336           doesn't generate a fault before handling the Stage 2 fault.
 337           Please note that this does not necessarily enable the workaround,
 338           as it depends on the alternative framework, which will only patch
 339           the kernel if an affected CPU is detected.
 340
 341           If unsure, say Y.
 342
 343 config ARM64_ERRATUM_845719
 344         bool "Cortex-A53: 845719: a load might read incorrect data"
 345         depends on COMPAT
 346         default y
 347         help
 348           This option adds an alternative code sequence to work around ARM
 349           erratum 845719 on Cortex-A53 parts up to r0p4.
 350
 351           When running a compat (AArch32) userspace on an affected Cortex-A53
 352           part, a load at EL0 from a virtual address that matches the bottom 32
 353           bits of the virtual address used by a recent load at (AArch64) EL1
 354           might return incorrect data.
 355
 356           The workaround is to write the contextidr_el1 register on exception
 357           return to a 32-bit task.
 358           Please note that this does not necessarily enable the workaround,
 359           as it depends on the alternative framework, which will only patch
 360           the kernel if an affected CPU is detected.
 361
 362           If unsure, say Y.
 363
 364 config ARM64_ERRATUM_843419
 365         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 366         depends on MODULES
 367         default y
 368         help
 369           This option builds kernel modules using the large memory model in
 370           order to avoid the use of the ADRP instruction, which can cause
 371           a subsequent memory access to use an incorrect address on Cortex-A53
 372           parts up to r0p4.
 373
 374           Note that the kernel itself must be linked with a version of ld
 375           which fixes potentially affected ADRP instructions through the
 376           use of veneers.
 377
 378           If unsure, say Y.
 379
 380 config CAVIUM_ERRATUM_22375
 381         bool "Cavium erratum 22375, 24313"
 382         default y
 383         help
 384           Enable workaround for erratum 22375, 24313.
 385
 386           This implements two gicv3-its errata workarounds for ThunderX. Both
 387           with small impact affecting only ITS table allocation.
 388
 389             erratum 22375: only alloc 8MB table size
 390             erratum 24313: ignore memory access type
 391
 392           The fixes are in ITS initialization and basically ignore memory access
 393           type and table size provided by the TYPER and BASER registers.
 394
 395           If unsure, say Y.
 396
 397 config CAVIUM_ERRATUM_23154
 398         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 399         default y
 400         help
 401           The gicv3 of ThunderX requires a modified version for
 402           reading the IAR status to ensure data synchronization
 403           (access to icc_iar1_el1 is not sync'ed before and after).
 404
 405           If unsure, say Y.
 406
 407 endmenu
 408
 409
 410 choice
 411         prompt "Page size"
 412         default ARM64_4K_PAGES
 413         help
 414           Page size (translation granule) configuration.
 415
 416 config ARM64_4K_PAGES
 417         bool "4KB"
 418         help
 419           This feature enables 4KB pages support.
 420
 421 config ARM64_16K_PAGES
 422         bool "16KB"
 423         help
 424           The system will use 16KB pages support. AArch32 emulation
 425           requires applications compiled with 16K (or a multiple of 16K)
 426           aligned segments.
 427
 428 config ARM64_64K_PAGES
 429         bool "64KB"
 430         help
 431           This feature enables 64KB pages support (4KB by default)
 432           allowing only two levels of page tables and faster TLB
 433           look-up. AArch32 emulation requires applications compiled
 434           with 64K aligned segments.
 435
 436 endchoice
 437
 438 choice
 439         prompt "Virtual address space size"
 440         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 441         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 442         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 443         help
 444           Allows choosing one of multiple possible virtual address
 445           space sizes. The level of translation table is determined by
 446           a combination of page size and virtual address space size.
 447
 448 config ARM64_VA_BITS_36
 449         bool "36-bit" if EXPERT
 450         depends on ARM64_16K_PAGES
 451
 452 config ARM64_VA_BITS_39
 453         bool "39-bit"
 454         depends on ARM64_4K_PAGES
 455
 456 config ARM64_VA_BITS_42
 457         bool "42-bit"
 458         depends on ARM64_64K_PAGES
 459
 460 config ARM64_VA_BITS_47
 461         bool "47-bit"
 462         depends on ARM64_16K_PAGES
 463
 464 config ARM64_VA_BITS_48
 465         bool "48-bit"
 466
 467 endchoice
 468
 469 config ARM64_VA_BITS
 470         int
 471         default 36 if ARM64_VA_BITS_36
 472         default 39 if ARM64_VA_BITS_39
 473         default 42 if ARM64_VA_BITS_42
 474         default 47 if ARM64_VA_BITS_47
 475         default 48 if ARM64_VA_BITS_48
 476
 477 config CPU_BIG_ENDIAN
 478        bool "Build big-endian kernel"
 479        help
 480          Say Y if you plan on running a kernel in big-endian mode.
 481
 482 config SCHED_MC
 483         bool "Multi-core scheduler support"
 484         help
 485           Multi-core scheduler support improves the CPU scheduler's decision
 486           making when dealing with multi-core CPU chips at a cost of slightly
 487           increased overhead in some places. If unsure say N here.
 488
 489 config SCHED_SMT
 490         bool "SMT scheduler support"
 491         help
 492           Improves the CPU scheduler's decision making when dealing with
 493           MultiThreading at a cost of slightly increased overhead in some
 494           places. If unsure say N here.
 495
 496 config NR_CPUS
 497         int "Maximum number of CPUs (2-4096)"
 498         range 2 4096
 499         # These have to remain sorted largest to smallest
 500         default "64"
 501
 502 config HOTPLUG_CPU
 503         bool "Support for hot-pluggable CPUs"
 504         select GENERIC_IRQ_MIGRATION
 505         help
 506           Say Y here to experiment with turning CPUs off and on.  CPUs
 507           can be controlled through /sys/devices/system/cpu.
 508
 509 source kernel/Kconfig.preempt
 510 source kernel/Kconfig.hz
 511
 512 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
 513         def_bool y
 514
 515 config ARCH_HAS_HOLES_MEMORYMODEL
 516         def_bool y if SPARSEMEM
 517
 518 config ARCH_SPARSEMEM_ENABLE
 519         def_bool y
 520         select SPARSEMEM_VMEMMAP_ENABLE
 521
 522 config ARCH_SPARSEMEM_DEFAULT
 523         def_bool ARCH_SPARSEMEM_ENABLE
 524
 525 config ARCH_SELECT_MEMORY_MODEL
 526         def_bool ARCH_SPARSEMEM_ENABLE
 527
 528 config HAVE_ARCH_PFN_VALID
 529         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 530
 531 config HW_PERF_EVENTS
 532         def_bool y
 533         depends on ARM_PMU
 534
 535 config SYS_SUPPORTS_HUGETLBFS
 536         def_bool y
 537
 538 config ARCH_WANT_HUGE_PMD_SHARE
 539         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 540
 541 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 542         def_bool y
 543
 544 config ARCH_HAS_CACHE_LINE_SIZE
 545         def_bool y
 546
 547 source "mm/Kconfig"
 548
 549 config SECCOMP
 550         bool "Enable seccomp to safely compute untrusted bytecode"
 551         ---help---
 552           This kernel feature is useful for number crunching applications
 553           that may need to compute untrusted bytecode during their
 554           execution. By using pipes or other transports made available to
 555           the process as file descriptors supporting the read/write
 556           syscalls, it's possible to isolate those applications in
 557           their own address space using seccomp. Once seccomp is
 558           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 559           and the task is only allowed to execute a few safe syscalls
 560           defined by each seccomp mode.
 561
 562 config XEN_DOM0
 563         def_bool y
 564         depends on XEN
 565
 566 config XEN
 567         bool "Xen guest support on ARM64"
 568         depends on ARM64 && OF
 569         select SWIOTLB_XEN
 570         help
 571           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 572
 573 config FORCE_MAX_ZONEORDER
 574         int
 575         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 576         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 577         default "11"
 578         help
 579           The kernel memory allocator divides physically contiguous memory
 580           blocks into "zones", where each zone is a power of two number of
 581           pages.  This option selects the largest power of two that the kernel
 582           keeps in the memory allocator.  If you need to allocate very large
 583           blocks of physically contiguous memory, then you may need to
 584           increase this value.
 585
 586           This config option is actually maximum order plus one. For example,
 587           a value of 11 means that the largest free memory block is 2^10 pages.
 588
 589           We make sure that we can allocate upto a HugePage size for each configuration.
 590           Hence we have :
 591                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 592
 593           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 594           4M allocations matching the default size used by generic code.
 595
 596 menuconfig ARMV8_DEPRECATED
 597         bool "Emulate deprecated/obsolete ARMv8 instructions"
 598         depends on COMPAT
 599         help
 600           Legacy software support may require certain instructions
 601           that have been deprecated or obsoleted in the architecture.
 602
 603           Enable this config to enable selective emulation of these
 604           features.
 605
 606           If unsure, say Y
 607
 608 if ARMV8_DEPRECATED
 609
 610 config SWP_EMULATION
 611         bool "Emulate SWP/SWPB instructions"
 612         help
 613           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 614           they are always undefined. Say Y here to enable software
 615           emulation of these instructions for userspace using LDXR/STXR.
 616
 617           In some older versions of glibc [<=2.8] SWP is used during futex
 618           trylock() operations with the assumption that the code will not
 619           be preempted. This invalid assumption may be more likely to fail
 620           with SWP emulation enabled, leading to deadlock of the user
 621           application.
 622
 623           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 624           on an external transaction monitoring block called a global
 625           monitor to maintain update atomicity. If your system does not
 626           implement a global monitor, this option can cause programs that
 627           perform SWP operations to uncached memory to deadlock.
 628
 629           If unsure, say Y
 630
 631 config CP15_BARRIER_EMULATION
 632         bool "Emulate CP15 Barrier instructions"
 633         help
 634           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 635           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 636           strongly recommended to use the ISB, DSB, and DMB
 637           instructions instead.
 638
 639           Say Y here to enable software emulation of these
 640           instructions for AArch32 userspace code. When this option is
 641           enabled, CP15 barrier usage is traced which can help
 642           identify software that needs updating.
 643
 644           If unsure, say Y
 645
 646 config SETEND_EMULATION
 647         bool "Emulate SETEND instruction"
 648         help
 649           The SETEND instruction alters the data-endianness of the
 650           AArch32 EL0, and is deprecated in ARMv8.
 651
 652           Say Y here to enable software emulation of the instruction
 653           for AArch32 userspace code.
 654
 655           Note: All the cpus on the system must have mixed endian support at EL0
 656           for this feature to be enabled. If a new CPU - which doesn't support mixed
 657           endian - is hotplugged in after this feature has been enabled, there could
 658           be unexpected results in the applications.
 659
 660           If unsure, say Y
 661 endif
 662
 663 menu "ARMv8.1 architectural features"
 664
 665 config ARM64_HW_AFDBM
 666         bool "Support for hardware updates of the Access and Dirty page flags"
 667         default y
 668         help
 669           The ARMv8.1 architecture extensions introduce support for
 670           hardware updates of the access and dirty information in page
 671           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 672           capable processors, accesses to pages with PTE_AF cleared will
 673           set this bit instead of raising an access flag fault.
 674           Similarly, writes to read-only pages with the DBM bit set will
 675           clear the read-only bit (AP[2]) instead of raising a
 676           permission fault.
 677
 678           Kernels built with this configuration option enabled continue
 679           to work on pre-ARMv8.1 hardware and the performance impact is
 680           minimal. If unsure, say Y.
 681
 682 config ARM64_PAN
 683         bool "Enable support for Privileged Access Never (PAN)"
 684         default y
 685         help
 686          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 687          prevents the kernel or hypervisor from accessing user-space (EL0)
 688          memory directly.
 689
 690          Choosing this option will cause any unprotected (not using
 691          copy_to_user et al) memory access to fail with a permission fault.
 692
 693          The feature is detected at runtime, and will remain as a 'nop'
 694          instruction if the cpu does not implement the feature.
 695
 696 config ARM64_LSE_ATOMICS
 697         bool "Atomic instructions"
 698         help
 699           As part of the Large System Extensions, ARMv8.1 introduces new
 700           atomic instructions that are designed specifically to scale in
 701           very large systems.
 702
 703           Say Y here to make use of these instructions for the in-kernel
 704           atomic routines. This incurs a small overhead on CPUs that do
 705           not support these instructions and requires the kernel to be
 706           built with binutils >= 2.25.
 707
 708 endmenu
 709
 710 config ARM64_UAO
 711         bool "Enable support for User Access Override (UAO)"
 712         default y
 713         help
 714           User Access Override (UAO; part of the ARMv8.2 Extensions)
 715           causes the 'unprivileged' variant of the load/store instructions to
 716           be overriden to be privileged.
 717
 718           This option changes get_user() and friends to use the 'unprivileged'
 719           variant of the load/store instructions. This ensures that user-space
 720           really did have access to the supplied memory. When addr_limit is
 721           set to kernel memory the UAO bit will be set, allowing privileged
 722           access to kernel memory.
 723
 724           Choosing this option will cause copy_to_user() et al to use user-space
 725           memory permissions.
 726
 727           The feature is detected at runtime, the kernel will use the
 728           regular load/store instructions if the cpu does not implement the
 729           feature.
 730
 731 endmenu
 732
 733 menu "Boot options"
 734
 735 config ARM64_ACPI_PARKING_PROTOCOL
 736         bool "Enable support for the ARM64 ACPI parking protocol"
 737         depends on ACPI
 738         help
 739           Enable support for the ARM64 ACPI parking protocol. If disabled
 740           the kernel will not allow booting through the ARM64 ACPI parking
 741           protocol even if the corresponding data is present in the ACPI
 742           MADT table.
 743
 744 config CMDLINE
 745         string "Default kernel command string"
 746         default ""
 747         help
 748           Provide a set of default command-line options at build time by
 749           entering them here. As a minimum, you should specify the the
 750           root device (e.g. root=/dev/nfs).
 751
 752 config CMDLINE_FORCE
 753         bool "Always use the default kernel command string"
 754         help
 755           Always use the default kernel command string, even if the boot
 756           loader passes other arguments to the kernel.
 757           This is useful if you cannot or don't want to change the
 758           command-line options your boot loader passes to the kernel.
 759
 760 config EFI_STUB
 761         bool
 762
 763 config EFI
 764         bool "UEFI runtime support"
 765         depends on OF && !CPU_BIG_ENDIAN
 766         select LIBFDT
 767         select UCS2_STRING
 768         select EFI_PARAMS_FROM_FDT
 769         select EFI_RUNTIME_WRAPPERS
 770         select EFI_STUB
 771         select EFI_ARMSTUB
 772         default y
 773         help
 774           This option provides support for runtime services provided
 775           by UEFI firmware (such as non-volatile variables, realtime
 776           clock, and platform reset). A UEFI stub is also provided to
 777           allow the kernel to be booted as an EFI application. This
 778           is only useful on systems that have UEFI firmware.
 779
 780 config DMI
 781         bool "Enable support for SMBIOS (DMI) tables"
 782         depends on EFI
 783         default y
 784         help
 785           This enables SMBIOS/DMI feature for systems.
 786
 787           This option is only useful on systems that have UEFI firmware.
 788           However, even with this option, the resultant kernel should
 789           continue to boot on existing non-UEFI platforms.
 790
 791 endmenu
 792
 793 menu "Userspace binary formats"
 794
 795 source "fs/Kconfig.binfmt"
 796
 797 config COMPAT
 798         bool "Kernel support for 32-bit EL0"
 799         depends on ARM64_4K_PAGES || EXPERT
 800         select COMPAT_BINFMT_ELF
 801         select HAVE_UID16
 802         select OLD_SIGSUSPEND3
 803         select COMPAT_OLD_SIGACTION
 804         help
 805           This option enables support for a 32-bit EL0 running under a 64-bit
 806           kernel at EL1. AArch32-specific components such as system calls,
 807           the user helper functions, VFP support and the ptrace interface are
 808           handled appropriately by the kernel.
 809
 810           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 811           that you will only be able to execute AArch32 binaries that were compiled
 812           with page size aligned segments.
 813
 814           If you want to execute 32-bit userspace applications, say Y.
 815
 816 config SYSVIPC_COMPAT
 817         def_bool y
 818         depends on COMPAT && SYSVIPC
 819
 820 endmenu
 821
 822 menu "Power management options"
 823
 824 source "kernel/power/Kconfig"
 825
 826 config ARCH_SUSPEND_POSSIBLE
 827         def_bool y
 828
 829 endmenu
 830
 831 menu "CPU Power Management"
 832
 833 source "drivers/cpuidle/Kconfig"
 834
 835 source "drivers/cpufreq/Kconfig"
 836
 837 endmenu
 838
 839 source "net/Kconfig"
 840
 841 source "drivers/Kconfig"
 842
 843 source "drivers/firmware/Kconfig"
 844
 845 source "drivers/acpi/Kconfig"
 846
 847 source "fs/Kconfig"
 848
 849 source "arch/arm64/kvm/Kconfig"
 850
 851 source "arch/arm64/Kconfig.debug"
 852
 853 source "security/Kconfig"
 854
 855 source "crypto/Kconfig"
 856 if CRYPTO
 857 source "arch/arm64/crypto/Kconfig"
 858 endif
 859
 860 source "lib/Kconfig"