arch/arm/mach-imx/mach-imx6q.c

   1 /*
   2  * Copyright 2011-2013 Freescale Semiconductor, Inc.
   3  * Copyright 2011 Linaro Ltd.
   4  *
   5  * The code contained herein is licensed under the GNU General Public
   6  * License. You may obtain a copy of the GNU General Public License
   7  * Version 2 or later at the following locations:
   8  *
   9  * http://www.opensource.org/licenses/gpl-license.html
  10  * http://www.gnu.org/copyleft/gpl.html
  11  */
  12
  13 #include <linux/clk.h>
  14 #include <linux/clkdev.h>
  15 #include <linux/cpu.h>
  16 #include <linux/delay.h>
  17 #include <linux/export.h>
  18 #include <linux/init.h>
  19 #include <linux/io.h>
  20 #include <linux/irq.h>
  21 #include <linux/irqchip.h>
  22 #include <linux/of.h>
  23 #include <linux/of_address.h>
  24 #include <linux/of_irq.h>
  25 #include <linux/of_platform.h>
  26 #include <linux/opp.h>
  27 #include <linux/phy.h>
  28 #include <linux/regmap.h>
  29 #include <linux/micrel_phy.h>
  30 #include <linux/mfd/syscon.h>
  31 #include <asm/smp_twd.h>
  32 #include <asm/hardware/cache-l2x0.h>
  33 #include <asm/mach/arch.h>
  34 #include <asm/mach/map.h>
  35 #include <asm/mach/time.h>
  36 #include <asm/system_misc.h>
  37
  38 #include "common.h"
  39 #include "cpuidle.h"
  40 #include "hardware.h"
  41
  42 static int imx6q_revision(void)
  43 {
  44         static u32 rev;
  45
  46         if (!rev)
  47                 rev = imx_anatop_get_digprog();
  48
  49         switch (rev & 0xff) {
  50         case 0:
  51                 return IMX_CHIP_REVISION_1_0;
  52         case 1:
  53                 return IMX_CHIP_REVISION_1_1;
  54         case 2:
  55                 return IMX_CHIP_REVISION_1_2;
  56         default:
  57                 return IMX_CHIP_REVISION_UNKNOWN;
  58         }
  59 }
  60
  61 void imx6q_restart(char mode, const char *cmd)
  62 {
  63         struct device_node *np;
  64         void __iomem *wdog_base;
  65
  66         np = of_find_compatible_node(NULL, NULL, "fsl,imx6q-wdt");
  67         wdog_base = of_iomap(np, 0);
  68         if (!wdog_base)
  69                 goto soft;
  70
  71         imx_src_prepare_restart();
  72
  73         /* enable wdog */
  74         writew_relaxed(1 << 2, wdog_base);
  75         /* write twice to ensure the request will not get ignored */
  76         writew_relaxed(1 << 2, wdog_base);
  77
  78         /* wait for reset to assert ... */
  79         mdelay(500);
  80
  81         pr_err("Watchdog reset failed to assert reset\n");
  82
  83         /* delay to allow the serial port to show the message */
  84         mdelay(50);
  85
  86 soft:
  87         /* we'll take a jump through zero as a poor second */
  88         soft_restart(0);
  89 }
  90
  91 /* For imx6q sabrelite board: set KSZ9021RN RGMII pad skew */
  92 static int ksz9021rn_phy_fixup(struct phy_device *phydev)
  93 {
  94         if (IS_BUILTIN(CONFIG_PHYLIB)) {
  95                 /* min rx data delay */
  96                 phy_write(phydev, 0x0b, 0x8105);
  97                 phy_write(phydev, 0x0c, 0x0000);
  98
  99                 /* max rx/tx clock delay, min rx/tx control delay */
 100                 phy_write(phydev, 0x0b, 0x8104);
 101                 phy_write(phydev, 0x0c, 0xf0f0);
 102                 phy_write(phydev, 0x0b, 0x104);
 103         }
 104
 105         return 0;
 106 }
 107
 108 static void __init imx6q_sabrelite_cko1_setup(void)
 109 {
 110         struct clk *cko1_sel, *ahb, *cko1;
 111         unsigned long rate;
 112
 113         cko1_sel = clk_get_sys(NULL, "cko1_sel");
 114         ahb = clk_get_sys(NULL, "ahb");
 115         cko1 = clk_get_sys(NULL, "cko1");
 116         if (IS_ERR(cko1_sel) || IS_ERR(ahb) || IS_ERR(cko1)) {
 117                 pr_err("cko1 setup failed!\n");
 118                 goto put_clk;
 119         }
 120         clk_set_parent(cko1_sel, ahb);
 121         rate = clk_round_rate(cko1, 16000000);
 122         clk_set_rate(cko1, rate);
 123 put_clk:
 124         if (!IS_ERR(cko1_sel))
 125                 clk_put(cko1_sel);
 126         if (!IS_ERR(ahb))
 127                 clk_put(ahb);
 128         if (!IS_ERR(cko1))
 129                 clk_put(cko1);
 130 }
 131
 132 static void __init imx6q_sabrelite_init(void)
 133 {
 134         if (IS_BUILTIN(CONFIG_PHYLIB))
 135                 phy_register_fixup_for_uid(PHY_ID_KSZ9021, MICREL_PHY_ID_MASK,
 136                                 ksz9021rn_phy_fixup);
 137         imx6q_sabrelite_cko1_setup();
 138 }
 139
 140 static void __init imx6q_1588_init(void)
 141 {
 142         struct regmap *gpr;
 143
 144         gpr = syscon_regmap_lookup_by_compatible("fsl,imx6q-iomuxc-gpr");
 145         if (!IS_ERR(gpr))
 146                 regmap_update_bits(gpr, 0x4, 1 << 21, 1 << 21);
 147         else
 148                 pr_err("failed to find fsl,imx6q-iomux-gpr regmap\n");
 149
 150 }
 151 static void __init imx6q_usb_init(void)
 152 {
 153         imx_anatop_usb_chrg_detect_disable();
 154 }
 155
 156 static void __init imx6q_init_machine(void)
 157 {
 158         if (of_machine_is_compatible("fsl,imx6q-sabrelite"))
 159                 imx6q_sabrelite_init();
 160
 161         of_platform_populate(NULL, of_default_bus_match_table, NULL, NULL);
 162
 163         imx_anatop_init();
 164         imx6q_pm_init();
 165         imx6q_usb_init();
 166         imx6q_1588_init();
 167         imx_print_silicon_rev("i.MX6Q", imx6q_revision());
 168 }
 169
 170 #define OCOTP_CFG3                      0x440
 171 #define OCOTP_CFG3_SPEED_SHIFT          16
 172 #define OCOTP_CFG3_SPEED_1P2GHZ         0x3
 173
 174 static void __init imx6q_opp_check_1p2ghz(struct device *cpu_dev)
 175 {
 176         struct device_node *np;
 177         void __iomem *base;
 178         u32 val;
 179
 180         np = of_find_compatible_node(NULL, NULL, "fsl,imx6q-ocotp");
 181         if (!np) {
 182                 pr_warn("failed to find ocotp node\n");
 183                 return;
 184         }
 185
 186         base = of_iomap(np, 0);
 187         if (!base) {
 188                 pr_warn("failed to map ocotp\n");
 189                 goto put_node;
 190         }
 191
 192         val = readl_relaxed(base + OCOTP_CFG3);
 193         val >>= OCOTP_CFG3_SPEED_SHIFT;
 194         if ((val & 0x3) != OCOTP_CFG3_SPEED_1P2GHZ)
 195                 if (opp_disable(cpu_dev, 1200000000))
 196                         pr_warn("failed to disable 1.2 GHz OPP\n");
 197
 198 put_node:
 199         of_node_put(np);
 200 }
 201
 202 static void __init imx6q_opp_init(struct device *cpu_dev)
 203 {
 204         struct device_node *np;
 205
 206         np = of_find_node_by_path("/cpus/cpu@0");
 207         if (!np) {
 208                 pr_warn("failed to find cpu0 node\n");
 209                 return;
 210         }
 211
 212         cpu_dev->of_node = np;
 213         if (of_init_opp_table(cpu_dev)) {
 214                 pr_warn("failed to init OPP table\n");
 215                 goto put_node;
 216         }
 217
 218         imx6q_opp_check_1p2ghz(cpu_dev);
 219
 220 put_node:
 221         of_node_put(np);
 222 }
 223
 224 struct platform_device imx6q_cpufreq_pdev = {
 225         .name = "imx6q-cpufreq",
 226 };
 227
 228 static void __init imx6q_init_late(void)
 229 {
 230         /*
 231          * WAIT mode is broken on TO 1.0 and 1.1, so there is no point
 232          * to run cpuidle on them.
 233          */
 234         if (imx6q_revision() > IMX_CHIP_REVISION_1_1)
 235                 imx6q_cpuidle_init();
 236
 237         if (IS_ENABLED(CONFIG_ARM_IMX6Q_CPUFREQ)) {
 238                 imx6q_opp_init(&imx6q_cpufreq_pdev.dev);
 239                 platform_device_register(&imx6q_cpufreq_pdev);
 240         }
 241 }
 242
 243 static void __init imx6q_map_io(void)
 244 {
 245         debug_ll_io_init();
 246         imx_scu_map_io();
 247 }
 248
 249 static void __init imx6q_init_irq(void)
 250 {
 251         l2x0_of_init(0, ~0UL);
 252         imx_src_init();
 253         imx_gpc_init();
 254         irqchip_init();
 255 }
 256
 257 static void __init imx6q_timer_init(void)
 258 {
 259         mx6q_clocks_init();
 260         twd_local_timer_of_register();
 261 }
 262
 263 static const char *imx6q_dt_compat[] __initdata = {
 264         "fsl,imx6q",
 265         NULL,
 266 };
 267
 268 DT_MACHINE_START(IMX6Q, "Freescale i.MX6 Quad (Device Tree)")
 269         .smp            = smp_ops(imx_smp_ops),
 270         .map_io         = imx6q_map_io,
 271         .init_irq       = imx6q_init_irq,
 272         .init_time      = imx6q_timer_init,
 273         .init_machine   = imx6q_init_machine,
 274         .init_late      = imx6q_init_late,
 275         .dt_compat      = imx6q_dt_compat,
 276         .restart        = imx6q_restart,
 277 MACHINE_END