Documentation/devicetree/bindings/dma/ti-edma.txt

   1 Texas Instruments eDMA
   2
   3 The eDMA3 consists of two components: Channel controller (CC) and Transfer
   4 Controller(s) (TC). The CC is the main entry for DMA users since it is
   5 responsible for the DMA channel handling, while the TCs are responsible to
   6 execute the actual DMA tansfer.
   7
   8 ------------------------------------------------------------------------------
   9 eDMA3 Channel Controller
  10
  11 Required properties:
  12 - compatible:   "ti,edma3-tpcc" for the channel controller(s)
  13 - #dma-cells:   Should be set to <2>. The first number is the DMA request
  14                 number and the second is the TC the channel is serviced on.
  15 - reg:          Memory map of eDMA CC
  16 - reg-names:    "edma3_cc"
  17 - interrupts:   Interrupt lines for CCINT, MPERR and CCERRINT.
  18 - interrupt-names: "edma3_ccint", "emda3_mperr" and "edma3_ccerrint"
  19 - ti,tptcs:     List of TPTCs associated with the eDMA in the following form:
  20                 <&tptc_phandle TC_priority_number>. The highest priority is 0.
  21
  22 Optional properties:
  23 - ti,hwmods:    Name of the hwmods associated to the eDMA CC
  24 - ti,edma-memcpy-channels: List of channels allocated to be used for memcpy, iow
  25                 these channels will be SW triggered channels. See example.
  26 - ti,edma-reserved-slot-ranges: PaRAM slot ranges which should not be used by
  27                 the driver, they are allocated to be used by for example the
  28                 DSP. See example.
  29
  30 ------------------------------------------------------------------------------
  31 eDMA3 Transfer Controller
  32
  33 Required properties:
  34 - compatible:   "ti,edma3-tptc" for the transfer controller(s)
  35 - reg:          Memory map of eDMA TC
  36 - interrupts:   Interrupt number for TCerrint.
  37
  38 Optional properties:
  39 - ti,hwmods:    Name of the hwmods associated to the given eDMA TC
  40 - interrupt-names: "edma3_tcerrint"
  41
  42 ------------------------------------------------------------------------------
  43 Example:
  44
  45 edma: edma@49000000 {
  46         compatible = "ti,edma3-tpcc";
  47         ti,hwmods = "tpcc";
  48         reg =   <0x49000000 0x10000>;
  49         reg-names = "edma3_cc";
  50         interrupts = <12 13 14>;
  51         interrupt-names = "edma3_ccint", "emda3_mperr", "edma3_ccerrint";
  52         dma-requests = <64>;
  53         #dma-cells = <2>;
  54
  55         ti,tptcs = <&edma_tptc0 7>, <&edma_tptc1 7>, <&edma_tptc2 0>;
  56
  57         /* Channel 20 and 21 is allocated for memcpy */
  58         ti,edma-memcpy-channels = <20 21>;
  59         /* The following PaRAM slots are reserved: 35-45 and 100-110 */
  60         ti,edma-reserved-slot-ranges = /bits/ 16 <35 10>,
  61                                        /bits/ 16 <100 10>;
  62 };
  63
  64 edma_tptc0: tptc@49800000 {
  65         compatible = "ti,edma3-tptc";
  66         ti,hwmods = "tptc0";
  67         reg =   <0x49800000 0x100000>;
  68         interrupts = <112>;
  69         interrupt-names = "edm3_tcerrint";
  70 };
  71
  72 edma_tptc1: tptc@49900000 {
  73         compatible = "ti,edma3-tptc";
  74         ti,hwmods = "tptc1";
  75         reg =   <0x49900000 0x100000>;
  76         interrupts = <113>;
  77         interrupt-names = "edm3_tcerrint";
  78 };
  79
  80 edma_tptc2: tptc@49a00000 {
  81         compatible = "ti,edma3-tptc";
  82         ti,hwmods = "tptc2";
  83         reg =   <0x49a00000 0x100000>;
  84         interrupts = <114>;
  85         interrupt-names = "edm3_tcerrint";
  86 };
  87
  88 sham: sham@53100000 {
  89         compatible = "ti,omap4-sham";
  90         ti,hwmods = "sham";
  91         reg = <0x53100000 0x200>;
  92         interrupts = <109>;
  93         /* DMA channel 36 executed on eDMA TC0 - low priority queue */
  94         dmas = <&edma 36 0>;
  95         dma-names = "rx";
  96 };
  97
  98 mcasp0: mcasp@48038000 {
  99         compatible = "ti,am33xx-mcasp-audio";
 100         ti,hwmods = "mcasp0";
 101         reg = <0x48038000 0x2000>,
 102                 <0x46000000 0x400000>;
 103         reg-names = "mpu", "dat";
 104         interrupts = <80>, <81>;
 105         interrupt-names = "tx", "rx";
 106         status = "disabled";
 107         /* DMA channels 8 and 9 executed on eDMA TC2 - high priority queue */
 108         dmas = <&edma 8 2>,
 109                <&edma 9 2>;
 110         dma-names = "tx", "rx";
 111 };
 112
 113 ------------------------------------------------------------------------------
 114 DEPRECATED binding, new DTS files must use the ti,edma3-tpcc/ti,edma3-tptc
 115 binding.
 116
 117 Required properties:
 118 - compatible : "ti,edma3"
 119 - #dma-cells: Should be set to <1>
 120               Clients should use a single channel number per DMA request.
 121 - reg: Memory map for accessing module
 122 - interrupt-parent: Interrupt controller the interrupt is routed through
 123 - interrupts: Exactly 3 interrupts need to be specified in the order:
 124               1. Transfer completion interrupt.
 125               2. Memory protection interrupt.
 126               3. Error interrupt.
 127 Optional properties:
 128 - ti,hwmods: Name of the hwmods associated to the EDMA
 129 - ti,edma-xbar-event-map: Crossbar event to channel map
 130
 131 Deprecated properties:
 132 Listed here in case one wants to boot an old kernel with new DTB. These
 133 properties might need to be added to the new DTS files.
 134 - ti,edma-regions: Number of regions
 135 - ti,edma-slots: Number of slots
 136 - dma-channels: Specify total DMA channels per CC
 137
 138 Example:
 139
 140 edma: edma@49000000 {
 141         reg = <0x49000000 0x10000>;
 142         interrupt-parent = <&intc>;
 143         interrupts = <12 13 14>;
 144         compatible = "ti,edma3";
 145         ti,hwmods = "tpcc", "tptc0", "tptc1", "tptc2";
 146         #dma-cells = <1>;
 147         ti,edma-xbar-event-map = /bits/ 16 <1 12
 148                                             2 13>;
 149 };